KR970006023B1 - Error correction circuit using position polynomial parameter generation method - Google Patents

Error correction circuit using position polynomial parameter generation method Download PDF

Info

Publication number
KR970006023B1
KR970006023B1 KR1019940022456A KR19940022456A KR970006023B1 KR 970006023 B1 KR970006023 B1 KR 970006023B1 KR 1019940022456 A KR1019940022456 A KR 1019940022456A KR 19940022456 A KR19940022456 A KR 19940022456A KR 970006023 B1 KR970006023 B1 KR 970006023B1
Authority
KR
South Korea
Prior art keywords
error
value
syndrome
error correction
calculating
Prior art date
Application number
KR1019940022456A
Other languages
Korean (ko)
Inventor
주태식
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019940022456A priority Critical patent/KR970006023B1/en
Application granted granted Critical
Publication of KR970006023B1 publication Critical patent/KR970006023B1/en

Links

Abstract

An error location polynomial coefficient generating method and an error correct circuit by using the same are disclosed. In accordance with the error correct circuit, when a hardware is embodied, a calculating step of a micro program is effectively formed so that both a hardware and a calculating time can be reduced. That is, error of each number is generated, a repetition calculation can largely be reduced in order to calculate a coefficient of an error location polynomial.

Description

에러 위치 다항식 계수 발생방법 및 이를 이용한 에러 정정회로Error position polynomial coefficient generation method and error correction circuit using the same

제1도는 본 발명의 에러 위치 다항식 계수 발생방법을 설명하기 위한 흐름도이다.1 is a flowchart for explaining an error position polynomial coefficient generating method of the present invention.

제2도는 제1도에 나타낸 에러 위치 다항식 계수 발생방법을 이용한 에러 정정회로의 블럭도이다.2 is a block diagram of an error correction circuit using the error position polynomial coefficient generation method shown in FIG.

본 발명은 에러 정정방법 및 회로에 관한 것으로, 특히 에러 정정방법의 에러 위치 다항식 계수 발생 방법 및 이를 이용한 에러 정정회로에 관한 것이다.The present invention relates to an error correction method and a circuit, and more particularly, to an error position polynomial coefficient generation method of an error correction method and an error correction circuit using the same.

미국 특허 번호 제4,142,174와 자사 특허 출원번호 제92-18409호를 보면, 2중에러/3중에러/4중에러의 에러위치를 찾기 위해서 에러 위치 다항식상의 계수들을 구해야 하는데, 그 방버버으로 고전적인 방식으로 Berlekamp-Messay방식을 사용하거나 또는 Newton항등식의 관계식을 이용해서 연립방정식을 풀어야 한다.In U.S. Patent No. 4,142,174 and its patent application No. 92-18409, the error position polynomial coefficients must be found to find the error position of the double error / triple error / double error. We have to solve the system of equations using Berlekamp-Messay or Newton's equation.

즉, 2중에러 발생시 에러 위치 다항식 σ(x)는 다음과 같다.That is, when a double error occurs, the error position polynomial σ (x) is as follows.

(x)의 계수 σ12를 구하기 위해서는 Newton항등식에서 유도된 상기 식(2)의 2차 행렬식을 풀어야 한다.To find the coefficients σ 1 and σ 2 of (x), we need to solve the quadratic determinant of Eq. (2) derived from Newton's identity.

또한, 3중에러 발생시 에러 위치 다항식 δ(x)은 다음과 같다.In addition, when a triple error occurs, the error position polynomial δ (x) is as follows.

이때 Newton항등식에서 유도된 σ(4)의 3차 행렬식을 풀면 에러 위치 다항식 σ(x)의 계수 σ1, σ2, σ3를 구할 수 있다. 그리고 4중 에러 발생시 σ(x)=x41·x3+σσ2·x23·x+σ4=0 이라는 에러 위치 다항식에서 계수값을 구하기 위해서는 아래와 같은 4차 행렬식을 풀어야 한다.By solving the third order determinant of σ (4) derived from Newton's identity, the coefficients σ 1 , σ 2 , and σ 3 of the error position polynomial σ (x) can be obtained. In the error position polynomial where σ (x) = x 4 + σ 1 · x 3 + σσ 2 · x 2 + σ 3 · x + σ 4 = 0 when quadratic error occurs, the following quadratic determinant It must be solved.

이상에서 살펴본 바와 같이 2중/3중/4중 에러의 다중 에러 정정을 하기 위해서는 점점 더 복잡하고 많은 연산과정이 필요하게 된다. 일반적으로 2중 에러이상의 다중 에러 정정에 있어서 에러 위치를 찾는 하드웨어를 구현함에 있어러 그 연산의 복잡성으로 인해서 마이크로 프로그래밍기법을 많이 사용하는데 위에 설명한 방식을 사용하면 그 연산단계가 길어지고 2중/3중/4중 에러 위치 검출에 있어서 별도의 연산이 필요하게되므로 고속 연산시 문제가 된다.As described above, in order to perform the multiple error correction of the double, triple, and quadratic errors, more and more complicated operations are required. In general, due to the complexity of the operation in implementing the hardware to find the error position in the multiple error correction over the double error, a lot of micro programming techniques are used. It is a problem in high-speed operation because a separate operation is required for the middle / fourth error position detection.

소오스 디지탈 오디오 데이타를 그대로 ECC 엔코딩/디코딩하여 사용하던 CDP(compact disc player),DAT(digital audio tape)에서는 실제적으로 2중 에러 정정/4소거 또는 6소거 정전단으로 에러 정정을 끝내고, 이후 정정못한 데이타는 보간처리를 통해서 사용자에게는 고음질의 오디오 데이타를 제공할 수 있었다.In CDP (compact disc player) and DAT (digital audio tape) which used source digital audio data as ECC encoding / decoding as it is, error correction is completed by double error correction / 4 erasing or 6 erasing blackout. The data can be interpolated to provide high quality audio data to the user.

그러나, DCC(digital compactcassette), MD(mini disc), 비데오-CD(compact disc) 등 한정된 기록매체에 오디오 데이타 뿐만아니라 그래픽 데이타나 영상 데이타까지 기록, 재생하기 위해서는 데이타 압축 알고리즘이 필요하게 되었다. 이와같은 압축된 데이타는 소오스 디지탈 오디오 데이타에서와 같은 실시간 데이타가 아니라 주파수 영역에서 처리된 데이타이므로 에러가 발생하여 정정하지 뭇했을 경우에 실제 사용자에게 제공되는 음성/영상데이타에는 그것이 미치는 영향이 매우 크다 하겠다. 이러한 문제점을 극복하기 위하여 DCC/MD에서는 실제적으로 3에러 정정을 사용하였고, 이러한 에러 정정능력의 보강은 앞으로 더욱 더요청된다 하겠다.However, data compression algorithms are required to record and reproduce not only audio data but also graphic data and video data on a limited recording medium such as DCC (digital compactcassette), MD (mini disc), and video-CD (compact disc). Such compressed data is processed in the frequency domain rather than real-time data as in source digital audio data. Therefore, it has a great influence on the audio / video data provided to the actual user when an error occurs. would. In order to overcome this problem, DCC / MD actually used 3 error correction, and this error correction capability is further requested.

이제 상기 경쟁사와 자사 특허에서의 2중 에러/3중 에러/4중 에러 정정에 대해 살펴보고, 그 문제점을 도출하여 이를 개선한 본 발명에 대해 설명하겠다.Now, we will look at the double error / triple error / quadruple error correction in the competitor and its patent, and the present invention will be described to improve the problem by deriving the problem.

우선 소니(SONY)사 특허에서 제안한 2종 에러 정정에 대해 알아보겠다.First, let's take a look at the two types of error correction proposed by the Sony patent.

2중 에러 발생시 에러 위치 다항식 σ(x)=x2+σ1· x +σ2=0이고 신드롬은Error position polynomial when double error occurs σ (x) = x 2 + σ1 · x + σ 2 = 0 and syndrome is

S0= ei+ ej S 0 = e i + e j

S1=ei· ej+ej· αi S 1 = e i · e j + e j · α i

S2=ei· α2i+ej· α2j S 2 = e i · α 2i + e j · α 2j

S3=ei· α3i+ej·α3j S 3 = e i · α 3i + e j · α 3j

에러 위치 다항식 계수 σ1, σ2The error position polynomial coefficients σ 1 , σ 2 are

Newton항등식으로부터 위와같은 에러 위치 다항식의 계수 σ1, σ2를 구한 후에 에러 위치 다항식을 σ'(x)=x'2+x'+k=0이라는 2차 유사 다항식으로 변형하여 상수 k값을 구하면 이에 대응하는 ROM테이블 값으로부터 에러 위치를 구할 수 있다. 여기에서, σ1, σ2, k값을 구하는 것은 일반 논리회로로 구현할 때 시간지연을 없애기 위하여 전용 하드웨어를 많이 사용하고, 마이크로 프로그래밍기법을 사용하면 전용 하드웨어가 필요없다.After obtaining the coefficients σ 1 , σ 2 of the error-position polynomial from Newton's identity, transform the error-position polynomial into a second-order pseudopolynomial with σ '(x) = x' 2 + x '+ k = 0 If so, the error position can be obtained from the corresponding ROM table value. Here, to obtain the values of σ 1 , σ 2 , and k uses a lot of dedicated hardware to eliminate time delay when implemented in a general logic circuit, and using a micro programming technique does not require dedicated hardware.

또한, 자사 특허 출원번호 제92-18409호에서 제안한 3중 에러 정정에 대하여 살펴보면 다음과 같다.In addition, the triple error correction proposed in Korean Patent Application No. 92-18409 is as follows.

3중 에러 발생시에 에러 위치 다항식은 σ(x)=x31·x22·x+σ3=0이고, 신드롬은When a triple error occurs, the error position polynomial is σ (x) = x 3 + σ 1 · x 2 + σ 2 · x + σ 3 = 0, and the syndrome is

S0=e1+ej+ek S 0 = e 1 + e j + e k

S1=e1·α1+ej·α1+ek·αk S 1 = e 1 · α 1 + e j · α 1 + e k · α k

S2=e1·α21+ej·α2j+ek·α2k 2 = e 1 · α 21 S + α 2j · e j + α 2k · e k

S3=e1·α31+ej·α3j+ek·α3k 3 = α 31 e 1 · S + α 3j · e j + α 3k · e k

S4=e1·α41+ej·α4j+ek·α4k S 4 = e 1 · α 41 + e j · α 4j + e k · α 4k

S5=e1·α51+ej·α5j+ek·α5k S 5 = e 1 · α 51 + e j · α 5j + e k · α 5k

에러위치 다항식의 계수는The coefficient of error position polynomial

위와 같은 연산을 통해서 σ123를 구한 후에, 위 에러위치 다항식의 변형식 z3+z+θ=0을 유도하여 상수 θ값에 대응하는 ROM데이블 값을 얻어서 에러위치를 구할 수 있다.After calculating σ 1 , σ 2 and σ 3 through the above operation, the error position polynomial z 3 + z + θ = 0 is derived to obtain the ROM table value corresponding to the constant θ value to find the error position. Can be.

미국특허 제4,142,174호 또는 자사특허로 출원중인 4중 에러 정정에 관하여 설명하면 다음과 같다.Referring to the quadratic error correction pending US Patent No. 4,142,174 or its own patent is as follows.

4중 에러 발생시 에러위치 다항식은 σ(x)는 x41·x32·x23·x+σ4=0이고, 신드롬은The error position polynomial in case of quadratic error is σ (x) is x 4 + σ 1 · x 3 + σ 2 · x 2 + σ 3 · x + σ 4 = 0, and the syndrome is

S0=e1+ej+ek+e1 S 0 = e 1 + e j + e k + e 1

S1=e1·α1+ej·aj+ek·αk+e1·α1 S 1 = e 1 · α 1 + e j · a j + e k · α k + e 1 · α 1

S2=e1·α21+ej·α2j+ek·α2k+e1·α21 2 = e 1 · α 21 S + α 2j · e j + α 2k · e k + e 1 · α 21

S3=e1·α31+ej·α2j+ek·α3k+e1·α31 3 = α 31 e 1 · S + α 2j · e j + α 3k · e k + e 1 · α 31

S4=e1·α41+ej·α2j+ek·α4k+e1·α41 S 4 = e 1 · α 41 + e j · α 2j + e k · α 4k + e 1 · α 41

S5=e1·α51+ej·α2j+ek·α5k+e1·α51 S 5 = e 1 · α 51 + e j · α 2j + e k · α 5k + e 1 · α 51

S6=e1·α61+ej·α2j+ek·α6k+e1·α61 S 6 = e 1 · α 61 + e j · α 2j + e k · α 6k + e 1 · α 61

S7=e1·α71+ej·α2j+ek·α7k+e1·α71 S 7 = e 1 · α 71 + e j · α 2j + e k · α 7k + e 1 · α 71

에러 위치 다항식 계수는The error position polynomial coefficient

위와같은 방법으로 에러위치 다항식의 계수 σ1234를 구한 후, 에러 위치 다항식을 변형하여 2차식의 곱이나 1차와 3차식의 곱의 형태로 유도한 후 에러 위치를 구할 수 있다.Obtain the coefficients σ 1 , σ 2 , σ 3 , σ 4 of the error-position polynomial in the same way as above, and transform the error-position polynomial into a quadratic product or a product of the first and third order Can be obtained.

이에서 살펴본 2중 에러/3중 에러/4중 에러 정정방법은 본 발명의 출원인에 의해서 출원된 국내 출원번호 제92-14491호 또는 제92-18409호에서 사용된 디코딩 과정에 따라 에러 정정을 수행할 경우, 정정 범위내의 정확한 에러 갯수를 판정해 낼 때까지 에러 위치 다항식의 계수들을 각각 구해야 한다. 즉, 2중 에러 발생시의 에러 위치 다항식의 계수 σ12를 구해야 하고 3중 에러 발생시의 에러 위치 다항식의 계수 σ123를 별도로 구하고, 또한, 4중 에러 발생시의 에러 위치 다항식의 계수 σ1234를 또 다시 구해야 하는데 그 방법은 위에서 설명한 2중/3중/4중 에러 발생시 에러 위치 다항식의 계수를 구하는 식과 같다.The double error / triple error / quadratic error correction method described above performs the error correction according to the decoding process used in the domestic application No. 92-14491 or 92-18409 filed by the applicant of the present invention In this case, each of the coefficients of the error position polynomial must be obtained until the correct number of errors in the correction range is determined. That is, the coefficients σ 1 , σ 2 of the error position polynomial at the time of the double error occurrence must be obtained, and the coefficients σ 1 , σ 2 , σ 3 of the error position polynomial at the time of the triple error occurrence are obtained separately. The coefficients σ 1 , σ 2 , σ 3 , and σ 4 of the position polynomial must be found again. The method is the same as that of the coefficient of the error position polynomial in the case of the double, triple, and quadratic errors described above.

본 발명에서는 이와같은 복잡한 연산을 중복해서 수행하는 것을 지양하고, 2중 에러 정정시에는 구하는 σ12계수값을 이용하여 3중 에러 정정시의 σ123계수값을 구하고, 또한, 이것을 이용하여 4중 에어 정정시의 에러 위치 다항식의 게수 σ1234를 구하는 방법을 사용함으로써, 연산횟수를 크게 줄일 수 있고 또한 2중 에러 정정시에는 σ12만을 구하면 되므로, 에러 정정 범위내의 최대 에러 갯수의 에러 위치 다항식의 계수들을 전부 구해야 했던 기존 방식에 비해 매우 효율적인 방법을 제시한다.In the present invention, it is avoided to perform such a complicated operation in duplicate, and the σ 1 , σ 2 , σ 3 coefficient values at the time of triple error correction are obtained by using the σ 1 , σ 2 coefficient values obtained at the time of double error correction. By using this method, the number of calculations of the error position polynomial σ 1 , σ 2 , σ 3 , σ 4 of quadratic air correction can be greatly reduced, and σ 1 , σ for double error correction. Since only 2 is required, the proposed method is much more efficient than the conventional method, in which all coefficients of the error position polynomial of the maximum number of errors in the error correction range have to be obtained.

즉, 본 발명의 목적은 연산단계를 많이 줄여주고 효과적인 연산을 수행할 수 있는 에러 정정 방법의 에러 위치 다항식 계수 발생방법을 제공하는데 있다.In other words, an object of the present invention is to provide an error position polynomial coefficient generation method of an error correction method that can reduce a lot of operation steps and perform an efficient operation.

본 발명의 다른 목적은 에러 위치 다항식 계수 발생방법을 이용한 에러 정정회로를 제공하는데 있다.Another object of the present invention is to provide an error correction circuit using an error position polynomial coefficient generation method.

상기 목적을 달성하기 위한 본 발명의 에러 정정방법의 에러 위치 다항식 계수 발생방법은 1, 2, 3, 4중 에러 위치 다항식의 게수를 구하기 위한 에러 정정 방법의 에러 위치 다항식 계수 발생방법에 있어서, 수신 다항식으로부터 신드롬 S0-S7을 계산하는 단계, 상기 계산된 신드롬 S0-S7가 모두 0인 경우에 에러가 없는 것으로 판단하고, 상기 계산된 신드롬 S0-S7중의 적어도 하나이상의 신드롬이 0인지를 판단하는 판단단계, 만일, 상기 신드롬중의 적어도 하나이상의 신드롬이 0인 경우에 아래의 식에 의해서 γ1, γ2, β1, β2, β3를 계산하는 단계,The error position polynomial coefficient generation method of the error correction method of the present invention for achieving the above object is an error position polynomial coefficient generation method of the error correction method for obtaining a multiplier of 1, 2, 3, and quadratic error position polynomials. Computing syndrome S 0 -S 7 from the polynomial, determining that there is no error when the calculated syndromes S 0 -S 7 are all 0, and at least one syndrome of the calculated syndromes S 0 -S 7 is determined. A determination step of determining whether or not to be 0, if at least one of the syndromes of the syndromes is 0, calculating γ 1 , γ 2 , β 1 , β 2 , β 3 by the following equation,

상기 β1과 β2가 모두 0인 경우에는 1에러 발생으로 판단하고 1에러 정정 동작을 수행하는 단게, 상기 β1또는 β2가 0이 아닌 경우는 아래의 식에 다라 Δ,Δ1212를 계산하는 단계,When both β 1 and β 2 are 0, it is determined that 1 error occurs and the 1 error correction operation is performed. However, when β 1 or β 2 is not 0, the following equations Δ, Δ 1 , Δ Calculating 2 , σ 1 , σ 2 ,

상기 Δ값과 신드롬 값을 이용하여 아래의 식에 의해 D값을 구하는 단계,Obtaining the D value by the following equation using the Δ value and the syndrome value,

상기 구해진 D값이 0인지를 판단하고 만일, D값이 0이라면, 2에러 발생으로 판단하고 2에러 정정 동작을 수행하는 단계, 상기 식에서 구해진 Δ, Δ1, Δ2값과 신드롬 값을 이용하여 아래의 식에 의해서 D1, D2, D3, σ1, σ2, σ3를 계산하는 단계,Determining whether the obtained D value is 0, and if the D value is 0, determining that 2 errors are generated and performing 2 error correction operations, by using the values Δ, Δ 1 , Δ 2 and the syndrome values obtained in the above equation. Calculating D 1 , D 2 , D 3 , σ 1 , σ 2 , σ 3 by the following equation,

상기 구해진 Δ와 D와 신드롬 값을 이용하여 아래의 식에 따라 M을 구하는 단계,Using the obtained Δ and D and the syndrome value to obtain M according to the following equation,

상기 식에서 구해진 값 M이 0인지를 판단하고, 만일 0이면 3에러 발생으로 판단하고 3중 에러 정정 동작을 수행하는 단계, 만일 M이 0이 아니면 신드롬 값과 D1, D2, D3, Δ, Δ1, Δ2값을 이용하여 아래의 식에 따라 M1, M2, M3, M4, σ1, σ2, σ3, σ4를 계산하고 4중 에러 정정 동작을 수행하는 단계,Judging whether the value M obtained from the above formula is 0, and if it is 0, determining that 3 errors are generated and performing triple error correction operation. If M is not 0, the syndrome value and D 1 , D 2 , D 3 , Δ are determined. Calculating M 1 , M 2 , M 3 , M 4 , σ 1 , σ 2 , σ 3 , σ 4 using the values Δ 1 , Δ 2 , and performing quadratic error correction ,

를 구비하는 것을 특징으로 한다.Characterized in having a.

상기 다른 목적을 달성하기 위한 본 발명의 에러 정정회로는 데이타를 기록하기 위한 저장매체, 상기 저장매체에 기록되어 있는 데이타를 재생하여 래치하기 위한 수신 부호어 저장수단, 상기 수신 부호어 저장수단으로부터의 데이타를 입력하여 신드롬 S0-S7을 발생하기 위한 신드롬 발생수단, 상기 신드롬 발생수단으로부터의 신드롬들이 모두 0인지를 검출하기 위한 0검출회로, 상기 신드롬중의 적어도 하낭이상의 신드롬이 0인 경우에 아래의 식에 의해서 γ1, γ2, β1, β2, β3를 계산하고,The error correction circuit of the present invention for achieving the above another object comprises a storage medium for recording data, receiving codeword storage means for reproducing and latching data recorded on the storage medium, and receiving codeword storage means. A syndrome generating means for inputting data to generate syndromes S 0 -S 7 , a zero detection circuit for detecting whether the syndromes from the syndrome generating means are all zero, and when the syndrome of at least one lower bag in the syndrome is zero Γ 1 , γ 2 , β 1 , β 2 , β 3 are calculated by the following equation,

상기 β1또는 β2가 0이 아닌 경우는 아래의 식에 따라 Δ, Δ1, Δ2, σ1, σ2를 계산하고,When β 1 or β 2 is not 0, Δ, Δ 1 , Δ 2 , σ 1 , σ 2 are calculated according to the following equation,

상기 Δ값과 신드롬 값을 이용하여 아래의 식에 의해 D값을 구하고,Using the Δ value and the syndrome value, the D value is obtained by the following equation,

상기 식에서 구해진 Δ, Δ1, Δ2값과 신드롬 값을 이용하여 아래의 식에 의해서 D1, D2, D3, σ1, σ2, σ3를 계산하고,Calculate D 1 , D 2 , D 3 , σ 1 , σ 2 , σ 3 by the following equation using Δ, Δ 1 , Δ 2 values and syndrome values obtained from the above formulas,

상기 구해진 Δ와 D와 신드롬 값을 이용하여 아래의 식에 따라 M을 구하고,Using the obtained Δ and D and the syndrome value, M is obtained according to the following equation,

만일 M이 0이 아니면 신드롬 값과 D1, D2, D3, Δ, Δ1, Δ2값을 이용하여 아래의 식에 따라 M1, M2, M3, M4, σ1, σ2, σ3, σ4를 계산하기 위한 연산수단;If M is not 0, using the syndrome value and D 1 , D 2 , D 3 , Δ, Δ 1 , Δ 2 , M 1 , M 2 , M 3 , M 4 , σ 1 , σ Computing means for calculating 2 , σ 3 , σ 4 ;

상기 β1과 β2가 모두 0인 경우에는 1에러 발생으로 판단하고, 상기 구해진 D값이 0인지를 판단하고 만일, D값이 0이라면, 2에러 발생으로 판단하고, 상기 M이 0인지를 판단하고, 만일 0이면 3에러 발생으로 판단하는 제어수단; 상기 제어수단의 판단결과에 따라 1, 2, 3, 4 중 에러 정정 동작을 수행하기 위한 에러 정정 수단을 구비한 것을 특징으로 한다.When both β 1 and β 2 are 0, it is determined that 1 error occurs, and whether the obtained D value is 0 is determined. If D value is 0, it is determined that 2 errors are generated, and whether M is 0 Control means for determining, and if it is 0, 3 error occurrence; And error correction means for performing an error correction operation among 1, 2, 3, and 4 according to the determination result of the control means.

첨부된 도면을 참고로 하여 본 발명의 에러 정정방법의 에러 위치 다항식 계수 발생방법 및 이를 이용한 에러 정정회로를 설명하면 다음과 같다.An error position polynomial coefficient generating method and an error correction circuit using the same in the error correction method of the present invention will be described with reference to the accompanying drawings.

제1도는 본 발명의 에러 정정방법의 에러 위치 다항식 계수 발생방법을 설명하기 위한 흐름도이다.1 is a flowchart illustrating an error position polynomial coefficient generation method of the error correction method of the present invention.

제1도에 있어서, 수신 다항식 R(x)로부터 신드롬 S0-Sn을 계산한다(제10단계). 상기 계산된 신드롬 S0가 0인지를 판단한다(제20단계). 만일, 제20단계를 만족하면, 신드롬 S1이 0인지를 판단한다(제30단계). 만일 제30단계를 만족하면, 신드롬 S2-S7이 0인지를 판단한다(제40단계). 그래서, 만일 제40단계를 만족하지 않으면 즉, 모두 0이라면 에러가 없는 것으로 인식한다. 그런데, 만일 제20,30,40단계를 모두 만족하지 않으면, 즉, 신드롬 S0-S7중에 하나라도 0이라면 아래의 식(1)에 의해서 γ1, γ2, β1, β2, β3를 계산한다(제60단계).In FIG. 1, syndrome S 0 -S n is calculated from the reception polynomial R (x) (step 10). It is determined whether the calculated syndrome S 0 is 0 (step 20). If the 20th step is satisfied, it is determined whether the syndrome S 1 is 0 (step 30). If step 30 is satisfied, it is determined whether the syndromes S 2 -S 7 are zero (step 40). Thus, if step 40 is not satisfied, that is, all zeros, it is recognized that there is no error. However, if all 20, 30, 40 steps are not satisfied, that is, if any one of syndromes S 0 -S 7 is 0, γ 1 , γ 2 , β 1 , β 2 , β by the following equation (1): Calculate 3 (step 60).

상기 식(1)에서 계산된 β1이 0인지를 판단한다(제70단계). 상기 제70단계를 만족하면 β2가 0인지를 판단한다(제80단계). 그래서, 만일 제80단계를 만족하면 1에러 발생으로 판단하고 에러 위치 αi1과 에러값 ei=S0를 계산하여 1에러 정정을 수행한다(제90단계). 정정 후의 부호어 C(x)에 대해 다시 신드롬 S0-S7을 구한다(제100단계). 그리고, 구해진 신드롬 S0-S7이 0인지를 판단한다(제110단계). 만일, 제110단계를 만족하면, 에러 정정이 완료된다(제120단계). 만일 제120단계를 만족하지 않으면, 에러 정정 불능인 것으로 인식한다(제130단계). 만일, 제70,80단계를 만족하지 않으면, 아래의 식(2)에 따라 Δ, Δ1, Δ2, σ1, σ2를 계산한다(제140단계).It is determined whether β 1 calculated in Equation (1) is 0 (step 70). If step 70 is satisfied, it is determined whether β 2 is 0 (step 80). Therefore, if the 80th step is satisfied, it is determined that 1 error is generated and error error α i = γ 1 and error value e i = S 0 are calculated to perform 1 error correction (step 90). The syndrome S 0 -S 7 is again obtained for the codeword C (x) after the correction (step 100). In operation 110, it is determined whether the obtained syndromes S 0 -S 7 are zero. If step 110 is satisfied, error correction is completed (step 120). If step 120 is not satisfied, it is recognized that error correction is impossible (step 130). If the 70th and 80th stages are not satisfied, Δ, Δ 1 , Δ 2 , σ 1 , and σ 2 are calculated according to Equation (2) below (step 140).

상기 식(2)에서 구해진 Δ값과 신드롬 값을 이용하여 아래의 식(3)에 의해 D값을 구한다(제150단계).Using the Δ value and the syndrome value obtained in Equation (2), D value is obtained by Equation (3) below (step 150).

상기 식(3)에 의해서 구해진 D값이 0인지를 판단한다(제160단계). 만일, D값이 0이라면, 2에러 발생으로 판단하고 에러위치 αi, αj과 에러값 ei, ej를 구하고 상기 제100단계로 진행한다(제170단계). 상기 제140단계에서 구해진 Δ, Δ1, Δ2값과 신드롬 값을 이용하여 아래의 식(4)에 의해서 D1, D2, D3, σ1, σ2, σ3를 계산한다(제180단계).In step 160, it is determined whether the D value obtained by Equation (3) is zero. If the D value is 0, it is determined that 2 errors occur and the error positions α i , α j and the error values e i , e j are obtained and the process proceeds to step 100 (operation 170). Calculate D 1 , D 2 , D 3 , σ 1 , σ 2 , and σ 3 by using Equation (4) below using the values Δ, Δ 1 , Δ 2 and syndromes obtained in step 140 above. Step 180).

상기 식(2)에서 구해진 Δ와 식(3)에서 구해진 D와 신드롬 값을 이용하여 아래의 식(5)에 따라 M을 구한다(제190단계).M is calculated according to Equation (5) below using Δ obtained from Equation (2) and D and syndrome values obtained from Equation (3) (step 190).

상기 식(5)에서 구해진 값 M이 0인지를 판단한다. (제200단계) 만일 제200단계를 만족하면 3에러 발생으로 판단하고 에러위치 αi, αj, αk와 에러 값 ei, ej, ek을 구하고 상기 제100단계로 진행한다(제210단계). 그리고, 만일 200단계를 만족하지 않으면, 신드롬 값과 D1, D2, D3, Δ, Δ1, Δ2값을 이용하여 아래의 식(6)에 따라 M1, M2, M3, M4, σ1, σ2, σ3, σ4를 계산한다(제220단계).It is determined whether the value M obtained in Equation (5) is zero. (Step 200) If step 200 is satisfied, it is determined that 3 errors occur, and error positions α i , α j , α k and error values e i , e j , e k are obtained, and the process proceeds to step 100. Step 210). And, if the step 200 is not satisfied, using the syndrome value and the values of D 1 , D 2 , D 3 , Δ, Δ 1 , Δ 2 according to equation (6) below M 1 , M 2 , M 3 , M 4 , σ 1 , σ 2 , σ 3 , and σ 4 are calculated (step 220).

즉, 4에러가 발생한 것으로 에러 위치 αi, αj, αk, αl와 에러값 ei, ej, ek, el를 구하고 상기 제100단계로 진행한다(제230단계).That is, the error positions α i , α j , α k , α l and the error values e i , e j , e k , e l are obtained when 4 errors have occurred and the process proceeds to step 100 (step 230).

상기와 같은 과정을 통하여 에러 정정을 수행한다.Error correction is performed through the above process.

제2도는 제1도에 나타낸 에러 위치 다항식 계수 발생방법을 이용한 에러 정정회로의 블록도이다.2 is a block diagram of an error correction circuit using the error position polynomial coefficient generation method shown in FIG.

제2도에 있어서, 에러 정정회로는 저장매체(300), 수신 부호어 저장장치(310), 가산기(320), 정정된 부호어 저장장치(330), 신드롬 발생회로(340), 0 검출회로(350), 내부 연산용 기억장치(360), α값 ROM테이블(370), 산술 논리 연산장치(380), 2중 에러 정정시 ROM테이블(390), 제어회로(400) 및 3중 에러 정정시 ROM테이블(410)으로 구성되어 있다.2, the error correction circuit includes a storage medium 300, a received codeword storage device 310, an adder 320, a corrected codeword storage device 330, a syndrome generating circuit 340, and a zero detection circuit. 350, internal operation memory 360, α value ROM table 370, arithmetic logic operation unit 380, ROM table 390, control circuit 400 and triple error correction at the time of double error correction Is composed of a city ROM table 410.

상기 구성의 동작을 제1도에 나타낸 흐름도와 관련하여 설명하면 다음과 같다.The operation of the above configuration will be described with reference to the flowchart shown in FIG.

저장매체(300)에 기록되어 있는 데이타를 재생하여 1코드워드분의 데이타를 수신 부호어 저장장치(310)에 래치하고 이것을 신드롬 발생회로(340)로 입력하여 신드롬 S0-S7을 구해 래치한다. 이 신드롬들은 신드롬이 모두 0인지를 검출하기 위한 0 검출회로(350)로 입력되어 모두 0일 경우 제어회로(400)로 이 정보를 출력하고 제어회로(400)는 수신 부호어 저장장치(310)를 동작시켜 이 데이타를 그대로 출력한다. 이때 플래그는 0이다. 신드롬이 모두 0이 아닐 경우는 내부 연산용 기억장치(360)에 일단 저장하였다가 산술 논리 연산장치(380)를 거쳐 제어회로(400)로 보내 S0=0인 경우 연산장치를 구동시켜 반복연산을 통해 ,Reproduces the data recorded in the storage medium 300, latches one codeword of data into the receiving codeword storage device 310, inputs it to the syndrome generating circuit 340, and obtains the syndrome S 0 -S 7 . do. These syndromes are input to a zero detection circuit 350 for detecting whether the syndromes are all zeros, and when all of the syndromes are zero, this information is output to the control circuit 400, and the control circuit 400 receives the received codeword storage device 310. Run this to print this data out. At this time, the flag is zero. If the syndrome is not all zero, it is stored in the internal operation memory 360 and sent to the control circuit 400 through the arithmetic logic operation unit 380. When S 0 = 0, the operation unit is operated to repeat the operation. Through ,

r 를 계산해서 내부 연산용 저장장치(360)에 저장해둔다. 이중에서 β1값과 β2값을 독출하여 둘다 0인 경우 1에러 발생으로 판단하고 에러 위치 αi1를 α값 ROM테이블(370)로 입력하여 수신 부호어중에서 에러 데이타의 위치를 어드레스로 발생시켜 산술 논리 연산장치(380)를 통해 제어회로(400)로 보내면 여기서 실제 수신 부호어 저장장치(310)상의 어드레스를 발생시켜 에러값 Ri를 출력하고 내부 연산용 기억장치(360)에서 S0=ei를 불러내어 Ri ei=Ci를 얻는다. 정정된 부호어를 정정된 부호어 저장장치에 래치하였다가 이것의 신드롬을 다시 한번 계산하여 모두 0일 경우 이 값을 출력한다. r Calculated and stored in the internal operation storage device (360). Β in the doubleOneValue and β2If the value is read and both are 0, it is judged as 1 error and error position αi= γOneIs inputted into the α value ROM table 370 to generate the position of the error data in the received codeword as an address, and then sent to the control circuit 400 through the arithmetic logic operation unit 380, where the actual received codeword storage device 310 Error address R by generating addressiOutput and the S in the internal operation storage unit 3600= eiCall out Ri ei= CiGet The corrected codeword is latched in the corrected codeword storage device, and its syndrome is calculated once again, and the value is output when all are zero.

β1≠0일 경우에를 계산하고 이 값을 이용하여D=△·을 구한 후 제어회로(400)로 보내 D값의 0의 유무를 판단해서 0일 경우는 2에러발생으로 판단하여 내부 연산용 기억장치(360)에 저장되어 있는 σ1, σ2값을 이용, 변형된 2중 에러 위치 방정식의 상수항을 구해 2중 에러 정정 ROM테이블(390)에 입력으로 가하면 이때 출력되는 ROM데이타로부터 2개의 에러 위치 αi, αj을 얻을 수 있고, 이 값을 내부 연산용 기억장치(360)에 저장하고 이 값을 이용하여 아래의 2차 행렬식을 풀면 에러값 ei, ej를 구할 수 있다.if β 1 ≠ 0 Calculate and use this value to calculate D = △ After that, it is sent to the control circuit 400 to determine the presence or absence of 0 of the D value, and if it is 0, it is determined that 2 errors occur and uses the σ 1 and σ 2 values stored in the internal operation memory device 360, Constant term of modified double error position equation Is obtained and inputted to the double error correction ROM table 390, two error positions α i and α j can be obtained from the ROM data output at this time, and these values are stored in the internal operation storage unit 360 and By solving the following quadratic determinants, we can get the error values e i and e j .

이 에러값 ei, ej도 내부 연산용 기억장치(360)에 저장하였다가, 수신 부호어 저장장치(310)에서 수신 부호어를 출력하면서 αi, αj에 대응하는 부호어상의 에러 위치를 α값 ROM테이블(370)로부터 얻어서 그 위치의 수신 부호어 데이타(Ri,Rj)를 출력할 때 ei, ej와 더해줌으로써 Ci, Cj를 얻을 수 있다. 2에러 정정이 끝난 후 1에러 정정과 마찬가지로 다시 한번 신드롬을 구해서 모두 0일 때 이 정정된 데이타를 출력하고 플래그는 0으로 설정한다. 다시 구한 신드롬이 모두 0이 아닌 경우는 정정 불능이므로 플래그를 1로 설정한다.The error values e i and e j are also stored in the internal arithmetic storage 360, and the error code positions corresponding to α i and α j are outputted by the reception codeword storage device 310 while outputting the received codeword. an α value ROM obtain from table 370 to obtain the position data received code words (R i, R j) when the output i e, by giving added and e j C i, C j of. After 2 error correction is completed, like the 1 error correction, the syndrome is once again obtained, and when all are 0, this corrected data is output and the flag is set to 0. If the retrieved syndromes are not all zeros, they cannot be corrected, so the flag is set to one.

D≠0인 경우 위에서 구한 신드롬값과 △, △1, △2, D값을 이용하여In the case of D ≠ 0, using the syndrome values obtained above and △, △ 1 , △ 2 , and D

값과값을 계산해서 내부 연산용 기억장치(36)에 저장한다. 이중 M값을 독출하여 0일 경우 3에러 발생으로 판단하여 위에서 구한 σ1, σ2, σ3값을 이용, Value and The value is calculated and stored in the internal computing memory 36. If the M value is read and 0, it is judged as 3 error occurrence and the values σ 1 , σ 2 and σ 3 obtained above are used.

값을 구해 3중 에러 ROM테이블(410)로 입력하면 이때의 ROM테이타 출력으로부터 에러 위치 αi, αj, αk를 구할 수 있고, 이 값을 수신 부호어 저장장치(310)의 내부 연산용 기억장치(360)에 저장한다. 이 에러 위치 αi, αj, αk를 독출하여 아래의 3차 행렬식에 대입하면 에러값 ei, ej, ek를 구할 수 있다. If a value is obtained and input into the triple error ROM table 410, the error positions α i , α j , and α k can be obtained from the ROM data output at this time, and this value is used for internal operation of the reception codeword storage device 310. It stores in the storage device 360. The error values e i , e j , and e k can be obtained by reading the error positions α i , α j , and α k and substituting them into the following cubic matrix.

위에서 구한 ei, ej, ek값을 내부 연산용 기억장치(360)에 저장하였다가 수신 부호어 저장장치에서 R(x)를 출력할 때 RAM에 저장되어 있는 αi, αj, αk를 α값 ROM테이블(370)을 통해 실제 부호어상의 어드레스로 발생시켜 R(x)e(x)=C(x)의 xOR게이트를 통과하여 정정된 데이타를 얻는다. 이 정정된 데이타에 대해 다시한번 신드롬을 구해 모두 0일 경우 정정 완료 신호를 제어 논리로부터 받아서 이 정정된 데이타를 출력한다.Α i , α j , α stored in RAM when the above-mentioned values of e i , e j , and e k are stored in the internal arithmetic storage 360 and then R (x) is output from the receiving codeword storage. k is generated as an address on the actual codeword through the α value ROM table 370 so that R (x) The corrected data is obtained through the xOR gate of e (x) = C (x). The syndrome is once again obtained for this corrected data, and if all zeros are received, a correction completion signal is received from the control logic and the corrected data is output.

이제 M≠0일 경우 위에서 구한 신드롬값과 D, D1, D2, D3, △, △1, △2값을 이용하여 아래의 값을 계산한다.Now, when M ≠ 0, the following values are calculated using the syndrome values obtained above and D, D 1 , D 2 , D 3 , Δ, Δ 1 , and Δ 2 .

그 계산된 값을 내부 연산용 기억장치(360)에 저장한다. 이 M, M1, M2, M3, M4값을 독출하여 값을 계산하여 다시 수신 부호어 저장장치(310)의 내부 연산용 기억장치(360)에 저장한다.The calculated value is stored in the internal operation storage unit 360. By reading the M, M 1 , M 2 , M 3 , M 4 values The value is calculated and stored in the internal operation memory 360 of the received codeword storage 310.

상기 동작이 수행된 후의 에러 정정방법은 미국 특허 번호 4,142,174에서 제안한 것과 같이 4중 에러 위치 다항식을 2차식의 곱의 형태로 변환하여, σ1, σ2, σ3, σ4값을 이용하여 에러 위치 αi, αj, αk, αl값을 구하거나, 사내 출원중인 새로운 다중 에러 정정방법에서와 같이 4차식을 1차와 3차식으로 변환하여 보다 간편한 방식으로 에러 위치를 구할 수 있다. 여기서 구한 αi, αj, αk, αl값을 α값 ROM테이블을 거쳐 수신 부호어상의 에러 위치를 구해 수신 부호어를 출력할때 이 위치에 맞게 ei, ej, ek, el을 더해 줌으로써 정정된 부호어를 얻을 수 있다. 이 정정된 부호어도 다시 한번 신드롬을 구해 모두 0일 때 정정완료된 것으로 판단하고 데이타를 출력한다.After the operation is performed, the error correction method converts the quadratic error position polynomial into a quadratic product, as proposed in US Pat. No. 4,142,174, using the values σ 1 , σ 2 , σ 3 , and σ 4. The error positions can be obtained in a simpler manner by obtaining the values of positions α i , α j , α k , α l , or by converting quadratic equations to first and third equations as in the new multi-error correction method. Obtain the error location on the received codeword by using the α i , α j , α k , and α l values obtained through the α value ROM table, and output the received codeword according to this position e i , e j , e k , e By adding l we can get the corrected codeword. The corrected codeword is also found once again, and when all are zero, it is determined that the correction is completed and data is output.

따라서, 본 발명의 에러 정정방법은 실제 하드웨어 구현시 마이크로 프로그램의 연산단계를 효율적으로 구성할 수 있게 되므로 하드웨어와 연산시간이 모두 줄어들 수 있다. 즉 각 갯수의 에러 발생시 에러 위치 다항식의 계수를 계산함에 중복되게 계산하는 연산 단계를 대폭 줄일 수 있다.Therefore, the error correction method of the present invention can efficiently configure the operation step of the micro program in the actual hardware implementation, both hardware and operation time can be reduced. In other words, it is possible to drastically reduce the computation step of calculating the coefficients of the error position polynomial when calculating the number of errors.

Claims (4)

1,2,3,4중 에러 위치 다항식의 계수를 구하기 위한 에러 정정 방법의 에러 위치 다항식 게수 발생방법에 있어서, 수신 다항식으로부터 신드롬 S0-S7을 계산하는 단계 ; 상기 계산된 신드롬 S0-S7가 모두 0인 경우에 에러가 없는 것으로 판단하고, 상기 계산된 신드롬 S0-S7중의 적어도 하나 이상의 신드롬이 0인지를 판단하는 판단단계 ; 상기 신드롬중의 적어도 하나 이상의 신드롬이 0인 경우에 아래의 식에 의해서 γ1, γ2, β1, β2, β3를 계산하는 단계 ;An error position polynomial number generating method of an error correction method for obtaining coefficients of an error position polynomial among 1,2,3,4, comprising: calculating syndromes S 0 -S 7 from a received polynomial; Determining that there is no error when the calculated syndromes S 0 -S 7 are all 0, and determining whether at least one syndrome of the calculated syndromes S 0 -S 7 is 0; Calculating γ 1 , γ 2 , β 1 , β 2 , β 3 when at least one syndrome in the syndrome is 0; 상기 β1과 β2가 모두 0인 경우에는 1에러 발생으로 판단하고 1에러 정정 동작을 수행하는 단계; 상기 β1또는 β2가 0이 아닌 경우는 아래의 식에 따라 △, △1, △2, σ1, σ2를 계산하는 단계 ;Determining that 1 error occurs and performing 1 error correction operation when both β 1 and β 2 are 0; If β 1 or β 2 is not 0, calculating Δ, Δ 1 , Δ 2 , σ 1 , σ 2 according to the following equation; 상기 △값과 신드롬값을 이용하여 아래의 식에 의해 D값을 구하는 단계 ;Obtaining a D value by the following equation using the Δ value and the syndrome value; 상기 구해진 D값이 0인지를 판단하고 만일, D값이 0이라면, 2에러 발생으로 판단하고 2에러 정정 동작을 수행하는 단계 ; 상기 식에서 구해진 △, △1, △2값과 신드롬값을 이용하여 아래의 식에 의해서 D1, D2, D3, σ1, σ2, σ3를 계산하는 단계 ;Determining whether the obtained D value is 0, and if the D value is 0, determining that 2 errors occur and performing a 2 error correction operation; Calculating D 1 , D 2 , D 3 , σ 1 , σ 2 , σ 3 using the values of Δ, Δ 1 , Δ 2 and syndromes obtained from the above equations; 상기 구해진 △와 D와 신드롬값을 이용하여 아래의 식에 따라 M을 구하는 단계 ;Obtaining M according to the following equation using the obtained values? And D and the syndrome; 상기 식에서 구해진 값 M이 0인지를 판단하고, 만일 0이면 3에러 발생으로 판단하고 3중 에러 정정 동작을 수행하는 단계 ; 만일 M이 0이 아니면 신드롬값과 D1, D2, D3, △, △1, △2값을 이용하여 아래의 식에 따라 M1, M2, M3, M4, σ1, σ2, σ3, σ4를 계산하고 4중 에러 정정 동작을 수행하는 단계 ;Judging whether the value M obtained in the above formula is 0; if 0, judging that 3 error has occurred and performing a triple error correction operation; If M is not 0, using the syndrome value and D 1 , D 2 , D 3 , △, △ 1 , △ 2 , M 1 , M 2 , M 3 , M 4 , σ 1 , σ Calculating 2 , σ 3 , σ 4 and performing a quadratic error correction operation; 를 구비하는 것을 특징으로 하는 에러 정정 방법의 에러 위치 다항식의 계수 발생방법.And a coefficient generation method of the error position polynomial of the error correction method. 1,2중 에러 위치 다항식의 계수를 구하기 위한 에러 정정 방법의 에러 위치 다항식 계수 발생방법에 있어서, 수신 다항식으로부터 신드롬 S0-S3을 계산하는 단계 ; 상기 계산된 신드롬 S0-S3가 모두 0인 경우에 에러가 없는 것으로 판단하고, 상기 계산된 신드롬 S0-S3중의 적어도 하나 이상의 신드롬이 0인지를 판단하는 판단단계 ; 만일, 상기 신드롬중의 적어도 하나 이상의 신드롬이 0인 경우에 아래의 식에 의해서 γ1, γ2, β1, β2, β3를 계산하는 단계 ;An error position polynomial coefficient generation method of an error correction method for obtaining coefficients of a double error position polynomial, comprising: calculating syndromes S 0 -S 3 from a received polynomial; Determining that there is no error when the calculated syndromes S 0 -S 3 are all 0, and determining whether at least one syndrome of the calculated syndromes S 0 -S 3 is 0; If at least one syndrome in the syndrome is 0, calculating γ 1 , γ 2 , β 1 , β 2 , β 3 by the following equation; 상기 β1과 β2가 모두 0인 경우에는 1에러 발생으로 판단하고 1에러 정정 동작을 수행하는 단계 ; 상기 β1또는 β2가 0이 아닌 경우는 아래의 식에 따라 △, △|1, △2, σ1, σ2를 계산하는 단계 ;Determining that 1 error occurs when both β 1 and β 2 are 0, and performing 1 error correction operation; When β 1 or β 2 is not 0, Δ, Δ | Calculating 1 , Δ 2 , σ 1 , σ 2 ; 상기 △값과 신드롬값을 이용하여 아래의 식에 의해 D값을 구하는 단계 ;Obtaining a D value by the following equation using the Δ value and the syndrome value; 상기 구해진 D값이 0인지를 판단하고 만일, D값이 0이라면, 2에러 발생으로 판단하고 2에러 정정 동작을 수행하는 단계를 구비한 것을 특징으로 하는 에러 정정방법의 에러 위치 다항식 계수 발생방법.Determining whether the obtained D value is 0, and if the D value is 0, determining that 2 errors occur and performing a 2 error correction operation. 1,2,3중 에러 위치 다항식의 계수를 구하기 위한 에러 정정방법의 에러 위치 다항식 계수 발생방법에 있어서, 수신 다항식으로부터 신드롬 S0-S5을 계산하는 단계 ; 상기 계산된 신드롬 S0-S5가 모두 0인 경우에 에러가 없는 것으로 판단하고, 상기 계산된 S0-S5중의 적어도 하나 이상의 신드롬이 0인지를 판단하는 판단단계 ; 만일, 상기 신드롬중의 적어도 하나 이상의 신드롬이 0인 경우에 아래의 식에 의해서 γ1, γ2, β1, β2, β3를 계산하는 단계 ;An error position polynomial coefficient generating method of an error correction method for obtaining coefficients of an error position polynomial among 1,2 and 3, the method comprising: calculating syndromes S 0 -S 5 from a received polynomial; Determining that there is no error when the calculated syndromes S 0 -S 5 are all 0, and determining whether at least one syndrome of the calculated S 0 -S 5 is 0; If at least one syndrome in the syndrome is 0, calculating γ 1 , γ 2 , β 1 , β 2 , β 3 by the following equation; 상기 β1과 β2가 모두 0인 경우에는 1에러 발생으로 판단하고 1에러 정정 동작을 수행하는 단계 ; 상기 β1또는 β2가 0이 아닌 경우는 아래의 식에 따라 △, △|1, △2, σ1, σ2를 계산하는 단계 ;Determining that 1 error occurs when both β 1 and β 2 are 0, and performing 1 error correction operation; When β 1 or β 2 is not 0, Δ, Δ | Calculating 1 , Δ 2 , σ 1 , σ 2 ; 상기 △값과 신드롬값을 이용하여 아래의 식에 의해 D값을 구하는 단계 ;Obtaining a D value by the following equation using the Δ value and the syndrome value; 상기 구해진 D값이 0인지를 판단하고 만일, D값이 0이라면, 2에러 발생으로 판단하고 2에러 정정 동작을 수행하는 단계; 상기 식에서 구해진 △, △1, △2값과 신드롬값을 이용하여 아래의 식에 의해서 D1, D2, D3, σ1, σ2, σ3를 계산하는 단계 ;Determining whether the obtained D value is 0, and if the D value is 0, determining that 2 errors occur and performing a 2 error correction operation; Calculating D 1 , D 2 , D 3 , σ 1 , σ 2 , σ 3 using the values of Δ, Δ 1 , Δ 2 and syndromes obtained from the above equations; 상기 구해진 △와 D와 신드롬값을 이용하여 아래의 식에 따라 M을 구하는 단계;Obtaining M according to the following equation using the obtained values? And D and the syndrome; 상기 식에서 구해진 값 M이 0인지를 판단하고, 만일 0이면 3에러 발생으로 판단하고 3중 에러 정정 동작을 수행하는 단계를 구비한 것을 특징으로 하는 에러 정정방법의 에러 위치 다항식 계수 발생방법.And determining that the value M obtained in the above formula is 0, and if it is 0, determining that three errors are generated and performing a triple error correction operation. 데이타를 기록하기 위한 저장매체 ; 상기 저장매체에 기록되어 있는 데이타를 재생하여 래치하기 위한 수신 부호어 저장수단 ; 상기 수신 부호어 저장수단으로부터의 데이타를 입력하여 신드롬 S0-S7을 발생하기 위한 신드롬 발생수단 ; 상기 신드롬 발생수단으로부터의 신드롬들이 모두 0인지를 검출하기 위한 0 검출회로 ; 상기 신드롬중의 적어도 하나 이상의 신드롬이 0인 경우에 아래의 식에 의해서 γ1, γ2, β1, β2, β3를 계산하고,Storage medium for recording data; Receiving codeword storage means for reproducing and latching data recorded on the storage medium; Syndrome generating means for inputting data from the received codeword storage means to generate syndromes S 0 -S 7 ; A zero detection circuit for detecting whether the syndromes from the syndrome generating means are all zero; When at least one syndrome in the syndrome is 0, γ 1 , γ 2 , β 1 , β 2 , β 3 are calculated by the following equation, 상기 β1또는 β2가 0이 아닌 경우는 아래의 식에 따라 △, △1, △2, σ1, σ2를 계산하고,When β 1 or β 2 is not 0, Δ, Δ 1 , Δ 2 , σ 1 , σ 2 are calculated according to the following equation, 상기 △값과 신드롬값을 이용하여 아래의 식에 의해 D값을 구하고,The D value is obtained by the following equation using the value of Δ and the syndrome, 상기 식에서 구해진 △, △1, △2값과 신드롬값을 이용하여 아래의 식에 의해서 D1, D2, D3, σ1, σ2, σ3를 계산하고,Calculate D 1 , D 2 , D 3 , σ 1 , σ 2 , σ 3 by the following equation using Δ, Δ 1 , Δ 2 values and syndrome values obtained from the above formulas, 상기 구해진 △와 D와 신드롬값을 이용하여 아래의 식에 따라 M을 구하고,Using M and D and the syndrome values obtained above, M is obtained according to the following equation, 만일 M이 0이 아니면 신드롬값과 D1, D2, D3, △, △1, △2값을 이용하여 아래의 식에 따라 M1, M2, M3, M4, σ1, σ2, σ3, σ4를 계산하기 위한 연산수단 ;If M is not 0, using the syndrome value and D 1 , D 2 , D 3 , △, △ 1 , △ 2 , M 1 , M 2 , M 3 , M 4 , σ 1 , σ Computing means for calculating 2 , σ 3 , σ 4 ; 상기 β1과 β2가 모두 0인 경우에는 1에러 발생으로 판단하고, 상기 구해진 D값이 0인지를 판단하고 만일, D값이 0이라면, 2에러 발생으로 판단하고, 상기 M이 0인지를 판단하고, 만일 0이면 3에러 발생으로 판단하는 제어수단 ; 상기 제어수단의 판단결과에 따라 1,2,3,4중 에러 정정 동작을 수행하기 위한 에러 정정 수단을 구비한 것을 특징으로 하는 에러 정정회로.When both β 1 and β 2 are 0, it is determined that 1 error occurs, and whether the obtained D value is 0 is determined. If D value is 0, it is determined that 2 errors are generated, and whether M is 0 Control means for judging, and if it is 0, judging that 3 errors have occurred; And error correction means for performing an error correction operation among 1, 2, 3, and 4 according to the determination result of the control means.
KR1019940022456A 1994-09-07 1994-09-07 Error correction circuit using position polynomial parameter generation method KR970006023B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940022456A KR970006023B1 (en) 1994-09-07 1994-09-07 Error correction circuit using position polynomial parameter generation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940022456A KR970006023B1 (en) 1994-09-07 1994-09-07 Error correction circuit using position polynomial parameter generation method

Publications (1)

Publication Number Publication Date
KR970006023B1 true KR970006023B1 (en) 1997-04-23

Family

ID=19392176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940022456A KR970006023B1 (en) 1994-09-07 1994-09-07 Error correction circuit using position polynomial parameter generation method

Country Status (1)

Country Link
KR (1) KR970006023B1 (en)

Similar Documents

Publication Publication Date Title
US5414719A (en) Operating circuit for galois field
US6003151A (en) Error correction and detection system for mass storage controller
EP0129849B1 (en) Error correction method and system
KR950002304B1 (en) Multi-error correction method
JPH084233B2 (en) Error correction code decoding device
US7418645B2 (en) Error correction/detection code adjustment for known data pattern substitution
US5212695A (en) Error check or erro correction code coding device
JP4022293B2 (en) Error correction method and apparatus
KR970006023B1 (en) Error correction circuit using position polynomial parameter generation method
JPH11328880A (en) Error correcting device and optical disk reproducing device
JP3306413B2 (en) Error correction device and error correction method
JP3252515B2 (en) Error correction device
JPH05315974A (en) Decoding device for reed-solomon code
JP3256399B2 (en) Apparatus and method for detecting linearity error of digital audio signal, and apparatus and method for reducing linearity error
JP3135552B2 (en) Error detection and correction device for Reed-Solomon code
KR970008645B1 (en) Multiple error correction method and apparatus thereof
JPH05225717A (en) Address generation circuit for error correction of dat
KR100213253B1 (en) Error correction method and apparatus
JPH0347613B2 (en)
JPS6314428B2 (en)
JP2664267B2 (en) Code error correction device
JP2900710B2 (en) Error detection circuit
JP2945539B2 (en) Error correction result check circuit
JP3295537B2 (en) Multi-byte error detection and correction device
JP3321937B2 (en) Scramble playback device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee