JP3252515B2 - Error correction device - Google Patents

Error correction device

Info

Publication number
JP3252515B2
JP3252515B2 JP04350493A JP4350493A JP3252515B2 JP 3252515 B2 JP3252515 B2 JP 3252515B2 JP 04350493 A JP04350493 A JP 04350493A JP 4350493 A JP4350493 A JP 4350493A JP 3252515 B2 JP3252515 B2 JP 3252515B2
Authority
JP
Japan
Prior art keywords
error
equation
calculator
determinant
syndrome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04350493A
Other languages
Japanese (ja)
Other versions
JPH06260943A (en
Inventor
知代子 松見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP04350493A priority Critical patent/JP3252515B2/en
Publication of JPH06260943A publication Critical patent/JPH06260943A/en
Application granted granted Critical
Publication of JP3252515B2 publication Critical patent/JP3252515B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ガロア拡大体上の行列
式の値を求めることにより誤り訂正符号を復号する誤り
訂正装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an error correction apparatus for decoding an error correction code by obtaining a determinant on a Galois extended field.

【0002】[0002]

【従来の技術】近年、例えばピット、ランドの長さにて
信号を変調記録するコンパクトディスクや、磁気テープ
に与える磁化の方向の相違にて信号を記録するディジタ
ルVTRなど、いわゆる“1”、“0”のディジタル信
号にて信号を記録再生する機器が製品化されている。こ
れらの機器においては、記録メディアに記録された
“1”、“0”のディジタル信号をヘッドにて読み取
り、記録信号の再生を行っているが、メディアに付着し
た粉塵や、メディアに生じた欠陥などによるドロップア
ウトなどにより、記録信号を再生して復号する際に、
“1”に符号化されていた信号を誤って“0”に復号化
したり、本来“0”に符号化されていた信号を誤って
“1”に復号化してしまうことが発生する。
2. Description of the Related Art In recent years, for example, a so-called "1", "1", "compact disk" for recording a signal by the length of a pit or a land, and a digital VTR for recording a signal by a difference in the direction of magnetization given to a magnetic tape. A device that records and reproduces a signal with a digital signal of "0" has been commercialized. In these devices, a digital signal of "1" and "0" recorded on a recording medium is read by a head to reproduce the recorded signal. However, dust adhering to the medium and defects occurring on the medium are reproduced. When playing back and decoding the recorded signal due to dropout etc.
A signal coded to “1” is erroneously decoded to “0”, and a signal coded to “0” is erroneously decoded to “1”.

【0003】このような復号化の誤りを訂正するため
に、上記した機器においては信号を記録する際に、情報
信号に誤り訂正符号が冗長ビットとして付加されて記録
されており、この誤り訂正符号を再生ブロック内に設け
られた誤り訂正回路にて復号化することにより、符号化
して記録した情報信号と一致した信号を復号化すること
を可能としている。
In order to correct such decoding errors, in the above-described devices, when a signal is recorded, an error correction code is added to the information signal as redundant bits and recorded. Is decoded by an error correction circuit provided in the reproduction block, so that a signal that matches the encoded and recorded information signal can be decoded.

【0004】以下、このような従来用いられている誤り
訂正装置(例えば、特公平4−52556号公報に開示
された『多数バイトエラー訂正システム』参照)につい
て図面を参照しながら説明する。
Hereinafter, such a conventionally used error correction device (for example, see "Multiple byte error correction system" disclosed in Japanese Patent Publication No. 4-55556) will be described with reference to the drawings.

【0005】図3はGF(2m)(mは正の整数)上の
(N,N−6,7)リードソロモン符号の誤り訂正装置
のブロック図である。図3において、1はシンドローム
計算器、2は誤り位置係数計算器、3は誤りパターン係
数計算器、4は誤り位置及び誤りパターン計算器、5は
遅延器である。
FIG. 3 is a block diagram of an error correction apparatus for a (N, N-6, 7) Reed-Solomon code on GF (2 m ) (m is a positive integer). In FIG. 3, 1 is a syndrome calculator, 2 is an error position coefficient calculator, 3 is an error pattern coefficient calculator, 4 is an error position and error pattern calculator, and 5 is a delay unit.

【0006】以上のように構成された誤り訂正装置の誤
り位置係数計算器2は、シンドローム計算器1で計算さ
れたシンドロームS0,S1,S2,S3,S4,S5から誤り位置係数
Δ0123を求めており、Δ0123の値は
生起したと判断される誤りの個数が3である時、
[0006] The error position coefficient calculator 2 of the error correction device configured as described above generates an error from the syndromes S 0 , S 1 , S 2 , S 3 , S 4 , and S 5 calculated by the syndrome calculator 1. The position coefficients Δ 0 , Δ 1 , Δ 2 , and Δ 3 are obtained, and the values of Δ 0 , Δ 1 , Δ 2 , and Δ 3 are three when the number of errors determined to have occurred is three.

【0007】[0007]

【数1】 (Equation 1)

【0008】[0008]

【数2】 (Equation 2)

【0009】[0009]

【数3】 (Equation 3)

【0010】[0010]

【数4】 (Equation 4)

【0011】2である時、Δ0=S1・S3+S2・S2、Δ1=S0
S3+S1・S2、Δ2=S1・S1+S0・S2、1である時、Δ0=S1
Δ1=S0である(・はGF(2m)上の乗算、+はGF
(2m)上の加算を示す。以下同様とする)。
[0011] When it is 2, Δ 0 = S 1 · S 3 + S 2 · S 2 , Δ 1 = S 0 ·
When S 3 + S 1 · S 2 and Δ 2 = S 1 · S 1 + S 0 · S 2 , 1, Δ 0 = S 1 ,
Δ 1 = S 0 (· is multiplication over GF (2 m ), + is GF
(2 m ) indicates addition. The same applies hereinafter.)

【0012】この誤り位置係数計算器2のブロック図が
図4である。図4において、11はGF(2m)上の乗算
器、12はGF(2m)上の加算器である。
FIG. 4 is a block diagram of the error position coefficient calculator 2. In FIG. 4, reference numeral 11 denotes a multiplier on GF (2 m ), and reference numeral 12 denotes an adder on GF (2 m ).

【0013】Δ0123の計算は、全く公式通り
のものである。従って例えば4個の誤りを訂正できるG
F(2m)(mは正の整数)上の(N,N−8,9)リー
ドソロモン符号の誤り訂正装置の構成を同様に与えた場
合、シンドローム計算器1で計算されたシンドローム
S0,S1,S2,S3,S4,S5,S6,S7から誤り位置係数Δ01,
Δ234を求めており、Δ01234の値
は、生起したと判断される誤りの個数が3以下である
時、(N,N−6,7)リードソロモン符号の場合と同
じであり、4である時、
The calculation of Δ 0 , Δ 1 , Δ 2 , Δ 3 is exactly the formula. Therefore, for example, G that can correct four errors
When the configuration of the error correction device for the (N, N-8, 9) Reed-Solomon code on F (2 m ) (m is a positive integer) is similarly given, the syndrome calculated by the syndrome calculator 1 is given.
From S 0 , S 1 , S 2 , S 3 , S 4 , S 5 , S 6 , S 7 , the error location coefficients Δ 0 , Δ 1 ,
Δ 2 , Δ 3 , Δ 4 are obtained, and the values of Δ 0 , Δ 1 , Δ 2 , Δ 3 , Δ 4 are (N, N) when the number of errors determined to have occurred is 3 or less. N-6, 7) Same as in the case of Reed-Solomon code, and when it is 4,

【0014】[0014]

【数5】 (Equation 5)

【0015】[0015]

【数6】 (Equation 6)

【0016】[0016]

【数7】 (Equation 7)

【0017】[0017]

【数8】 (Equation 8)

【0018】[0018]

【数9】 (Equation 9)

【0019】である。従って、Δ0は(数10)で、a=
S1,b=S2,c=S3,d=S4,e=S5,f=S6,g=S7とし、Δ4
(数10)で、a=S0,b=S1,c=S2,d=S3,e=S4,f=S5,
g=S6とし、Δ 2は(数11)で、a=S0,b=S1,c=S2,d
=S3,e=S4,f=S5,g=S6,h=S7として、それぞれ公式通
りに得られる。
## EQU1 ## Therefore, Δ0Is (Equation 10), and a =
S1, b = STwo, c = SThree, d = SFour, e = SFive, f = S6, g = S7And ΔFourIs
In (Equation 10), a = S0, b = S1, c = STwo, d = SThree, e = SFour, f = SFive,
g = S6And Δ TwoIs (Equation 11), and a = S0, b = S1, c = STwo, d
= SThree, e = SFour, f = SFive, g = S6, h = S7As each official
Can be obtained.

【0020】[0020]

【数10】 (Equation 10)

【0021】[0021]

【数11】 [Equation 11]

【0022】[0022]

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、行列式の値を求めるには、(数1)(数
2)(数3)(数4)の場合はそれぞれ乗算を9回、加
算を5回、(数5)(数7)(数9)の場合はそれぞれ
乗算を28回、加算を17回要し、これらの演算を行う
のにソフトウェアのプログラムにて実現した場合やハー
ドウェアとして回路化して実現した場合には、動作クロ
ックが高くもしくは演算の実行時間が長くなってしま
う。あるいはハードウェアの規模が非常に大きくなると
いう課題を有していた。
However, in the above configuration, in order to obtain the value of the determinant, multiplication is performed nine times in each of (Equation 1), (Equation 2), (Equation 3), and (Equation 4). , Addition 5 times, (Equation 5), (Equation 7), and (Equation 9) require 28 multiplications and 17 additions, respectively. If the circuit is realized as hardware, the operation clock becomes high or the execution time of the operation becomes long. Alternatively, there has been a problem that the scale of hardware becomes very large.

【0023】本発明はこのような課題を解決し、従来に
比較して、少ない演算の実行回数にて行列式の値を求
め、これにより低い動作クロックもしくは短い演算実行
時間にて誤り訂正を行ない、演算をハードウエアーで実
現する場合にはその規模を小さくできる誤り訂正装置を
提供することを目的とする。
The present invention solves such a problem and obtains the value of the determinant with a smaller number of executions of the operation than in the past, thereby performing error correction with a low operation clock or a short operation execution time. No, calculations are performed by hardware
It is an object of the present invention to provide an error correction device capable of reducing its size when implemented.

【0024】[0024]

【課題を解決するための手段】上記課題を解決するため
に本発明の誤り訂正装置は、情報信号に付加して記録担
体に記録再生される誤り訂正符号を復号する誤り訂正装
置であって、入力された符号語をもとにシンドロームを
算出するシンドローム計算器と、前記シンドロームをも
とに、入力された符号語の誤り個数を判定して誤り個数
判定信号を出力すると共に、前記シンドロームをもとに
誤り位置多項式Xnn-1・Xn-1n-2・Xn -2+…+σ1・X+σ
0の係数σi(i=n-1,n-2,…,1,0)を計算する誤り位置
多項式係数計算器と、この計算により求められた係数σ
iを用いて前記誤り位置多項式Xnn-1・Xn-1n-2・X
n-2+…+σ1・X+σ0を0とおいたときの根Xを求め、この
根Xに基づいて前記誤り位置を求める誤り位置計算器
と、この求められた誤り位置と前記シンドロームおよび
誤り個数判定信号をもとに誤りパターンを生成する誤り
パターン計算回路と、入力信号された符号語から前記誤
りパターンが生成されるまでに要する時間だけ、入力さ
れた符号語を遅延させる遅延器と、前記遅延器の出力と
前記誤りパターンとを用いることにより訂正された符号
語を生成する訂正器とを具備したことを特徴とするもの
である。
According to the present invention, there is provided an error correction apparatus for decoding an error correction code added to an information signal and recorded and reproduced on a record carrier. A syndrome calculator that calculates a syndrome based on the input codeword; and, based on the syndrome, determines the number of errors in the input codeword and outputs an error number determination signal. And the error locator polynomial X n + σ n-1 · X n-1 + σ n-2 · X n -2 +… + σ 1 · X + σ
An error locator polynomial coefficient calculator for calculating a coefficient σ i of 0 (i = n-1, n-2,..., 1, 0), and a coefficient σ obtained by this calculation
Using i , the error locator polynomial Xn + σn - 1Xn -1 + σn - 2X
n-2 +... + σ 1 · X + σ 0 is set to 0, a root X is obtained, an error position calculator for obtaining the error position based on the root X, the obtained error position and the syndrome And an error pattern calculation circuit for generating an error pattern based on the number-of-errors determination signal, and a delay unit for delaying an input code word by a time required until the error pattern is generated from the input signal code word And a corrector that generates a codeword corrected by using the output of the delay unit and the error pattern.

【0025】前記誤り位置多項式係数計算器は、入力さ
れたシンドロームに基づいて、ガロア体GF(2)の拡大
体GF(2m)(mは正の整数)の上の誤り訂正符号を復
号する際、生起している誤りの個数を判定するための行
列式演算、及び誤り位置多項式の係数を求めるための行
列式演算を行なう場合に、低次の行列式演算を行なった
後に、前記低次の行列式演算の結果を必要とする複数種
類の高次の行列式演算を並列して行なうことを特徴とす
る。
The error locator polynomial coefficient calculator decodes an error correction code on an extended field GF (2 m ) (m is a positive integer) of the Galois field GF (2) based on the input syndrome. When performing a determinant operation for determining the number of occurring errors and a determinant operation for obtaining coefficients of an error locator polynomial, after performing a low-order determinant operation, A plurality of higher-order determinant operations that require the result of the determinant operation are performed in parallel.

【0026】[0026]

【作用】本発明は、誤り位置多項式係数計算器にてこの
多項式の係数を求めるに際して、行列式の計算を、低次
の行列式演算を行なった後に、それらの結果を共通して
必要とする高次の行列式演算を並列して行なうことによ
り、短い実行時間にて行列式の計算が実現でき、これに
より誤り訂正を高速化することができる。また、これら
の演算をハードウェア回路で実現した場合には、その回
路規模を小さく抑えることができる。
According to the present invention, when calculating the coefficients of the polynomial in the error locator polynomial coefficient calculator, the determinant must be calculated after performing a low-order determinant operation, and then the results must be commonly used. By performing high-order determinant operations in parallel, determinant calculations can be realized in a short execution time, and thereby error correction can be speeded up. Further, when these operations are realized by a hardware circuit, the circuit scale can be reduced.

【0027】[0027]

【実施例】本発明の誤り訂正装置についての実施例を説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the error correction device of the present invention will be described.

【0028】図1は本発明の誤り訂正装置の一実施例に
おけるブロック図である。図1において、21はシンドロ
ーム計算器、22は誤り位置多項式係数計算器、23は誤り
位置計算器、24は誤りパターン計算器、25は遅延器、26
は訂正器である。また27は、シンドローム計算器21、誤
り位置多項式係数計算器22、誤り位置計算器23、誤りパ
ターン計算器24をまとめて、以後、計算ブロックと称す
る。以下、GF(2m)上の(N,N−8,9)リードソ
ロモン符号を4重訂正するものとして説明する。
FIG. 1 is a block diagram showing an embodiment of an error correction apparatus according to the present invention. In FIG. 1, 21 is a syndrome calculator, 22 is an error locator polynomial coefficient calculator, 23 is an error position calculator, 24 is an error pattern calculator, 25 is a delay unit, 26
Is a corrector. Reference numeral 27 denotes a syndrome calculator 21, an error locator polynomial coefficient calculator 22, an error locator calculator 23, and an error pattern calculator 24, and is hereinafter referred to as a calculation block. Hereinafter, a description will be given assuming that the (N, N-8, 9) Reed-Solomon code on GF (2 m ) is quadrupled.

【0029】まず、入力データである受信系列R=(r
N-1,rN-2,…,r1,r0)がシンドローム計算器21に入力さ
れ、シンドローム計算器21はシンドロームS=(S0,S1,
S2,S3,S4,S5,S6,S7)を計算する。また、この受信系列
Rは遅延器25にも入力され、遅延器25では、誤り訂正計
算ブロック27で誤り訂正に必要な後述する計算を行って
いる間、受信系列Rを遅延させる。上記シンドロームS
の算出は(数12)に基づいて行なわれる。
First, a reception sequence R = (r
N-1, r N-2 , ..., r 1, r 0) is inputted to the syndrome calculator 21, syndrome calculator 21 is the syndrome S = (S 0, S 1 ,
S 2 , S 3 , S 4 , S 5 , S 6 , S 7 ) are calculated. The received sequence R is also input to the delay unit 25, and the delay unit 25 delays the received sequence R while performing a later-described calculation required for error correction in the error correction calculation block 27. Syndrome S
Is calculated based on (Equation 12).

【0030】[0030]

【数12】 (Equation 12)

【0031】ここで、送信された符号系列をC=
(cN-1,cN-2,…,c1,c0)とすると、この符号系列Cと受
信系列Rの間には、誤り系列をE=(eN-1,eN-2,…,e1,
e0)として(数13)の関係式が成り立つ。誤り系列E
はN個の要素のうち、誤りの生起している要素は誤りパ
ターンで、誤りの生起していない要素は0である系列と
する。従って、(数12)を(数14)とすることがで
き、かつ(数15)を満たすように符号化がなされてい
るため、(数16)が成立する。なお、本発明では、先
頭から(N−j)番目(j=0,1,…,N-2,N-1)のディジ
ットの誤り位置をαjで与えるものとする。
Here, the transmitted code sequence is represented by C =
(C N−1 , c N−2 ,..., C 1 , c 0 ), an error sequence between the code sequence C and the reception sequence R is E = (e N−1 , e N−2). ,…, E 1 ,
e 0 ) holds the relational expression of (Equation 13). Error sequence E
Is a series in which an element in which an error has occurred is an error pattern and an element in which no error has occurred is 0 among N elements. Therefore, since (Equation 12) can be replaced with (Equation 14) and encoding is performed so as to satisfy (Equation 15), (Equation 16) holds. In the present invention, the error position of the (N−j) th (j = 0, 1,..., N−2, N−1) digit from the head is given by α j .

【0032】[0032]

【数13】 (Equation 13)

【0033】[0033]

【数14】 [Equation 14]

【0034】[0034]

【数15】 (Equation 15)

【0035】[0035]

【数16】 (Equation 16)

【0036】受信系列Rに誤りがなければ、即ちE=
(0,0,…,0,0)であれば、明らかにシンドロームS=
(0,0,0,0,0,0,0,0)となる。
If there is no error in the reception sequence R, that is, E =
(0,0, ..., 0,0), the syndrome S =
(0,0,0,0,0,0,0,0).

【0037】上述のシンドロームSをもとに、誤り位置
多項式の係数を誤り位置多項式計算器22で計算する。こ
の計算については後で詳細に説明する。なお、誤りの個
数をv(v=1,2,3,4)とし、誤り位置をXk(k=1,…,
v)とすると、誤り位置多項式は(数17)で表される
ものである。誤り位置多項式計算器22で計算された係数
σj(j=0,…,v-1)をもとに、誤り位置多項式を零とお
いて、その根である誤り位置を誤り位置計算器23で計算
する。ここで、根として得られた値が誤り位置として不
適であった場合(重根の場合、根=0の場合、誤り位置
が符号語の範囲を越えた場合など)、または根が得られ
なかった場合には5重以上の誤りが生起しているとして
検出信号を付加する。
The error locator polynomial calculator 22 calculates the coefficients of the error locator polynomial based on the syndrome S described above. This calculation will be described later in detail. Note that the number of errors is v (v = 1, 2, 3, 4), and the error position is X k (k = 1,.
If v), the error locator polynomial is represented by (Equation 17). Based on the coefficient σ j (j = 0,..., V-1) calculated by the error locator polynomial calculator 22, the error locator polynomial is set to zero, and the root error position is determined by the error locator calculator 23. calculate. Here, when the value obtained as the root is inappropriate as an error position (in the case of a double root, when the root = 0, when the error position exceeds the range of the code word, etc.), or no root is obtained. In this case, a detection signal is added assuming that five or more errors have occurred.

【0038】[0038]

【数17】 [Equation 17]

【0039】次に、シンドロームSと求められた誤り位
置Xk(k=1,…,v)とを用いて、対応する誤りパターンY
k(k=1,…,v)を誤りパターン計算器24で計算する。
(数16)より明らかに、v=1の時はS0=Y1、v=2
の時は(数18)、v=3の時は(数19)、v=4の
時は(数20)が明らかに成立する。これらの関係式は
Ykのv元1次連立方程式であり、誤りパターンYkをたや
すく求めることができる。
Next, using the syndrome S and the obtained error position X k (k = 1,..., V), the corresponding error pattern Y
k (k = 1,..., v) is calculated by the error pattern calculator 24.
(Equation 16) Clearly, when v = 1, S 0 = Y 1 , v = 2
(Equation 18) when v = 3, (Equation 19) when v = 3, and (Equation 20) when v = 4. These relations are
A v source primary simultaneous equations of Y k, can be determined easily an error pattern Y k.

【0040】[0040]

【数18】 (Equation 18)

【0041】[0041]

【数19】 [Equation 19]

【0042】[0042]

【数20】 (Equation 20)

【0043】上記の計算を実行している間、受信系列R
は遅延器25で遅延され、(数13)に基づいて、この遅
延された系列と求められた誤り系列との排他的論理和
(Exclusive-OR)を訂正器26で求めることにより、誤り
訂正は完了する。
While performing the above calculations, the received sequence R
Is delayed by a delay unit 25, and based on (Equation 13), an exclusive OR of the delayed sequence and the obtained error sequence is obtained by a corrector 26, whereby error correction is performed. Complete.

【0044】次に、本実施例の誤り訂正装置における誤
り位置多項式係数計算器22について詳細に説明する。図
2は誤り位置多項式係数計算器22のブロック図である。
図2において、31は0誤り判定器、32は1誤り判定器、
33は2誤り判定器、34は3誤り判定器、35は1誤り判定
係数計算器、36は2誤り判定係数計算器、37は3誤り判
定係数計算器、38は1次位置多項式係数計算器、39は2
次位置多項式係数計算器、40は3次位置多項式係数計算
器、41は4次位置多項式係数計算器、42は選択器であ
る。
Next, the error locator polynomial coefficient calculator 22 in the error correction device of the present embodiment will be described in detail. FIG. 2 is a block diagram of the error locator polynomial coefficient calculator 22.
In FIG. 2, 31 is a 0 error determiner, 32 is a 1 error determiner,
33 is a two-error decision unit, 34 is a three-error decision unit, 35 is a one-error decision coefficient calculator, 36 is a two-error decision coefficient calculator, 37 is a three-error decision coefficient calculator, and 38 is a first-order position polynomial coefficient calculator. , 39 is 2
A fourth-order position polynomial coefficient calculator, 40 is a third-order position polynomial coefficient calculator, 41 is a fourth-order position polynomial coefficient calculator, and 42 is a selector.

【0045】まず、シンドローム計算器21で計算された
シンドロームS0,S1,S2,S3,S4,S5,S6,S7は、0誤り判定
器31、1誤り判定係数計算器35、2誤り判定係数計算器
36、3誤り判定係数計算器37に入力される。以下、計算
されるシーケンスに従って説明する。
First, the syndromes S 0 , S 1 , S 2 , S 3 , S 4 , S 5 , S 6 , and S 7 calculated by the syndrome calculator 21 are calculated by the 0 error determiner 31 and the 1 error determination coefficient calculator. Unit 35, 2 error judgment coefficient calculator
36, input to the 3 error judgment coefficient calculator 37. Hereinafter, description will be given according to the calculated sequence.

【0046】(1)0誤り判定器31は、S0=S1=S2=S3
=S4=S5=S6=S7=0 であれば誤りは0個であると判定
し、誤り個数が0個であることを示す判定信号を出力す
る。この0誤り判定器31は、例えば、S0〜S7が全て0で
あるときにのみハイレベル信号を出力する論理回路で構
成することができる。
(1) The 0 error determiner 31 calculates S 0 = S 1 = S 2 = S 3
If = S 4 = S 5 = S 6 = S 7 = 0, it is determined that there are 0 errors, and a determination signal indicating that the number of errors is 0 is output. The 0 error determiner 31 can be constituted by, for example, a logic circuit that outputs a high-level signal only when S 0 to S 7 are all 0.

【0047】(2)1誤り判定係数計算器35は、入力さ
れたシンドロームS0,S1,S2,S3,S4,S 5,S6,S7から、(数
21)〜(数26)で与えられる1誤り判定係数A02,A1
3,A24,A35,A46,A57を求める。
(2) One error determination coefficient calculator 35 receives the input
Syndrome S0, S1, STwo, SThree, SFour, S Five, S6, S7From, (number
21) 1 error determination coefficient A02, A1 given by (Equation 26)
Find 3, A24, A35, A46, A57.

【0048】[0048]

【数21】 (Equation 21)

【0049】[0049]

【数22】 (Equation 22)

【0050】[0050]

【数23】 (Equation 23)

【0051】[0051]

【数24】 (Equation 24)

【0052】[0052]

【数25】 (Equation 25)

【0053】[0053]

【数26】 (Equation 26)

【0054】1誤り判定器32は、A02=A13=A24=A35=
A46=A57=0 であれば誤りは1個であると判定し、誤り
個数が1個であることを示す判定信号を出力する。この
1誤り判定器32は、例えば、A02,A13,A24,A35,A46,A57
が全て0であるときにのみハイレベル信号を出力する論
理回路で構成することができる。この時、1次位置多項
式係数計算器38で、 σ10 = S1/S0 …(1) を求め、選択器42ではσ0 =σ10、σ1=不定、σ2=不
定、σ3=不定を出力する。
1 The error determiner 32 calculates A02 = A13 = A24 = A35 =
If A46 = A57 = 0, it is determined that there is one error, and a determination signal indicating that the number of errors is one is output. This one error determiner 32 is, for example, A02, A13, A24, A35, A46, A57.
Can be constituted by a logic circuit that outputs a high-level signal only when all are zero. At this time, σ 10 = S 1 / S 0 (1) is obtained by the first-order position polynomial coefficient calculator 38, and σ 0 = σ 10 , σ 1 = undefined, σ 2 = undefined, σ 3 is obtained by the selector 42. = Output undefined.

【0055】(3)2誤り判定係数計算器36は、入力さ
れたシンドロームS0,S1,S2,S3,S4,S 5,S6,S7から、ま
ず、 A04 = S0・S4 + S2 2 …(2) A15 = S1・S5 + S3 2 …(3) A26 = S2・S6 + S4 2 …(4) A37 = S3・S7 + S5 2 …(5) を求め、次に(数27)〜(数30)で与えられる2誤
り判定係数A024,A135,A2 46,A357を求める。
(3) The two error judgment coefficient calculator 36 receives the input
Syndrome S0, S1, STwo, SThree, SFour, S Five, S6, S7From
A04 = S0・ SFour + STwo Two … (2) A15 = S1・ SFive + SThree Two … (3) A26 = STwo・ S6 + SFour Two … (4) A37 = SThree・ S7 + SFive Two .. (5) are obtained, and then 2 errors given by (Equation 27) to (Equation 30) are obtained.
Judgment coefficient A024, A135, ATwo 46, A357Ask for.

【0056】[0056]

【数27】 [Equation 27]

【0057】[0057]

【数28】 [Equation 28]

【0058】[0058]

【数29】 (Equation 29)

【0059】[0059]

【数30】 [Equation 30]

【0060】2誤り判定器33は、A024=A135=A246=A3
57=0 であれば誤りは2個であると判定し、誤り個数が
2個であることを示す判定信号を出力する。この2誤り
判定器33は、例えば、A024,A135,A246,A357が全て0で
あるときにのみハイレベル信号を出力する論理回路で構
成することができる。この時、2次位置多項式係数計算
器39で、 σ21 = (S0・S3 + S1・S2)/A02 …(6) σ20 = A13/A02 …(7) を求め、選択器42ではσ0 =σ20、σ1=σ21、σ2=不
定、σ3=不定を出力する。
The two error determiner 33 calculates A024 = A135 = A246 = A3
If 57 = 0, it is determined that there are two errors, and a determination signal indicating that the number of errors is two is output. The two-error determiner 33 can be composed of, for example, a logic circuit that outputs a high-level signal only when A 024 , A 135 , A 246 , and A 357 are all 0. At this time, the second-order position polynomial coefficient calculator 39 calculates σ 21 = (S 0 · S 3 + S 1 · S 2 ) / A02 (6) σ 20 = A13 / A02 (7) At 42, σ 0 = σ 20 , σ 1 = σ 21 , σ 2 = undefined, and σ 3 = undefined.

【0061】(数27)〜(数30)により、A024,A13
5,A246,A357を求めることは、GF(2m)上の行列式
(数31)を(数32)のように展開して行列式の値を
求めることに相当する。これは、例えば、(数27)に
おいて計算に使用されるシンドロームS0,S1,S2,S3,S
4を、(数32)に示した行列式におけるA,B,C,D,Eにそ
れぞれ対応させて考えるとわかりやすい。
According to (Equation 27) to (Equation 30), A024, A13
Determining 5, A246, A357 is equivalent to expanding the determinant (Equation 31) on GF (2 m ) as in (Equation 32) and obtaining the value of the determinant. This is, for example, the syndromes S 0 , S 1 , S 2 , S 3 , S used for calculation in (Equation 27).
It is easy to understand that 4 corresponds to A, B, C, D, and E in the determinant shown in (Equation 32).

【0062】[0062]

【数31】 (Equation 31)

【0063】[0063]

【数32】 (Equation 32)

【0064】(数32)によれば、この行列式の計算に
は、6回の乗算、5回の加算、3回の2乗演算が必要で
あるが、C・E+D2,A・E+C2,A・C+B2が予め計算されていれ
ば、3回の乗算と2回の加算のみで演算は可能となる。
上述した演算においては、行列式は4個であり、本来は
24回の乗算、20回の加算、12回の2乗演算が必要
とされる。本実施例では、A04,A15,A26,A37を本ステッ
プで計算する必要があるが、A02,A13,A24,A35,A46,A57
は1誤り判定係数計算器35で既に計算されていることか
ら、16回の乗算、12回の加算、4回の2乗演算のみ
で行列式を計算することができ、行列式計算を簡単化で
きる。
According to (Equation 32), the calculation of this determinant requires six multiplications, five additions, and three square operations, but C · E + D 2 , A · If E + C 2 and A · C + B 2 are calculated in advance, the calculation can be performed only by three multiplications and two additions.
In the above-described calculation, the number of determinants is four, and originally, 24 multiplications, 20 additions, and 12 squares are required. In the present embodiment, A04, A15, A26, and A37 need to be calculated in this step, but A02, A13, A24, A35, A46, and A57
Can be calculated by only 16 multiplications, 12 additions, and 4 squaring operations since 1 has already been calculated by the error determination coefficient calculator 35, and the determinant calculation is simplified. it can.

【0065】(4)3誤り判定係数計算器37は、入力さ
れたシンドロームS0,S1,S2,S3,S4,S 5,S6,S7から、まず A06 = S0・S6 + S3 2 …(8) A17 = S1・S7 + S4 2 …(9) を求め、次に(数33)(数34)で与えられる3誤り
判定係数A0246,A1357を求める。
(4) The three error judgment coefficient calculator 37 receives the input
Syndrome S0, S1, STwo, SThree, SFour, S Five, S6, S7First, A06 = S0・ S6 + SThree Two … (8) A17 = S1・ S7 + SFour Two ... (9) is obtained, and then 3 errors given by (Equation 33) and (Equation 34)
Judgment coefficient A0246, A1357Ask for.

【0066】[0066]

【数33】 [Equation 33]

【0067】[0067]

【数34】 (Equation 34)

【0068】3誤り判定器34は A0246=A1357=0 であ
れば誤りは3個であると判定し、誤りが3個であること
示す判定信号を出力する。この3誤り判定器34は、例え
ば、A0246,A1357がともに0であるときにのみハイレベ
ル信号を出力する論理回路で構成することができる。
If A0246 = A1357 = 0, the three error determiner 34 determines that there are three errors, and outputs a determination signal indicating that there are three errors. The three-error determiner 34 can be formed of, for example, a logic circuit that outputs a high-level signal only when A0246 and A1357 are both 0.

【0069】(数33)(数34)により、A0246,A135
7を求めることは、GF(2m)上の行列式(数35)を
(数36)のように展開して行列式の値を求めることに
相当する。これは、例えば、(数33)において計算に
使用されるシンドロームS0,S 1,S2,S3,S4,S5,S6を、(数
36)に示した行列式におけるA,B,C,D,E,F,Gにそれぞ
れ対応させて考えるとわかりやすい。
According to (Equation 33) and (Equation 34), A0246, A135
Finding 7 is GF (2m) Above the determinant (Equation 35)
To obtain the value of the determinant by expanding as in (Equation 36)
Equivalent to. This is, for example, the calculation in (Equation 33)
Syndrome S used0, S 1, STwo, SThree, SFour, SFive, S6To the (number
A, B, C, D, E, F, G in the determinant shown in 36)
It is easy to understand if you make it correspond.

【0070】[0070]

【数35】 (Equation 35)

【0071】[0071]

【数36】 [Equation 36]

【0072】(数36)によれば、この行列式の計算に
は、9回の乗算、8回の加算、6回の2乗演算が必要で
あるが、A・C+B2,E・G+F2,A・E+C2,C・G+E2,A・G+D2,C・E+D2
が予め計算されていれば、3回の乗算と2回の加算のみ
で演算は可能となる。上述した演算においては行列式は
2個であり、本来は18回の乗算、16回の加算、12
回の2乗演算が必要とされる。本実施例では、A06,A17
を本ステップで計算する必要があるが、A02,A13,A24,A3
5,A46,A57は1誤り判定係数計算器35で、A04,A15,A26,A
37は2誤り判定係数計算器36で既に計算されていること
から、8回の乗算、6回の加算、2回の2乗演算のみで
行列式を計算することができ、行列式演算を簡単化でき
る。
According to (Equation 36), the calculation of this determinant requires nine multiplications, eight additions, and six square operations, but A · C + B 2 , E · G + F 2 , A ・ E + C 2 , C ・ G + E 2 , A ・ G + D 2 , C ・ E + D 2
Is calculated in advance, the calculation can be performed only by three multiplications and two additions. In the above-described operation, the number of determinants is two, and originally 18 multiplications, 16 additions, 12
Times square operation is required. In this embodiment, A06, A17
Need to be calculated in this step, but A02, A13, A24, A3
5, A46 and A57 are 1 error decision coefficient calculators 35, A04, A15, A26 and A
Since 37 has already been calculated by the 2 error determination coefficient calculator 36, the determinant can be calculated by only eight multiplications, six additions, and two square operations, which makes the determinant operation simple. Can be

【0073】(5)3誤り判定係数計算器37で、誤りが
3個であると判定された場合には、3次位置多項式係数
計算器40で、 σ32 = A025/A024 …(10) σ31 = A035/A024 …(11) σ30 = A135/A024 …(12) を求め、選択器42ではσ0 =σ30、σ1=σ31、σ2=σ
32、σ3=不定を出力する。但し、A025,A035はそれぞれ
(数37)(数38)で与えられるものである。
(5) If the three error determination coefficient calculator 37 determines that there are three errors, the third-order position polynomial coefficient calculator 40 calculates σ 32 = A025 / A024 (10) σ 31 = A035 / A024 (11) σ 30 = A135 / A024 (12) is obtained, and the selector 42 obtains σ 0 = σ 30 , σ 1 = σ 31 , and σ 2 = σ
32 , σ 3 = output undefined. However, A025 and A035 are given by (Equation 37) and (Equation 38), respectively.

【0074】[0074]

【数37】 (37)

【0075】[0075]

【数38】 (38)

【0076】(数37)(数38)式によりA025,A035
を求めることは、GF(2m)上の行列式(数39)を
(数40)のように展開して行列式の値を求めることに
相当する。これは、例えば、(数37)において計算に
使用されるシンドロームS0,S1,S2,S3,S4,S5を、(数4
0)に示した行列式におけるA,B,C,D,E,Fにそれぞれ対
応させて考えるとわかりやすい。
A025, A035 according to the equations (37) and (38)
Is equivalent to expanding the determinant (Equation 39) on GF (2 m ) as in (Equation 40) to obtain the value of the determinant. This means, for example, that the syndromes S 0 , S 1 , S 2 , S 3 , S 4 , and S 5 used in the calculation in (Equation 37) are represented by (Equation 4)
It is easy to understand when considering them in correspondence with A, B, C, D, E and F in the determinant shown in (0).

【0077】[0077]

【数39】 [Equation 39]

【0078】[0078]

【数40】 (Equation 40)

【0079】(数40)によれば、この行列式の計算に
は、6回の乗算、5回の加算、3回の2乗演算が必要で
あるが、C・E+D2,A・E+C2,A・C+B2が予め計算されていれ
ば、3回の乗算と2回の加算のみで演算は可能となる。
上述した演算においては行列式は2個であり、本来は1
2回の乗算、10回の加算、6回の2乗演算が必要とさ
れる。本実施例では、A02,A13,A24,A35は1誤り判定係
数計算器35、A04,A15は2誤り判定係数計算器36にて既
に計算されていることから、6回の乗算、4回の加算の
みで行列式を計算することができ、行列式演算を簡単化
できる。
According to equation (40), the calculation of this determinant requires six multiplications, five additions, and three squaring operations, but C · E + D 2 , A · If E + C 2 and A · C + B 2 are calculated in advance, the calculation can be performed only by three multiplications and two additions.
In the above operation, the number of determinants is two, and originally one
Two multiplications, ten additions, and six squaring operations are required. In this embodiment, since A02, A13, A24, and A35 have already been calculated by the one error determination coefficient calculator 35 and A04 and A15 have already been calculated by the two error determination coefficient calculator 36, six multiplications and four times The determinant can be calculated only by the addition, and the determinant operation can be simplified.

【0080】(6)誤りが3個より大きいと判定された
場合には、4次位置多項式係数計算器41で、まず上記し
たA025,A035と同様に、
(6) When it is determined that the number of errors is greater than three, first, the fourth-order position polynomial coefficient calculator 41 first calculates the number of errors as in A025 and A035 described above.

【0081】[0081]

【数41】 [Equation 41]

【0082】[0082]

【数42】 (Equation 42)

【0083】を求め、次に、 σ43 = A0247/A0246 …(13) σ42 = A0257/A0246 …(14) σ41 = A0357/A0246 …(15) σ40 = A1357/A0246 …(16) を求め、選択器42ではσ0 =σ40、σ1=σ41、σ2=σ
42、σ3=σ43を出力する。但し、A0247,A0257,A0357は
それぞれ(数43)(数44)(数45)で与えられる
ものである。
Then, σ 43 = A0247 / A0246 (13) σ 42 = A0257 / A0246 (14) σ 41 = A0357 / A0246 (15) σ 40 = A1357 / A0246 (16) In the selector 42, σ 0 = σ 40 , σ 1 = σ 41 , σ 2 = σ
42 and σ 3 = σ 43 are output. However, A0247, A0257, and A0357 are given by (Equation 43), (Equation 44), and (Equation 45), respectively.

【0084】[0084]

【数43】 [Equation 43]

【0085】[0085]

【数44】 [Equation 44]

【0086】[0086]

【数45】 [Equation 45]

【0087】A0247,A0357については、A247,A257は本ス
テップで計算されるが、A24,A35,A46,A57は1誤り判定
係数計算器35で、A26,A37,A024,A135,A246,A357は2誤
り判定係数計算器36で、A025,A035は3次位置多項式係
数計算器40で既に求められていることから、14回の乗
算、10回の加算のみで行列式を計算することができ、
行列式演算を簡単化できる。
For A0247 and A0357, A247 and A257 are calculated in this step, but A24, A35, A46, and A57 are 1 error determination coefficient calculators 35, and A26, A37, A024, A135, A246, and A357 are calculated. (2) In the error determination coefficient calculator 36, A025 and A035 have already been obtained in the third-order position polynomial coefficient calculator 40, so that the determinant can be calculated by only 14 multiplications and 10 additions,
Determinants can be simplified.

【0088】(数44)によりA0257を求めることは、
GF(2m)上の行列式(数46)を(数47)のように
展開して行列式の値を求めることに相当する。これは、
例えば、(数44)において計算に使用されるシンドロ
ームS0,S1,S2,S3,S4,S5,S6,S 7を、(数47)に示した
行列式におけるA,B,C,D,E,F,G,Hにそれぞれ対応させて
考えるとわかりやすい。
Calculating A0257 by (Equation 44)
GF (2mThe above determinant (Equation 46) is expressed as (Equation 47)
It is equivalent to expanding to find the value of the determinant. this is,
For example, the syndrome used for calculation in (Equation 44)
Room S0, S1, STwo, SThree, SFour, SFive, S6, S 7Is shown in (Equation 47).
Corresponding to A, B, C, D, E, F, G, H in the determinant
It is easy to understand when you think about it.

【0089】[0089]

【数46】 [Equation 46]

【0090】[0090]

【数47】 [Equation 47]

【0091】(数47)によれば、この行列式の計算に
は、18回の乗算、17回の加算、6回の2乗演算が必
要であるが、A・C+B2,F・H+G2,A・E+C2,D・H+F2,A・G+D2,D・F
+E2,B・D+C2,E・G+F2,B・F+D2,C・G+E2,B・H+E2,C・E+D2が予
め計算されていれば、6回の乗算と5回の加算のみで演
算は可能となる。
According to (Equation 47), the calculation of this determinant requires 18 multiplications, 17 additions, and 6 squaring operations, but A · C + B 2 , F · H + G 2 , A ・ E + C 2 , D ・ H + F 2 , A ・ G + D 2 , D ・ F
+ E 2 , B ・ D + C 2 , E ・ G + F 2 , B ・ F + D 2 , C ・ G + E 2 , B ・ H + E 2 , C ・ E + D 2 In this case, the operation can be performed only by six multiplications and five additions.

【0092】本実施例では、A02,A13,A24,A35,A46,A57
は1誤り判定係数計算器35で、A04,A15,A26,A37は2誤
り判定係数計算器36で、A06,A07は3誤り判定係数計算
器37で既に計算されていることから、6回の乗算、5回
の加算のみでこの行列式を計算することができ、行列式
演算を簡単化できる。
In this embodiment, A02, A13, A24, A35, A46, A57
Is the one error determination coefficient calculator 35, A04, A15, A26, and A37 are the two error determination coefficient calculators 36, and A06 and A07 are the three error determination coefficient calculators 37. This determinant can be calculated only by multiplication and five additions, and the determinant operation can be simplified.

【0093】以上の説明より明らかなように、4重誤り
訂正には(数21)〜(数30)、(数33)、(数3
4)、(数37)、(数38)、(数43)〜(数4
5)に示す、2次の行列式を6個、3次の行列式を6
個、4次の行列式を5個求める必要があるが、これらの
行列式の展開式には共通項が多く、例えば、(数21)
〜(数26)の結果を用いれば、(数27)〜(数3
0)、(数33)、(数34)、(数37)、(数3
8)の計算を簡単化できる。同様に、(数21)〜(数
26)の結果を用いれば、(数44)の計算を簡単化で
きる。さらに、(数27)〜(数30)、(数37)、
(数38)の結果を用いれば、(数43)(数45)の
計算を簡単化でき、また中間値として(2)式〜(5)
式、(8)式、(9)式を求めておけば(数27)〜
(数30)、(数33)、(数34)(数37)(数3
8)(数44)の計算を簡単化できる。
As is clear from the above description, the quadruple error correction can be performed by (Equation 21) to (Equation 30), (Equation 33), and (Equation 3).
4), (Formula 37), (Formula 38), (Formula 43) to (Formula 4)
As shown in 5), six second-order determinants and six third-order determinants are used.
It is necessary to find five determinants and four determinants, and the expansion formulas of these determinants have many common terms.
Using the results of (Equation 26), (Equation 27) to (Equation 3)
0), (Equation 33), (Equation 34), (Equation 37), (Equation 3)
The calculation of 8) can be simplified. Similarly, by using the results of (Equation 21) to (Equation 26), the calculation of (Equation 44) can be simplified. Further, (Equation 27) to (Equation 30), (Equation 37),
Using the result of (Equation 38), the calculation of (Equation 43) and (Equation 45) can be simplified, and the intermediate values of Expressions (2) to (5) can be used.
If Equations (8) and (9) are obtained, Equation 27 is obtained.
(Equation 30), (Equation 33), (Equation 34), (Equation 37) (Equation 3)
8) The calculation of (Equation 44) can be simplified.

【0094】上記した前後関係を前提とする計算順序が
(表5)(表6)(表7)に示されている。ここで用い
ている計算手段は、1動作期間内にP+Q・RもしくはP2
+Q・Rを計算できること、及びこのどちらかの計算を任
意に選択できることを仮定している。また、P=0もあり
得る。なお、上記の計算は、P+Q・RもしくはP 2 +Q・R
を選択して計算できる計算器を用いて説明しているが、
乗算器と加算器がそれぞれ少なくとも一個あれば、それ
らを適宜組み合わせて、計算器を構成することにより、
これらの計算は同様に実行できる。
The calculation order based on the above context is shown in (Table 5), (Table 6), and (Table 7). The calculation means used here is P + Q · R or P 2 within one operation period.
It is assumed that + QR can be calculated, and that either one of the calculations can be arbitrarily selected. There can also be P = 0. The above calculation is based on P + Q · R or P 2 + Q · R
Is explained using a calculator that can select and calculate
If there is at least one multiplier and one adder,
By combining them as appropriate and configuring the calculator,
These calculations can be performed similarly.

【0095】[0095]

【表5】 [Table 5]

【0096】[0096]

【表6】 [Table 6]

【0097】[0097]

【表7】 [Table 7]

【0098】同様に、GF(2m)上の(N,N−6,7)
リードソロモン符号を用いて3重誤り訂正を行なう場合
の、上述の説明と同様の主旨の計算順序を(表8)に示
されている。ここで用いている計算手段は、上記の4重
誤り訂正の場合と同様に、1動作期間内にP+Q・Rもし
くはP2+Q・Rを計算できること、及びこのどちらかの計
算を任意に選択できることを仮定している。また、P=0
もあり得る。なお、上記の計算は、P+Q・RもしくはP 2
+Q・Rを選択して計算できる計算器を用いて説明してい
るが、乗算器と加算器がそれぞれ少なくとも一個あれ
ば、それらを適宜組み合わせて、計算器を構成すること
により、これらの計算は同様に実行できる。
Similarly, (N, N-6, 7) on GF (2 m )
(Table 8) shows the calculation order of the same purpose as described above when performing triple error correction using the Reed-Solomon code. Here with is calculation means, as in the case of quadruple error correction described above, 1 can be calculated a P + Q · R or P 2 + Q · R in the operation period, and that this one of the calculation can be arbitrarily selected Is assumed. Also, P = 0
It is possible. In addition, the above calculation is P + Q · R or P 2
It is explained using a calculator that can calculate by selecting + Q ・ R
But at least one multiplier and one adder
If appropriate, combine them to form a calculator
, These calculations can be performed similarly.

【0099】[0099]

【表8】 [Table 8]

【0100】以上のように、本発明の誤り訂正装置の実
施例においては、誤り訂正を実現するのに共通して必要
な結果を繰り返して計算しないように計算順序を設定し
ているので、最短の実行時間で必要な行列式の値が得る
ことができ、これにより、短い処理時間にて符号の誤り
訂正を実現している。
As described above, in the embodiment of the error correction apparatus according to the present invention, since the calculation order is set so as not to repeatedly calculate the result necessary for realizing error correction, the shortest The required value of the determinant can be obtained in the execution time of (1), thereby realizing code error correction in a short processing time.

【0101】実際にこのような順序で計算するために
は、先に計算した低次の行列式の値を保持する回路(ハ
ードウェアの場合)もしくは領域(ソフトウェアの場
合)が必要であるが、それらが不足する場合には、2度
以上同じ値を計算しなければならないこともあり得る。
しかし、一部でも先の計算結果を共通して用いることが
できれば、用いただけ実行時間を短縮できる。
In order to actually perform the calculation in such an order, a circuit (in the case of hardware) or a region (in the case of software) that holds the value of the previously calculated low-order determinant is required. If they are missing, it may be necessary to calculate the same value more than once.
However, if a part of the above calculation results can be used in common, the execution time can be shortened.

【0102】なお、本実施例では、GF(2m)上の(N,
N−8,9)リードソロモン符号もしくは(N,N−
6,7)リードソロモン符号を扱っているが、任意の符
号長、任意の情報記号数、任意の体上のリードソロモン
符号に対して同様に系統的な計算を行なうことができ
る。また、4重訂正を行なうとしているが、何重訂正で
あっても符号の能力を越えない範囲であればこの計算方
法を適用できる。また、計算手段がどのようなものであ
っても本発明は適用可能であり、計算順序も(表5)
(表6)(表7)もしくは(表8)に示したもの以外で
もよい。
[0102] In this embodiment, GF (2 m) on the (N,
N-8, 9) Reed-Solomon code or (N, N-
6, 7) Although the Reed-Solomon code is handled, a systematic calculation can be similarly performed for an arbitrary code length, an arbitrary number of information symbols, and an arbitrary Reed-Solomon code on a body. Although the quadruple correction is performed, this calculation method can be applied as long as the number of corrections does not exceed the capability of the code. In addition, the present invention is applicable to any calculation means, and the calculation order is as shown in Table 5.
(Table 6) Other than those shown in (Table 7) or (Table 8) may be used.

【0103】[0103]

【発明の効果】以上の説明から明らかなように、本発明
は、誤り位置多項式係数計算器にてこの多項式の係数を
求めるに際して、行列式の計算を、低次の行列式演算を
行なった後にそれらの結果を共通して必要とする高次の
行列式演算を行なうことにより、行列式計算を簡単化す
ることができる。従って、誤り訂正をソフトウェアのプ
ログラムとして実現する場合にはプログラムステップ数
の低減が可能となり、ハードウェアとして回路化した場
合には動作クロックの低速化または実行時間の短縮と回
路規模の低減が可能となり、その実用的効果は大きいも
のがある。
As is apparent from the above description, the present invention provides a method of calculating the determinant of a polynomial in an error locator polynomial coefficient calculator after performing a low-order determinant operation. By performing a higher-order determinant operation that requires those results in common, the determinant calculation can be simplified. Therefore, when error correction is implemented as a software program, the number of program steps can be reduced, and when implemented as hardware, the operation clock can be slowed down or the execution time shortened and the circuit scale can be reduced. However, its practical effects are great.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の誤り訂正装置の一実施例におけるブロ
ック図
FIG. 1 is a block diagram showing an embodiment of an error correction apparatus according to the present invention;

【図2】本発明に係る誤り位置多項式係数計算器のブロ
ック図
FIG. 2 is a block diagram of an error locator polynomial coefficient calculator according to the present invention;

【図3】従来の誤り訂正装置のブロック図FIG. 3 is a block diagram of a conventional error correction device.

【図4】従来の誤り訂正装置の誤り位置係数計算器のブ
ロック図
FIG. 4 is a block diagram of an error position coefficient calculator of a conventional error correction device.

【符号の説明】 21 シンドローム計算器 22 誤り位置多項式係数計算器 23 誤り位置計算器 24 誤りパターン計算器 25 遅延器 26 訂正器 27 計算ブロック 31 0誤り判定器 32 1誤り判定器 33 2誤り判定器 34 3誤り判定器 35 1誤り判定係数計算器 36 2誤り判定係数計算器 37 3誤り判定係数計算器 38 1次位置多項式係数計算器 39 2次位置多項式係数計算器 40 3次位置多項式係数計算器 41 4次位置多項式係数計算器 42 選択器[Description of Code] 21 Syndrome Calculator 22 Error Locator Polynomial Coefficient Calculator 23 Error Location Calculator 24 Error Pattern Calculator 25 Delay Unit 26 Corrector 27 Calculation Block 31 0 Error Judge 32 1 Error Judge 33 2 Error Judge 34 3 error judgment unit 35 1 error judgment coefficient calculator 36 2 error judgment coefficient calculator 37 3 error judgment coefficient calculator 38 1st position polynomial coefficient calculator 39 2nd position polynomial coefficient calculator 40 3rd order position polynomial coefficient calculator 41 Fourth-order position polynomial coefficient calculator 42 Selector

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】情報信号に検査信号を付加して記録担体に
記録再生された誤り訂正符号語を入力とし、前記符号語
をもとにシンドロームを算出するシンドローム計算器
と、前記シンドロームをもとに、入力された符号語の誤
り個数を判定して誤り個数判定信号を出力すると共に、
前記シンドロームをもとに誤り位置多項式Xnn-1・X
n-1n-2・Xn-2+…+σ1・X+σ0の係数σi(i=n-1,n-2,
…,1,0)を計算する誤り位置多項式係数計算器とを備え
た誤り訂正装置であって、 前記誤り位置多項式係数計算器は、入力されたシンドロ
ームに基づいて、ガロア体GF(2)の拡大体GF(2 m )
(mは正の整数)の上の誤り訂正符号を復号する際、生
起している誤りの個数を判定するための行列式演算、お
よび、誤り位置多項式の係数を求めるための行列式演算
を行なう場合に、低次の行列式演算を行なった後に、前
記低次の行列式演算の結果を必要とする複数種類の高次
の行列式演算を並列して行なう ことを特徴とする誤り訂
正装置。
1. A syndrome calculator for inputting an error correction codeword recorded and reproduced on a record carrier by adding a check signal to an information signal and calculating a syndrome based on the codeword, and a syndrome calculator based on the syndrome. In addition to determining the number of errors in the input codeword and outputting an error number determination signal,
Error locator polynomial X n + σ n-1 × X based on the syndrome
n−1 + σ n-2 · X n-2 +… + σ 1 · X + σ 0 coefficient σ i (i = n-1, n-2,
..., and a error position polynomial coefficient calculator for calculating a 1,0)
The error locator polynomial coefficient calculator comprises:
Based on the algorithm, the extended field GF (2 m ) of the Galois field GF (2 )
When decoding the error correction code (m is a positive integer),
Determinant operation to determine the number of errors that have occurred, and
Determinant operation to find the coefficients of the error locator polynomial
Is performed, after performing a low-order determinant operation,
Multiple higher-order types that require the result of a lower-order determinant operation
An error correction device characterized by performing the determinant operations in parallel .
【請求項2】入力される符号語はガロア体GF(2)の拡
大体GF(2m)(mは正の整数)上の(N,N-8,9)リードソ
ロモン符号で構成されており、誤り位置多項式係数計算
器は、入力されたシンドロームに基づいて、前記リード
ソロモン符号を4重訂正する際に、任意にP+Q・Rも
しくはP2+Q・Rを選択して計算できる計算器を用い
て(・はGF(2m)上の乗算、+はGF(2m)上の加算を示
す)、行列式演算を(表1)(表2)(表3)に示す順序に基
づいて行ない、前記誤り位置多項式Xnn-1・Xn-1
n-2・Xn-2+…+σ1・X+σ0の係数σi(i=n-1,n-2,…,1,
0)を計算することを特徴とする請求項1記載の誤り訂正
装置。 【表1】 【表2】 【表3】
2. An input codeword is composed of an (N, N-8,9) Reed-Solomon code on an extended field GF (2 m ) (m is a positive integer) of a Galois field GF (2). The error locator polynomial coefficient calculator is a calculator that can arbitrarily select and calculate P + Q · R or P 2 + Q · R when quadruple correcting the Reed-Solomon code based on the input syndrome. (· Indicates multiplication on GF (2 m ), + indicates addition on GF (2 m )), and performs determinant operations based on the order shown in (Table 1), (Table 2), and (Table 3). no rows, the error location polynomial X n + σ n-1 · X n-1 + σ
n− X n−2 +… + σ 1 × X + σ 0 coefficient σ i (i = n−1, n−2,…, 1,
0) error correction device according to claim 1, wherein calculating a. [Table 1] [Table 2] [Table 3]
【請求項3】入力される符号語はガロア体GF(2)の拡
大体GF(2m)(mは正の整数)上の(N,N-6,7)リードソ
ロモン符号で構成されており、誤り位置多項式係数計算
器は、入力されたシンドロームに基づいて、前記リード
ソロモン符号を3重訂正する際に、任意にP+Q・Rも
しくはP2+Q・Rを選択して計算できる計算器を用い
て(・はGF(2m)上の乗算、+はGF(2m)上の加算を示
す)、行列式演算を(表4)の順序に基づいて行ない、誤
り位置多項式Xnn-1・Xn-1n-2・Xn-2+…+σ1・X+σ0
の係数σi(i=n-1,n-2,…,1,0)を計算することを特徴
とする請求項1記載の誤り訂正装置。 【表4】
3. An input codeword is composed of an (N, N-6,7) Reed-Solomon code on an extended field GF (2 m ) (m is a positive integer) of a Galois field GF (2). The error locator polynomial coefficient calculator is a calculator that can arbitrarily select and calculate P + Q · R or P 2 + Q · R when the Reed-Solomon code is triple-corrected based on the input syndrome. (· Indicates multiplication on GF (2 m ), + indicates addition on GF (2 m )), and performs a determinant operation based on the order of (Table 4) to obtain an error locator polynomial X n + σ n-1・ X n-1 + σ n-2・ X n-2 +… + σ 1・ X + σ 0
Coefficients σ i (i = n-1 , n-2, ..., 1,0) error correction device according to claim 1, wherein the calculating of. [Table 4]
JP04350493A 1993-03-04 1993-03-04 Error correction device Expired - Fee Related JP3252515B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04350493A JP3252515B2 (en) 1993-03-04 1993-03-04 Error correction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04350493A JP3252515B2 (en) 1993-03-04 1993-03-04 Error correction device

Publications (2)

Publication Number Publication Date
JPH06260943A JPH06260943A (en) 1994-09-16
JP3252515B2 true JP3252515B2 (en) 2002-02-04

Family

ID=12665560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04350493A Expired - Fee Related JP3252515B2 (en) 1993-03-04 1993-03-04 Error correction device

Country Status (1)

Country Link
JP (1) JP3252515B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3272307B2 (en) 1998-09-22 2002-04-08 インターナショナル・ビジネス・マシーンズ・コーポレーション Reed-Solomon decoding circuit
TW512320B (en) * 1999-09-10 2002-12-01 Matsushita Electric Ind Co Ltd Signal processing device
JP4317860B2 (en) 2006-08-30 2009-08-19 株式会社日立コミュニケーションテクノロジー Optical concentrator and optical subscriber unit
JP4313391B2 (en) 2006-12-13 2009-08-12 株式会社日立コミュニケーションテクノロジー Optical concentrator and optical subscriber unit

Also Published As

Publication number Publication date
JPH06260943A (en) 1994-09-16

Similar Documents

Publication Publication Date Title
EP0567148A2 (en) Operating circuit for galois field
JPH084233B2 (en) Error correction code decoding device
JP3176171B2 (en) Error correction method and apparatus
US5490154A (en) Method of and circuit arrangement for decoding RS-coded data signals
EP0105499B1 (en) Method capable of simultaneously decoding two reproduced sequences
KR100213254B1 (en) Error correction method and apparatus
JP3281387B2 (en) CRC / EDC checker system
JP3252515B2 (en) Error correction device
KR100253043B1 (en) Error correction method and eror correction circuit
JP2662472B2 (en) Syndrome operation circuit for error correction processing
JPH1117557A (en) Error correction method and device therefor
JP2578739B2 (en) Erase correction method
JP3135552B2 (en) Error detection and correction device for Reed-Solomon code
KR100213253B1 (en) Error correction method and apparatus
KR0158639B1 (en) Error correction and method using conversion of syndrome
JP3099890B2 (en) Error correction device for BCH code
JP2944813B2 (en) Error correction code decoding device
JP2000315955A (en) Encoding method, syndrome calculating method, number of erroneous bits estimating method, erroneous bit position estimating method, decoding method and decoder
JPS638984Y2 (en)
KR20000062472A (en) Error-detecting device and method thereof
KR100246342B1 (en) Reed solomon error correction apparatus
JP2611204B2 (en) Error correction method
JP2006033233A (en) Reed-solomon decoding method and device
JP2006041745A (en) Error location detecting method and apparatus
JP2000148522A (en) Arithmetic circuit for euclidean mutual division

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees