KR970005647B1 - 롬(rom) 코드 검증 장치 - Google Patents

Abstract

내용 없음.

Description

롬(ROM) 코드 검증 장치

제1도는 본 발명에 따른 ROM 코드 검증 장치의 블럭도.

제2도는 본 발명에 따른 ROM 코드 검증 장치의 전체 동작에 대한 각 신호의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

A : ROM B : 중앙처리장치

C : 제 1 포트 D : 제 2 포트

E : 제 1 PAD F : 제 2 PAD

G : 제 1 논리회로 H : 제 2 논리회로

1 : ROM 선택 인에이블 신호 2 : ROM 출력 인에이블 신호

3 : 하이 바이트 어드레스 버스 4 : 로우 바이트 어드레스 버스

5 : ROM 데이타 버스 6,7 : 제 2 PAD의 데이타 신호

8 : 입력 리셋신호 9 : 어드레스 스트로브 신호

10 : 하이 바이트 어드레스 신호 11 : 중앙처리장치의 내부 어드레스 버스

12 : 내부 데이타 버스 13 : 출력 인에이블 신호

14 : 프로그램 리드 스토우브 신호 15 : 제 2 PAD 데이타 출력 신호

16 : 제 2 PAD의 데이타 신호

본 발명은 프로그램어블(Programmable)이 가능한 소자 내부 롬(ROM ; read only memory ; 이하, ROM이라 칭함)의 코드(Code)를 검증하는 장치에 관한 것으로, 마이크로 컨트롤러(micro-Controller)와 같이 ROM이 내장된 칩(chip)에 대하여 중앙처리장치(CPU)내부의 어드레스 및 데이타 버스, 그리고 적절한 제어 신호를 이용하여 소자 내부 ROM의 동작확인 및 ROM 코드를 검증하는 ROM 코드 검증장치에 관한 것이다.

램(RAM ; random acess memory)이 내장된 경우는 읽기 및 기록이 가능하므로, 입력부로 RAM 주소를 지정한 다음 데이타를 읽어 명령어(instruction)을 사용 출력부로 그 값을 출력하는 방법을 사용하지만, ROM의 경우는 단지 읽기만 함으로 사용자가 측정하고자 하는 값을 써넣을 수 없으므로, 일반적으로 저장용량외의 더미 셀(dummy cell)을 부가하여 ROM의 동작 및 코딩 여부를 확인함으로써 부가회로의 증가에 따른 실리콘 영역의 손실을 가져오게 된다.

상기 제반 문제점을 해결하기 위하여 안출된 본 발명은 더미 셀을 부가하지 않고, 기존 프로그램 제어장치 코어(Core)의 주소 및 데이타 버스와 제어신호들을 이용 간단한 회로를 구성함으로써 내부 ROM의 동작 확인과 원하는 ROM 주소의 프로그램된 데이타값을 출력하는 기능을 갖는 ROM 코드 검증 장치를 제공함을 그 목적으로 한다.

상기 목적을 달성하기 위하여 본 발명은 마이크로프로그램 제어장치의 ROM 코드 검증 장치에 있어서 ; 리셋신호, 어드레스 스트로우브 신호, 프로그램 리드(read) 스토우브 신호를 각각 입력 받고, 프로그램 카운터의 로우 바이트 데이타 신호를 입력받아 내부 어드레스 버스에 래치(latch)시킨 후 출력하며, 해당 어드레스에 대해 구해진 코드 값을 입력받아 출력하는 중앙처리장치 ; 정상 동작일 때 프로그램 카운터의 하이 바이트 데이타 신호를 출력하는 제1PAD(packet assemble/disassemble) ; 정상동작일 때 명령어의 입력값을 받아들이고 프로그램 카운터의 로우 바이트 데이타 신호를 출력하며, 상기 중앙처리장치로부터 코드값을 입력받아 출력하는 제2PAD ; 상기 제1PAD로부터 출력되는 하이 바이트 데이타 신호를 일시 기억한 후 출력하는 제1포트(port) ; 상기 제2PAD로부터 출력되는 로우 바이트 데이타 신호를 일시 기억한 후 출력하는 제2포트 : 상기 중앙처리장치로 입력 리셋신호를 처음부터 하이레벨로 계속 유지시켜 중앙처리장치의 입출력 하이 바이트 어드레스 신호를 차단하고 제1PAD의 하이 바이트 데이타 신호를 출력하는 제1논리수단 ; 상기 제1논리수단으로부터 하이 바이트 데이타 신호를 입력받고 상기 중앙처리장치로부터 로우 바이트 데이타 신호를 입력받아 선택 인에이블 신호 및 출력 인에이블 신호에 의해 해당 어드레스에 대하여 구해진 코드 값을 상기 중앙처리장치로 출력하는 ROM ; 상기 중앙처리장치로부터 출력되는 ROM 코드 데이타 신호를 입력받아 상기 제2포트를 거치지 않고 바로 데이타 출력신호를 경유하여 제2PAD에 원하는 코드 값이 출력되도록 하는 제2논리수단을 포함하여 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

먼저, 제1도는 본 발명에 따른 ROM 코드 검증 장치의 블럭도로서, 도면에서 1은 ROM 선택 인에이블 신호, 2는 ROM 출력 인에이블 신호, 3은 하이 바이트 어드레스 버스, 4는 로우 바이트 어드레스 버스, 5는 ROM 데이타 벗, 6 및 7은 제2PAD의 데이타 신호, 8은 입력 리셋신호, 9는 어드레스 스트로브 신호, 10은 하이 바이트 어드레스 신호, 11은 중앙처리장치의 내부 어드레스 버스, 12는 내부 데이타 버스, 13은 출력 인에이블 신호, 14는 프로그램 리드 스토우브 신호, 15는 제2PAD 데이타 출력 신호, 16은 제2PAD의 데이타 신호를 각각 나타내며, 입력 리셋신호(8)의 활동(active)신호에 의해 마이크로프로그램 제어장치 전체가 초기화되면 PAD(E, F)를 통하여 명령어를 받아 이것을 디코드(decode)하여 해당 명령을 수행하는 마이크로프로그램 제어장치의 중앙처리장치(B)와 응용 프로그램이 이진수 형태로 기억되어 있는 프로그램 제어장치에 내장된 내부 ROM(A)과 ; 프로그램 카운터 입·출력부인 제1 및 제2PAD(E, F)와 중앙처리장치(B) 사이에는 데이타의 일시 기억 역할을 하는 제1 및 제2포트(C, D)가 각각 형성되어 있다.

제1PAD(E)는 정상 동작일 때 중앙처리장치(B)내의 프로그램 카운터의 하이 바이트 출력값을 내보내고, 제2PAD(F)는 정상 동작일 때 명령어의 입력값을 받아들이고 프로그램 카운터의 로우 바이트 출력값을 내보내게 된다.

상기와 같이 구성된 본 발명의 ROM 코드 검증 장치에서는 입력 리셋신호(8)를 처음부터 하이레벨로 계속 유지시켜 중앙처리장치(B)의 입출력 하이 바이트 어드레스 신호(10)을 차단하고 제1PAD(E)의 데이타 신호(7)를 통해 입력된 하이 바이트를 ROM(A)의 하이 바이트 어드레스 버스(3)에 전달하도록 논리회로(G)가 형성되어 있으며, 한편, 로우 바이트는제2PAD(F)의 데이타 신호(16)에 의해 입력되어 제2포트(D)와 내부 데이타 버스(12)를 경유하여 중앙처리장치(B)의 내부 어드레스 버스(11)에 래치(latch)되어 ROM(A)의 로우 바이트 어드레스 버스(4)에 전달하게 된다.

이때, ROM 선택 인에이블 신호(1)가 ROM을 지정하여 ROM의 전체 어드레스 값이 결정된다.

그 다음 제2PAD(F)의 입력을 끊어 출력가능 상태로 만든다.

한편, ROM에서 해당 어드레스에 대하여 구해진 코드 값이 래치된 다음 ROM 출력 인에이블 신호(2)의 로우에 의해 ROM 데이타 버스 신호(5)를 거쳐 내부 데이타 버스(12)에 실린 다음 출력 인에이블 신호(13)를 통해 제2포트(D)를 거치지 않고 바로 데이타 출력 신호(15)를 경유하여 제2PAD(F)에 원하는 코드 값이 출력된다.

그리고, 어드레스 스트로브(strove) 신호(9)와 프로그램 리드(read) 스토우브 신호(14)는 두 방향 포트(port)인 입력 핀을 의미하며, 이들은 각각 ROM 선택 인에이블 신호(1) 및 ROM 출력 인에이블 신호(2)와 동기된다. 그리고, 제2도는 전체 동작에 대한 각 신호의 타이밍도를 나타내는 것으로, 어드레스 스트로브 신호(9)에 의해서 어드레스 하이 바이트와 어드레스 로우 바이트가 매취되고 출력 인에이블 신호(13)가 하이 값으로, 토글(toggle)함에 따라 원하는 롬의 데이타가 출력됨을 알 수 있다.

이상, 상기 설명과 같은 본 발명의 ROM 코드 검증 장치는 별도의 ROM 셀의 부가없이 기존의 중앙처리장치 구조에 간단한 회로를 추가하고 기존 PAD를 이용함으로써 효과적으로 ROM 셀의 동작확인 및 ROM코드를 검증하는 효과가 있다.

Claims (1)

1. 마이크로프로그램 제어장치의 롬(ROM) 코드 검증 장치에 있어서 ; 리셋신호(8), 어드레스 스트로우브 신호(9), 프로그램 리드(read) 스토우브 신호(14)를 각각 입력받고, 프로그램 카운터의 로우 바이트 데이타 신호(16)를 입력받아 내부 어드레스 버스(11)에 래치(latch)시킨 후 출력하며, 해당 어드레스에 대해 구해진 코드 값을 입력받아 출력하는 중앙처리장치(B) ; 정상 동작일 때 프로그램 카운터의하이 바이트 데이타 신호(7)를 출력하는 제1PAD(E) ; 정상 동작일 때 명령어의 입력값을 받아들이고 프로그램 카운터의 로우 바이트 데이타 신호(16)을 출력하며, 상기 중앙처리장치(B)로부터 코드값을 입력받아 출력하는 제2PAD(F) ; 상기 제1PAD(E)로부터 출력되는 하이 바이트 데이타 신호(7)를 일시 기억한 후 출력하는 제1포트(port), (C) ; 상기 제2PAD(F)로부터 출력되는 로우 바이트 데이타 신호(16)를 일시 기억한 후 출력하는 제2포트(D) ; 상기 중앙처리장치(B)로 입력 리셋신호(8)를 처음부터 하이레벨로 계속 유지시켜 중앙처리장치(B)의 입출력 하이 바이트 어드레스 신호(10)을 차단하고 제1PAD(E)의 하이 바이트 데이타 신호(7)를 출력하는 제1논리수단(G) ; 상기 제1논리수단(G)으로부터 하이 바이트 데이타 신호(7)를 입력받고 상기 중앙처리장치(B)로부터 로우 바이트 데이타 신호(16)를 입력받아 선택 인에이블 신호(1) 및 출력 인에이블 신호(2)에 의해 해당 어드레스에 대하여 구해진 코드 값을 상기 중앙처리장치(B)도 출력하는 ROM(A) ; 상기 중앙처리장치(B)로부터 출력되는 ROM 코드 데이타 신호를 입력받아 상기 제2포트(D)를 거치지 않고 바로 데이타 출력 신호(15)를 경유하여 제2PAD(F)에 원하는 코드 값이 출력되도록 하는 제2논리수단(H) ; 을 포함하여 이루어지는 것을 특징으로 하는 롬(ROM) 코드 검증 장치.