KR970003988A - 반도체 소자의 캐패시터 제조방법 - Google Patents

반도체 소자의 캐패시터 제조방법 Download PDF

Info

Publication number
KR970003988A
KR970003988A KR1019950018868A KR19950018868A KR970003988A KR 970003988 A KR970003988 A KR 970003988A KR 1019950018868 A KR1019950018868 A KR 1019950018868A KR 19950018868 A KR19950018868 A KR 19950018868A KR 970003988 A KR970003988 A KR 970003988A
Authority
KR
South Korea
Prior art keywords
conductive layer
etching
semiconductor device
forming
storage electrode
Prior art date
Application number
KR1019950018868A
Other languages
English (en)
Other versions
KR100190188B1 (ko
Inventor
이완기
박창서
임찬
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950018868A priority Critical patent/KR100190188B1/ko
Publication of KR970003988A publication Critical patent/KR970003988A/ko
Application granted granted Critical
Publication of KR100190188B1 publication Critical patent/KR100190188B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 하부 절연층이 형성된 반도체기판에 콘택홀을 형성하고 상기 반도체기판에 접속되는 도전층을 일정두께 형성한 다음, 상기 도전층 상부에 도핑되지 않은 반구형 다결정실리콘을 형성하고 상기 반구형 다결정실리콘을 마스크로하여 상기 도전층을 식각하여 언더컷을 형성한 다음, 저장전극마스크를 이용한 식각공정으로 상기 도전층과 반구형 다결정실리콘을 식각함으로써 표면적이 증가된 저장전극을 형성하고, 후공정에서 상기 저장전극의 표면에 유전체막과 플레이트전극을 순차적으로 형성함으로써 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성하여 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체 소자의 캐패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1D도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도.

Claims (3)

  1. 반도체기판 상부에 하부절연층을 형성하는 공정과, 캐패시터 콘택마스크를 식각공정으로 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성하는 공정과, 상기 콘택홀을 통하여 상기 예정된 부분에 접속되는 도전층을 일정두께 형성하는 공정과, 상기 도전층 상부에 도핑되지 않은 반구형 다결정실리콘을 형성하는 공정과, 상기 도전층을 일정두께 식각하여 언더컷을 형성하는 공정과, 저장전극마스크를 이용한 식각공정으로 상기 도전층과 도핑되지 않은 반구형 다결정실리콘을 식각함으로써 표면적이 증가된 저장전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
  2. 제1항에 있어서, 상기 도전층은 포스핀이 도핑된 다결정실리콘막인 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
  3. 제1항에 있어서, 상기 도전층 식각공정은 오존가스와 무수 HF 가스가 사용되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950018868A 1995-06-30 1995-06-30 반도체소자의 캐패시터 제조방법 KR100190188B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950018868A KR100190188B1 (ko) 1995-06-30 1995-06-30 반도체소자의 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018868A KR100190188B1 (ko) 1995-06-30 1995-06-30 반도체소자의 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR970003988A true KR970003988A (ko) 1997-01-29
KR100190188B1 KR100190188B1 (ko) 1999-06-01

Family

ID=19419292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018868A KR100190188B1 (ko) 1995-06-30 1995-06-30 반도체소자의 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR100190188B1 (ko)

Also Published As

Publication number Publication date
KR100190188B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
KR970063730A (ko) 강유전체 메로리 장치 및 그 제조 방법
KR970003988A (ko) 반도체 소자의 캐패시터 제조방법
KR970054549A (ko) 반도체 장치의 커패시터 제조방법
KR970003993A (ko) 반도체소자의 캐패시터 제조방법
KR970054114A (ko) 반도체소자의 저장전극 형성방법
KR970003991A (ko) 반도체소자의 캐패시터 제조방법
KR960026870A (ko) 반도체소자의 캐패시터 제조방법
KR960032747A (ko) 반도체 소자의 캐패시터 형성방법
KR970054136A (ko) 디램 셀 캐패시터 제조방법
KR960026659A (ko) 반도체소자의 캐패시터 제조방법
KR970053515A (ko) 반도체소자 제조방법
KR970013362A (ko) 반도체 장치의 커패시터 제조 방법
KR970003983A (ko) 반도체 소자의 캐패시터 형성방법
KR960026793A (ko) 반도체소자의 캐패시터 제조방법
KR970012988A (ko) 원통형 커패시터 제조방법
KR960043152A (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR960036058A (ko) 반도체 소자의 캐패시터 제조방법
KR960026164A (ko) 반도체소자의 저장전극 제조방법
KR960026647A (ko) 반도체소자의 캐패시터 제조방법
KR960026815A (ko) 반도체소자의 캐패시터 제조방법
KR970013348A (ko) 반도체장치의 커패시터 제조방법
KR970053985A (ko) 반도체 소자의 캐패시터 제조방법
KR970054151A (ko) 반도체 소자의 캐패시터 제조방법
KR950034730A (ko) 반도체 메모리 장치에서의 캐패시터 제조 방법
KR970054062A (ko) 반도체 장치의 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051219

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee