KR970003801B1 - 영상 디코더의 비-프레임(b-frame)처리장치와 비-프레임을 고려한 반화소 단위의 움직임 보상장치 - Google Patents

Abstract

없음

Description

영상 디코더의 비-프레임(B-FRAME)처리장치와 비-프레임을 고려한 반화소 단위의 움직임 보상장치

제1도는 본 발명의 제1실시예의 블록구성도.

제2도는 본 발명에 의한 반화소 움직임 보상처리 블록의 구성도.

제3도는 본 발명의 반화소 움직임 보상기의 블록 구성도.

제4도는 본 발명의 프레임 메모리 제어신호 및 입출력 영상 변환을 나타낸 도면.

제5도는 본 발명의 제2실시예의 블록 구성도.

제6도는 본 발명 제2실시예의 신호 타이밍도.

제7도는 본 발명의 제3실시예의 블록 구성도.

제8도는 본 발명 제3실시예의 신호 타이밍도.

*도면의 주요부분에 대한 부호의 설명*

1 : 디코더2 : 복원부

3 : 지연 및 순서 조정부4 : 동작 위치 전달부

5 : 움직임 정보 조절부6,7,29 : 리드 어드레스 발생기

8,30 : 라이트 어드레스 발생기9,10,17,18,31,32 : 멀티플렉서

11 ; 프레임 모드 정보부12,13,24,25 : 프레임 메모리

15,16 : 반화소 움직임 보상기19,20 : FIFO메모리

21 : 평균부22 : 지연 조정 및 선택부

23 : 가산기26 : 지연 조정부

27 : 슬라이스 버퍼28 : 영상 처리부

33 :클록 발생부34,36,38,41 : 지연기

35,37,39,40 : 가산기42,43,44 : 평균부

45,46 : 프레임 메모리47,48 : 멀티플렉서

49 : 라이트 어드레스 발생기50,51 : 리드 어드레스 발생기

52,53 : 양방향 래치54 : 평균부

55 : 멀티플렉서56 : 가산기

57 : FIFO메모리58 : 리드/라이트 콘트롤러

59 : 멀티플렉서60,61 : 프레임 메모리

62,63,65,66,75 : 멀티플렉서64 : 라이트 어드레스 발생기

67,69 : 움직임 리드 어드레스 발생기68,70 : 스캔 리드 어드레스 발생기

71,72 : 래치73 : 래치

74 : 가산기77 : 영상 출력 조절부

본 발명은 고선명 텔레비젼 수상기(HDTV)등의 영상 기기의 영상 디코더(DECODER)에서 I, P, B프레임을 만들어 주는 장치에 관한 것으로서, 특히 B프레임 처리를 위한 메모리 용량을 줄일 수 있고, B프레임을 고려하여 고화질 처리를 위한 반화소 단위의 영상 움직임 보상을 실행하는 장치에 관한 것으로서, 특히 MPEGⅡ알고리즘에서 제안하고 B-PICTURE(BI-DIRECTIONAL)를 고려하여 영상 신호의 움직임 보상을 반화소(HALF PIXEL)단위까지 보상함으로써 화질을 향상시키고 영상신호의 부호화율을 높일 수 있도록 한 영상 디코더의 B프레임 처리 장치에 관한 것이다.

종래의 영상 디코더에서 영상신호 움직임 보상장치는 움직임 벡터값이 전송된 현재의 프레임 메모리에서 그 운동향만큼 변위된 화소값을 위하여 최종적으로 IDCT(INVERSE DISCREETE TRANSFORM)변환된 값과 가산하여 실제의 영상 데이타를 복원하는 기술로서, 화소 단위의 움직임 보상만으로는 고화질을 확보하기가 미흡한 문제점이 있었다.

본 발명은 MPEGⅡ알고리즘에서 제안하고 있는 B-PICTURE를 고려하여 반화소 단위까지 영상신호의 움직임 보상을 실행함으로써, 보다 향상된 화질을 제공하고, 또한 영상신호의 부호화율을 높일 수 있도록 한 반화소 단위의 움직임 보상 장치를 제공함을 목적으로 한다.

또한 이러한 반화소 단위의 움직임 보상을 가능하게 하고, 영상 디코더의 B-프레임을 고려한 반화소 단위의 움직임 보상과, B프레임의 영상 처리를 소량의 메모리를 이용해서 실행할 수 있도록 한 영상 디코더의 B프레임 처리장치를 제공함을 목적으로 한다.

제1도는 상기의 목적을 달성하기 위한 본 발명의 구성을 나타내며, 제1도를 참조하면 본 발명의 반화소 단위의 움직임 보상 장치와, 이 장치를 포함하는 B프레임 처리기의 구성은, 엔코딩된 입력 영상신호를 가변장 부호로 디코드하는 디코더(VLD; VARIABLE LENGTH DECODER)(1)와, 상기 디코드(1)에서 출력된 영상신호를 역양자화 및 IDCT변환하는 복원부(2)의 출력 영상신호에 대한 IDCT와 움직임 보상 처리를 조정하는 지연 및 순서 조정부(3)와, 상기 디코더(1)에서 출력된 정보로부터 현재 처리 블록의 동작 위치를 출력하는 동작 위치 전달부(4)와, 상기 디코더(1)에서 출력된 정보로 부터 픽셀 단위의 움직임 정보를 출력하는 움직임 정보 조절부(5)와, 움직임 보상을 위한 프레임 메모리(12)(13)의 리드 어드레스를 발생하는 제1리드 어드레스 발생기(6) 및 제2리드 어드레스 발생기(7)와, 움직임 보상을 위한 프레임 메모리(12)(13)의 라이트 어드레스를 발생하는 제1라이트 어드레스 발생기(8)와, 상기 리드 및 라이트 어드레스를 선택적으로 출력하는 제1멀티플렉서(9) 및 제2멀티플렉서(10)와, 상기 디코더(1)에서 출력된 정보로부터 프레임 모드에 따라 상기 멀티플렉서(9)(10)의 리드 어드레스 선택 동작을 제어하는 프레임 모드 정보부(11)와, 상기 멀티플렉서(9)(10)에서 출력된 리드/ 라이트 어드레스 지정을 받아 각각 화소 단위의 움직임 보상이 이루어지는 제1프레임 메모리(12) 및 제2프레임 메모리(13)와, 상기 프레임 메모리(12)(13)의 출력과 반화소 움직임 보상기(15)(16)사이의 데이타 양방향 래치를 위한 래치부(14)와, 상기 래치부(14)를 통해 입력되는 영상신호에 대한 반화소 움직임 보상을 각각 수행하는 제1반화소 움직임 보상기(15) 및 제2반화소 움직임 보상기(16)와, 상기 움직임 정보 조절부(5)의 제어를 받아 상기 반화소 움직임 보상기(15)(16)의 출력을 각각 선택적으로 출력하는 제3멀티플렉서(17) 및 제4멀티플렉서(18)와 불필요한 인터포레이션값을 제거하고 메인 클록(CLK1)에 동기된 영상 데이타를 얻기 위해 상기 멀티플렉서(17)(18)의 출력 데이타를 저장하는 제1FIFO메모리(19) 및 제2FIFO메모리(20)와, 상기 제1FIFO메모리(19) 및 제2FIFO메모리(20)에서 출력된 신호의 평균을 실행하는 평균부(21)와, 상기 디코더(1)에서 출력된 정보에 따라 프레임 메모리(12)로 부터 보상된 신호, 또는 프레임 메모리(13)로부터 보상된 신호, 또는 평균부(21)에서 평균된 신호를 선택적으로 출력하는 지연 조정 및 선택부(22)와, 상기 지연 및 순서 조정부(3)의 출력과 상기 지연조정 및 선택부(22)의 출력을 가산하는 가산기(23)와, 영상 입력 순서와 표시 순서의 조정을 위해 상기 가산기(23)에서 출력된 영상신호를 저장하는 제3프레임 메모리(24) 및 제4프레임 메모리(25)와, 상기 프레임 메모리(24)(25)에서 출력된 영상신호의 지연시간 조정을 실행하는 지연 조정부(26)와, 상기 가산기(23)에서 출력된 영상신호를 프레임 메모리에 저장하지 않고 출력해주기 위한 슬라이스 버퍼(27와, 상기 지연 조정부(26)의 출력 또는 슬라이스 버퍼(27)의 출력 영상신호를 표시 처리하는 영상 처리부(VDP)(28)와, 상기 제3프레임 메모리(24) 및 제4프레임 메모리(25)의 리드 어드레스를 발생시키는 제3리드 어드레스 발생기(29)와, 상기 제3프레임 메모리(24) 및 제4프레임 메모리(25)의 라이트 어드레스를 발생시키는 제2라이트어드레스 발생기(30)와, 상기 제3리드 어드레스 발생기(29)의 출력을 선택적으로 제3프레임 메모리(24) 또는 제4프레임 메모리(25)에 공급하는 제5멀티플렉서(31)와, 상기 제2라이트 어드레스 발생기(30)의 출력을 선택적으로 제3프레임 메모리(24) 또는 제4프레임 메모리(25)에 공급하는 제6멀티플렉서(32)와, 상기 어드레스 발생기들의 동작을 위한 클록을 발생시키는 클록 발생기(33)로 구성되며, 이와같이 구성된 본 발명의 반화소 단위의 움직임 보상 장치에 의한 움직임 보상 동작과 B프레임 처리 동작은 다음과 같이 실행된다.

디코더(1)는 엔코딩된 영상신호를 디코드하여 출력하고, 영상 데이타는 복원부(2)에 공급하며, 이 영상 신호와 함께 입력되는 움직임 정보(MOTION VECTOR)와 움직임 보상 처리할 불록의 동작 위치 정보, 그리고 현재 프레임(I프레임, B프레임, P프레임)정보를 출력하여 각각 해당 블록에 공급한다.

복원부(2)는 입력된 영상 데이타를 역양자화하고, 또한 IDCT변환하여 화소 데이타로 복원하며, 인트라 크레임 모드가 아닌 P프레임 또는 B프레임일때는 움직임 만큼 전I 또는 P프레임에서 보상되며, 복원부(2)에서 출력된 화소 데이타는 지연 및 순서 조정부(3)에 입력되고, 이때 IDCT는 8*8픽셀 단위로 처리되고 움직임 보상은 16*16픽셀 단위로 처리되기 때문에 지연 및 순서 조정부(3)에서 이를 조정하여 가산기(23)에 공급해준다.

한편, 상기 디코더(1)에서 출력된 상기 정보로부터 동작 위치 전달부(4)는 현재 처리 블록의 위치 정보를 제1리드 어드레스 발생기(6)와 제2리드 어드레스 발생기(7)에 공급하며, 또한 움직임 정보 조절부(5)는 디코더(1)로부터 출력된 상기 정보로부터 픽셀 단위의 움직임 정보를 제1리드 어드레스 발생기(6)와 제2리드 어드레스 발생기(7)에 공급한다.

이때 B프레임 모드에서는 입력된 최근의 P 또는 I프레임 두군데서 움직임 보상이 이루어지기 때문에 제1프레임 메모리(12)와 제2프레임 메모리(13)를 동시에 읽어낼 수 있도록 각각의 리드 어드레스 발생기(6)(7)가 제공되며, 리드 어드레스 발생기(6)(7)는 클록 발생기(33)에서 입력되는 클록(CLK2)을 카운트하고, 상기 움직임 정보 조절부(5)에서 입력된 픽셀 단위 움직임 정보와 동작 위치 전달부(4)에서 입력된 현재 처리 블록의 위치를 연산하여 화소 단위의 움직임 보상 리드 어드레스를 발생시킨다.

이때 클록(CLK2)은, CLK2=CLK1*{(17*17)/(16*16)}의 클록이다.

제1리드 어드레스 발생기(6)와 제2리드 어드레스 발생기(7)에서 출력된 리드 어드레스는 프레임 모드 정보부(11)에서 제1멀티플렉서(9)와 제2멀티플렉서(10)를 제어하여 B프레임 모드인 경우는 두개의 프레임 메모리(12)(13)에 각각 움직임 보상용 리드 어드레스 발생기(6)(7)의 리드 어드레스를 공급하고, I 또는 P프레임 모드인 경우에는 순서에 따라 리드 어드레스 발생기(7)(8)의 리드 어드레스와 라이트 어드레스 발생기(8)의 라이트 어드레스를 선택하여 프레임 메모리(12)(13)에 공급한다.

제1라이트 어드레스 발생기(8)는 클록 발생기(33)에서 제공되는 메인 클록(CLK1)을 카운트하여 프레임 메모리(12)(13)의 라이트 어드레스를 발생시킨다.

이와같이 리드/라이트 어드레스에 의해 화소 단위까지 움직임 보상되어 제1프레임 메모리(12) 및 제2프레임 메모리(13)에서 읽혀진 영상 데이타는 동일한 경로로 리드/라이트할 수 있는 래치부(BI-DIRECTIONAL LATCH)(14)를 통해 반화소 움직임 보상기(15)(16)에 입력된다.

제1 및 제2반화소 움직임 보상기(15)(16)는 입력된 영상 데이타에 대하여 반화고 단위로 움직임 추정을 한 후, 반화소 단위의 움직임을 보상하게 되며, 이러한 단위의 움직임 보상 동작은 다음과같이 실행된다.

먼저, 제2도에서 보는 바와같이 MPEGⅡ알고리즘에서 반화소 단위의 움직임 보상 처리는 반화소 단위의 움직임 보상 처리 블록(17*17픽셀)에서, 반화소 단위로 움직임 추정을 한 후, 소수점 이하의 값을 갖는 경우에는 -방향의 정수값으로 수렴시킴으로써, 반화소 단위로 움직임 보상시는 -X, -Y방향은 고려하지 않고, +X, +Y방향으로만 고려함으로써 구현된다.

즉, 제2도에서 X로 표기된 부분이 반화소점이고, 0으로 표기된 부분이 화소점이며,,,로 표기된 부분은 경계면에 의한 불필요 인터포레이션(INTERPORTATION)값이고,로 표기된 부분은 16*16의 경계면에서 인터포레이션을 위한 처리 블록(16*16)의 우측 및 밑쪽의 데이타를 나타낸다.

이러한 반화소 단위의 움직임 보상 처리 블록에서 움직임 보상을 실행하는 반화소 움직임 보상기를 제3도에 나타내었다.

제3도를 참조하면, 반화소 단위의 움직임 보상기는, 프레임 메모리에서 출력된 움직임 보상할 위치의 화소 데이타(A)를 1샘플 클록 지연시키는 제1지연기(34)와, 상기 제1지연기(34)에서 지연된 화소 데이타(B)와 상기 화소 데이타(A)를 가산하는 제1가산기(35)와, 상기 제1지연기(34)에서 지연된 화소 데이타(B)를 16샘플 클록 지연시키는 제2지연기(36)와, 상기 제2지연기(36)에서 지연된 화소 데이타(C)와 상기 화소 데이타(A)를 가산하는 제2가산기(37)와, 상기 제2지연기(36)에서 지연된 화소 데이타(C)를 1샘플 클록 지연시키는 제3지연기(38)와, 상기 제3지연기(38)에서 지연된 화소 데이타(D)와 상기 화소 데이타(C)를 가산하는 제3가산기(39)와, 상기 제3가산기(39)의 출력 화소 데이타와 상기 제1가산기(35)의 출력 화소 데이타를 가산하는 제4가산기(40)와, 상기 화소 데이타(A)를 24샘플 클록 지연시켜 출력(A)하는 제4지연기(41)와, 상기 제1가산기(35)의 출력 화소 데이타를 평균하는 제1평균부(42)와, 상기 제2가산기(37)의 출력 화소 데이타를 평균하는 제2평균부(43)와, 상기 제4가산기(40)의 출력 화소 데이타를 평균하는 제3평균부(44)로 구성된다.

이와같이 구성된 반화소 단위의 움직임 보상기의 동작은 다음과같이 실행된다.

먼저, 상기 제2도에서 프레임 메모리로부터 출력되는 움직임 보상할 위치의 화소 데이타(A)에 대하여 제4지연기(34)는 24샘플 클록 지연시켜 입력 화소값(A)을 그대로 출력하고, 제1가산기(34)는 화소 데이타(A)를 1샘플 클록 지연시켜 화소 데이타(B)를 구하며, 이 화소 데이타(B)는 제1가산기(35)에서 상기 화소 데이타(A)와 가산(A+B)되고 제1평균부(42)에서 평균되어 (A+B)/2값이 출력되며, 제2지연기(26)는 화소 데이타(B)를 16샘플 클록 지연시켜 화소 데이타(C)를 구하고, 이 화소 데이타(C)는 제2가산기(37)에서 상기 화소 데이타(A)와 가산(A+C)되고 제2평균부(43)에서 평균되어 (A+C)/2값이 출력된다.

그리고, 제3지연기(38)는 화소데이타(C)를 1샘플 클록 지연시켜 화소 데이타(D)를 구하고, 이 화소 데이타(D)는 제3가산기(39)에서 가산(C+D)되고, 가산된 값은 다시 제4가산기(40)에서 상기 제1가산기(35)의 출력(A+B)과 가산(A+B+C+D)되어 제3평균부(44)에서 평균된 (A+B+C+D)/4값이 출력된다.

이러한 화소 데이타의 움직임 보상 결과는 제1도에서 제3멀티플렉서(17)와 제4멀티플렉서(18)에서 움직임 정보 조절부(5)의 제어를 받아 선택적으로 출력되어 FIFO메모리(19)(20)에 공급된다.

즉, 멀티플렉서(17)(18)는 움직임 정보 조절부(5)의 제어를 받아 제2도에서 보는 바와 같이 반화소 움직임이 없는 경우는 화소 데이타(A)를 출력하고, X방향으로만 반화소 움직임이 있는 경우는 (A+B)2값을 출력하고, Y방향으로만 반화소 움직임이 있는 경우는 (A+C)/2값을 출력하고, X,Y방향으로 반화소 움직임이 있는 경우는 (A+B+C+D)/4값을 선택함으로써 반화소 단위의 움직임 보상이 이루어지게 되는 것이다.

17*17픽셀의 처리 블록에서 이러한 인터포레이션 동작을 실시간으로 실행하기 위해서 상기한 바와 같이 프레임 메모리(12)(13) 리드시부터 CLK1*{(17*17)/(16*16)}=CLK2의 클록으로 동작시키는 것이며, 불필요한 인터포레이션 값을 제거한 후 메인 클록(CLK1)에 동기된 영상 데이타를 얻기 위해서 제1FIFO메모리(19)와 제2FIFO메모리(20)를 사용한다.

즉, FIFO메모리(19)(20)는 상기한 바와같이 멀티플렉서(17)(18)에서 선택된 화소 데이타를 클록(CLK2)에 의해 저장하고, 메인 클록(CLK1)에 의해 리드하여 출력하므로써 메인 클록에 동기된 영상 데이타를 출력하며, 이 출력된 데이타는 지연 조정 및 선택부(22)에 입력됨과 함께 평균부(21)에도 입력되어 평균값이 구해진다.

지연 조정 및 선택부(22)는 디코더(1)에서 제공되는 정보에 따라 B-PICTURE에 대한 제1프레임 메모리(12)에서 움직임 보상된 신호 또는 제2프레임 메모리(13)에서 움직임 보상된 신호, 또는 평균부(21)에서 평균한 신호를 선택하여 가산기(23)에 공급한다.

가산기(23)는 지연 및 순서 조정부(3)에서 출력된 역양자화 및 IDCT변환된 영상 신호와 지연 조정 및 선택부(22)에서 출력된 움직임 보상된 영상 신호를 가산하여 출력한다. I프레임을 제외한 P 또는 B프레임 모드에서는 가산기(23)를 통해 완전한 복원 영상이 구성되고, 표시를 위한 VDP단위로 이동되며, 이때 입력되는 순서와 서로 다르므로 이를 다음과 같이 조정하여 출력하게 된다.

즉, 제4도에 나타낸 바와같이 I프레임이 입력되면 복원부(2)에서 역양자화 및 IDCT처리되어 제1프레임 메모리(12)와 제3프레임 메모리(24)에 저장되고, 다음 첫번째 P프레임(P1)이 입력되면 제1프레임 메모리(12)에서 움직임 보상된 값(지연 조정 및 선택부(22)의 출력)과 가산기(23)에서 가산된 후 제2프레임 메모리(13)와 제4프레임 메모리(25)에 저장되며, 이와 동시에 제3프레임 메모리(24)에 저장되어 있던 I프레임 데이타가 리드되어 지연 조정부(26)를 거쳐 지연 시간 보상된 후 영상 처리부(VDP)(28)로 공급된다.

다음, 첫번째 B프레임(B1)이 입력되면 제1프레임 메모리(13)에서 움직임 보상된 값(지연 조정 및 선택부(22)의 출력)과 역 양자화 및 IDCT변환된 영상 신호가 가산기(23)에서 가산된 후, 프레임 메모리에 저장하지 않고 슬라이스 버퍼(27)를 통해 직접 영상처리부(28)로 공급한다.

이후의 B프레임(B2)도 같은 방법으로 영상 처리부(28)에 공급된다.

한편, 두번째 P프레임(P2)이 입력되면 제2프레임 메모리(13)에서 움직임 보상된 값(지연 조정 및 선택부(22)의 출력)과 역양자화 및 IDCT변환된 복원 영상 데이타가 가산기(23)에서 가산된 후, 제1프레임 메모리(12)와 제3프레임 메모리(24)에 저장되며, 이와 동시에 제4프레임 메모리(25)에 저장되어 있던 첫번째 P프레임(P1)의 데이타가 리드되어 영상 처리부(28)에 공급됨으로서 표시되는 영상의 순서를 변환시켜 주게 되며, 이후의 프레임에 대해서도 같은 방법으로 입력 영상순서와 표시되는 순서를 조정해 주게 되는 것이다.

이때 제3프레임 메모리(24)와 제4프레임 메모리(25)는 제5멀티플렉서(31)와 제6멀티플렉서(32)로부터 선택적으로 공급되는 제3리드 어드레스 발생기(29)의 리드 어드레스 및 제2라이트 어드레스 발생기(30)의 라이트 어드레스에 의해 상기한 바와같이 영상 데이타의 리드, 라이트가 이루어진다.

그리고, 제3리드 어드레스 발생기(29)는 클록발생기(33)에서 공급되는 메인 클록(CLK1)을 카운트하여 프레임 메모리(24)(25)의 리드 어드레스를 발생시키며, 제2라이트 어드레스 발생기(30)는 클록 발생기(33)에서 공급되는 메인 클록(CLK1)을 카운트하여 프레임 메모리(24)(25)의 라이트 어드레스를 발생시킨다.

이러한 각 프레임 메모리들의 리드/라이트 타이밍은 상기한 제4도에 나타낸 바와같이, 입력 영상의 순서 I, P1, B1, B2, P2, B3, B4, P3, B5, B6, P4...에 대하여, 상기한 제1프레임(12)는 제1리드 어드레스 발생기(6)의 리드 어드레스를 제1멀티플렉서(9)에서 제1라이트 어드레스 발생기(8)의 라이트 어드레스와 선택적으로 공급해 주므로서, I프레임 라이트I(WI), I프레임 리드(RI), RI, RI, P2프레임 라이트(WP2), P2프레임 리드(RP2), RP2, RP2, RP2, RP2, P4프레임 라이트(WP4)...의 리드/라이트 타이밍을 갖고, 제2프레임 메모리(13)는 P1프레임 라이트(WP1), P1프레임 리드(RP1), RP1, RP1, RP1, RP1, P3프레임 라이트(WP3), P3프레임 리드(RP3), RP3, RP3...의 리드/라이트 타이밍을 갖고 영상 데이타를 저장 및 출력하게 된다.

그리고, 제3프레임 메모리(24)는 I프레임 라이트(WI)로부터 리드(R1), WP2, RP2, WP4의 리드/라이트 타이밍을 갖고, 제4프레임 메모리(25)는 P1프레임 라이트(WP1)로부터 RP1, WP3, RP3의 리드/라이트 타이밍을 갖고 영상 데이타를 저장 및 출력하게 된다.

그러므로 상기 제4도의 타이밍도에서 보는 바와같이 출력 영상의 순서는 프레임 메모리(24)의 I프레임 리드(RI) 출력(I), 입력 영상(B1)의 직접 출력(슬라이스 버퍼(27), B2, 프레임 메모리(25)의 P프레임 첫번째 리드(RP1) 출력(P1), 입력영상(B3)의 직접 출력, B4, 프레임 메모리(24)의 P프레임 두번째 리드(RP2) 출력(P2), 입력 영상(B5)의 직접 출력, B6, 프레임 메모리(25)의 P프레임 세번째 리드(RP3) 출력 (P3)...의 순서로 되는 것이다.

이상에서 설명한 바와같이 본 발명의 B프레임 처리기와 반화소 단위의 움직임 보상 장치는 MPEGⅡ에서 제안하고 있는 B-PICTURE를 고려한 반화소 단위의 움직임 보상 장치를 구현함으로써 HDTV의 화질을 향상시키고, 부호화율을 높일 수 있으며반화소 단위의 움직임 보상시에 메인 클록(CLK1)보다 소정값 빠른 속도의 클록(CLK2)을 사용하고 FIFO메모리를 이용해서 보상함으로써 설계를 간소화, 최적화한 것이다.

상기한 본 발명 제1실시예의 B프레임 처리 장치는 다수의 프레임 메모리(12,13,24,25)를 사용하므로 메모리 용량의 증가가 초래된다.

따라서 본 발명 제2실시예는 상기한 제1실시예에서 필요로하는 프레임 메모리의 수를 줄일 수 있도록 한 B프레임 처리장치를 제공한다.

도면 제5도는 본 발명 제2실시예의 블록 구성도이다.

제5도를 참조하면, 본 발명의 B프레임 처리장치는, 프레임 영상이 저장되는 제1프레임 메모리(45) 및 제2프레임 메모리(46)와, 상기 프레임 메모리(45)(46)의 리드/라이트 어드레스를 공급하는 제1멀티플렉서(47) 및 제2멀티플렉서(48)와, 상기 프레임 메모리의 라이트 어드레스를 발생시켜 상기 멀티플렉서(47)(48)에 공급하는 라이트 어드레스 발생기(49)와, 움직임 정보를 입력으로 하여 상기 프레임 메모리(45)의 리드 어드레스를 발생시켜 제1멀티플렉서(47)에 공급하는 제1리드 어드레스 발생기(50)와, 움직임 정보를 입력으로 하여 상기 프레임 메모리(46)의 리드 어드레스를 발생시켜 제2멀티플렉서(48)에 공굽하는 제2리드 어드레스 발생기(51)와, 상기 프레임 메모리(45)(46)에 가산기(56) 출력 영상 신호를 공급하거나 또는 프레임 메모리(45)(46)에서 리드되는 영상 신호를 각각 출력하는 양방향 래치(52)(53)와, 상기 래치(52)(53)에서 출력된 영상 신호를 평균처리하는 평균부(54)와, 상기 래치(52 또는 53)에서 출력된 영상 신호나 평균부(54)에서 평균된 영상신호를 선택하여 출력하는 멀티플렉서(55)와, 상기 멀티플렉서(55)의 출력 영상신호를 IDCT영상신호와 가산하는 가산기(56)와, 상기 가산된 영상신호가 리드/라이트 되는 FIFO메모리(57)와, 상기 FIFO메모리(57)의 리드/라이트 제어를 실행하는 리드/라이트 콘트롤러(58)와, 상기 가산기(56)에서 출력된 영상 신호 또는 FIFO메모리(57)에서 출력된 영상신호를 프레임 모드에 적절하게 선택하여 출력하는 멀티플렉서(59)로 구성된다.

상기한 바와같이 구성된 본 발명 제2실시예의 B프레임 처리 동작을 설명하면 다음과 같다.

전단의 엔코더에서 부호화되어 입력되는 프레임 순서는 도면 제6도에 나타낸 바와같이, I, P, B, B , P,...의 순서이다.

먼저, I프레임이 입력되면 입력된 I프레임의 영상신호는 가산기(56)를 통해 양방향 래치(52)를 거쳐 제1프레임 메모리(45)에 저장된다.

제1프레임 메모리(45)의 라이트 어드레스는 라이트 어드레스 발생기(49)에서 발생되어 제1멀티플렉서(47)를 통해 제공된다.

이때 데이타 버스는 프레임 주기로 양방향 래치(52)(53)를 교대로 통과하여 각각 프레임 메모리(45)(46)에 저장되며 프레임 메모리(46)의 라이트 어드레스는 제2멀티플렉서(48)를 통해 제공되는 라이트 어드레스 발생기(49)의 어드레스에 따른다.

한편, I프레임의 영상 신호는 FIFO메모리(57)에도 리드/라이트 콘트롤러(58)의 제어를 받아 저장되며, FIFO메모리(57)는 1프레임 지연을 위해 I프레임분의 용량을 갖는다.

다음에 P1프레임이 입력되면 제1프레임 메모리(45)에서는 기 저장된 I프레임 영상 신호가 읽혀져서 양방향 래치(52)를 통해 멀티플렉서(55)를 거쳐 가산기(56)로 입력되어 P1프레임 영상 신호와 가산되고, 이 가산된 영상 신호는 다시 양방향 래치(53)를 통해 제2프레임 메모리(46)에 저장된다.

제1프레임 메모리(45)의 리드 어드레스는 제1리드 어드레스 발생기(50)가 움직임 정보를 이용해서 발생한 어드레스이며 제1멀티플렉서(47)에서 선택되어 제공된다.

그리고, 이때 FIFO메모리(57)는 리드/라이트 콘트롤러(58)의 제어를 받아 이전의 I프레임을 읽기 시작하고, 또한 동시에 가산기(56)에서 출력된 P1영상 데이타를 저장하며, 출력된 이전의 I프레임 영상 신호는 멀티플렉서(59)를 통해 영상 처리부로 출력된다.

멀티 플렉서(59)는 프레임 모드에 따라 가산기(56)의 출력 영상신호 또는 FIFO메모리(57)의 출력 영상신호를 선택하여 영상 처리부에 공급한다.

FIFO메모리(57)는 동시에 리드/라이트가 가능하므로 상기한 바와같이 P1프레임 영상 저장과 I프레임 영상 출력이 동시에 수행 가능하다.

이후에 B1프레임이 입력되면 프레임 메모리(45)(46)는 라이트 동작을 중지하고, 각각 리드 어드레스 발생기(50)(51)에서 멀티플렉서(47)(48)를 통해 제공되는 리드 어드레스에 따라 영상 데이타 리드 동작만 수행한다.

그시고 이때 움직임 정보를 입력으로 하는 리드 어드레스 발생기(50)(51)의 리드 어드레스를 이용해서 리드된 영상 데이타는 양방향 버퍼(52)(53)를 통해 출력되고, 이 출력된 영상 신호는 평균부(54)에서 평균 처리되며, 멀티플렉서(55)가 이 영상 신호를 선택하여 가산기(56)에 공급하게 된다.(움직임 보상된 영상 출력)

즉, B프레임은 이전 프레임과 이후 프레임 중에서 하나를 선택하거나 또는 두 프레임이 평균을 선택하여 만들어질 수 있으므로 이를 멀티플렉서(55)를 통해 결정하는 것이다.

이때 FIFO메모리(57)는 리드/라이트를 모두 수행하지 않고 이전에 기록된 P1프레임 영상 신호를 갖고 있으며, 이후의 B2프레임도 동일하게 이루어진다.

다시 P2프레임이 입력되면 상기한 I,P1프레임 입력의 경우와 동일한 순서로 신호 처리되어 결국 제6도에 나타낸 바와같이 각 프레임 모드에 따라 멀티플렉서(59)에서 출력되는 영상 신호의 순서는 표시가 가능한 I,B,B,P의 순서가 되는 것이다.

이러한 본 발명 제2실시예에서 양방향 래치(52)(53)와 멀티플렉서(55)사이에 상기 제1실시예에서의 반화소 단위의 움직임 보상 장치, 즉, 반화소 움직임 보상기(15)(16), 멀티플렉서(17)(18), FIFO메모리(19)(20)를 구비하면 반화소 보상 처리도 가능하고, B프레임을 고려한 반화소 움직임 보상된 영상 신호의 B프레임 처리기가 구현된다.

제2실시예에서의 이러한 반화소 단위의 움직임 보상 장치의 구현은 상기한 제1실시예에서와 동일한 구성요소이고, 또한 제1실시예에서와 동일한 동작을 수행하므로 중복되는 설명은 생략된다.

그리고, 상기한 각 멀티플렉서(47)(48)(55)들의 선택 제어는 제1실시예에서와 동일한 제어 신호에 의해서 수행된다.

제7도는 상기 제2실시예에서의 FIFO메모리(57) 사용을 배제하고 2개의 프레임 메모리를 이용해서 B프레임 영상을 처리하는 본 발명 제3실시예의 블록 구성도이다.

즉, 본 발명 제3실시예의 B프레임 처리장치는 프레임 영상 신호가 리드/라이트되는 제1프레임 메모리(60) 및 제2프레임 메모리(61)와, 상기 각 프레임 메모리(60)(61)의 리드/라이트 어드레스를 선택적으로 공급하는 제1멀티플렉서(62) 및 제2멀티플렉서(63)와, 상기 프레임 메모리의 라이트 어드레스를 발생시켜 멀티플렉서(62)(63)에 공급하는 라이트 어드레스 발생기(64)와, 움직임 리드 어드레스와 스캔 어드레스를 각각 선택하여 상기 멀티플렉서(62)(63)에 공급하는 제3멀티플렉서(65) 및 제4멀티플렉서(66)와, 움직임 정보 및 2CLK을 입력으로 하여 상기 제1프레임 메모리(60)의 움직임 리드 어드레스를 발생시켜 상기 제3멀티플렉서(65)에 공급하는 제1움직임 리드 어드레스 발생기(67)와, 2CLK를 입력으로 하여 상기 제1프레임 메모리(60)의 스캔 리드 어드레스를 발생시켜 제3멀티플렉서(65)에 공급하는 제1스캔 리드 어드레스 발생기(68)와, 움직임 정보 및 2CLK를 입력으로 하여 상기 제2프레임 메모리(61)의 움직임 리드 어드레스를 발생시켜 상기 제4멀티플렉서(66)에 공급하는 제2움직임 리드 어드레스 발생기(69)와, 2CLK를 입력으로 하여 상기 제2프레임 메모리(61)에 프레임 영상 신호를 각각 입력 또는 출력시키는 양방향 래치(71)(72)와, 상기 래치(71)(72)에서 출력된 영상신호를 클록(CLK)에 동기시켜 출력하는 래치(73)와, 상기 래치(73)에서 출력된 영상신호를 평균처리하는 평균부(73)와, 상기 래치에서 출력된 영상신호와 평균 처리된 영상신호를 선택하여 출력하는 멀티플렉서(75)와, 상기 멀티플렉서(75)에서 출력된 영상신호와 IDCT영상신호를 가산하는 가산기(76)와, 상기 가산기(76)에서 출력된 프레임 영상신호를 표시 순서에 맞게 조절하여 출력하는 영상 출력 조절부(77)로 구성된다.

그리고, 상기 영상 출력 조절부(77)는, 양방향 래치(71)(72)에서 출력되는 영상신호를 각각 클록(CLK)에 맞춰 출력하는 래치(78A)(78B)와, B프레임 신호에 따라 인에이블되어 상기 가산기(76)의 출력 영상신호를 스위칭하는 버퍼(79)와, 제1프레임 메모리(60)의 리드 인에이블 및 P프레임 신호에 따라서 인에이블되어 상기 래치(78A)의 출력을 스위칭하는 버퍼(80)와, 제2프레임 메모리(61)의 리드 인에이블 및 P프레임 신호에 따라서 인에이블되어 상기 래치(78B)의 출력을 수위칭하는 버퍼(81)와, P프레임 신호 및 제1프레임 메모리 리드 인에이블 신호를 논리곱하여 상기 버퍼(80)의 제어신호로 공급하는 앤드 게이트(82)와, P프레임 신호 및 제2프레임 메모리 리드 인에이블 신호를 논리곱하여 상기 버퍼(81)의 제어신호를 공급하는 앤드 게이트(83)로 구성된다.

상기한 바와같이 구성된 본 발명 제3실시예의 B프레임 영상 처리 장치의 동작은 다음과 같다.

제1프레임 메모리(60)와 제2프레임 메모리(61)의 구조와 리드 동작은 상기한 제2실시예에서의 프레임 메모리 구조와 리드 동작과 동일하게 이루어진다.

단지 프레임 메모리(60)(61)들의 리드 어드레스가 2배의 속도를 갖는 클록(2CLK)에 의해 2배 빠른 속도로 리드되는 것이 다르다.

즉, 움직임 정보와 2CLK를 입력으로 하여 제1움직임 리드 어드레스 발생기(67)에서 발생된 움직임 리드 어드레스와, 2CLK를 입력으로 하여 제1스캔 어드레스 발생기(68)에서 발생된 스캔 어드레스가 제3멀티플렉서(65)에서 선택되어 제1멀티플렉서(62)를 통해 제1프레임 메모리(60)에 공급되고, 한편으로는 제2움직임 리드 어드레스 발생기(69)도 움직임 정보와 2CLK를 입력으로 하여 움직임 리드 어드레스를 발생시키고, 제2스캔 어드레스 발생기(70)도 2CLK를 입력으로 하여 스캔 리드 어드레스를 발생시키며, 이 어드레스는 제4멀티플렉서(66)에서 선택적으로 제2멀티플렉서(63)를 통해 제2프레임 메모리(61)에 공급된다.

그리고, 제1프레임 메모리(60)와 제2프레임 메모리(61)의 라이트 어드레스 발생기(64)에서 발생되어 제1및 제2멀티플렉서(62)(63)에서 각각 상기한 리드 어드레스와 선택적으로 선택되어 공급된다.

따라서 제8도에 나타낸 바와같이 클록(CLK)과 2배의 클록(2CLK)에 따라 움직임 정보의 리드 타이밍과 스캔 영상의 리드 타이밍으로 1클록(CLK)이 구분되어 실행되며, 리드 클록이 2배 빠른 속도로 이루어지고, 이때 클록이 하이인 타이밍에서는 움직임 보상된 어드레스로 읽고, 로우인 타이밍에서는 출력 스캔 방향으로 읽기 때문에 2배 클록(2CLK)과 움직임 리드 및 스캔 리드 각각에 필요한 어드레스를 발생시키는 어드레스 발생기(67,68 및 69,70)를 사용한 것이다.

이와같이 반주기로 각각 읽혀진 움직임 보상 영상신호와 출력 스캔 영상 신호를 원래의 주기인 클록(CLK)주기로 변환시켜 주기 위해서 클록(CLK)으로 동작하는 래치(73)(78A,78B)프레임 메모리(71)(72)의 출력단에 각각 구비한 것이다.

이러한 리드/라이트 어드레스를 공급받아 제1프레임 메모리(60)와 제2프레임 메모리(61)는 프레임 영상신호가 상기한 제2실시예에서 처럼 도면 제6도와 같은 타이밍으로 저장 및 출력된다.

프레임 영상의 저장 경로는 가산기(76)에서 출력된 프레임 영상신호가 양방향 래치(71)(72)를 통해 프레임 메모리(60)(61)에 각각 공급되어 저장되고, 프레임 메모리(60)(61)에서 출력된 영상신호는 역시 양방향 래치(71)(72)를 통해 각각 출력되며, 출력된 프레임 영상신호는 래치(73)에 공급됨과 함께 각각 영상출력 조절부(77)의 래치(78A,78B)에도 공급된다.

그리고, 상기 래치(73)로 출력된 프레임 영상신호는 평균부(74)에서 평균처리되며, 멀티플렉서(75)에 의해 프레임 영상신호중 하나의 영상신호나 평균처리된 영상신호를 선택하여 출력하고, 이 영상신호는 가산기(76)에서 IDCT된 영상신호와 가산되어 출력된다.

가산기(76)에서 가산된 영상신호는 양방향 래치(71)(72)를 통해 각 프레임 메모리(60)(61)에 공급되고, 또한 영상 출력 조절부(77)의 버퍼(79)에도 입력된다.

한편, 상기한 바와 같이 프레임 메모리(60)(61)에는 I,P1 그리고 P2,P1과 같이 출력순서와는 무관하게 프레임 영상이 저장되므로 출력 조절부(77)에서 프레임 순서에 맞게 출력순서를 조절해 준다.

먼저 제1프레임 메모리(60)에서 리드 동작이 실행되어 출력으로 내보낼 경우에는 제6도의 타이밍도에 나타낸 바와같이, 입력이 P프레임이고 제1프레임 메모리(60)의 리드 인에이블 신호(RE1)가 있을 경우 애드 게이트(82)에서 두 신호를 논리곱하여 버퍼(80)를 인에이블 시켜준다.

버퍼(80)가 인에이블되면 래치(78A)에서 래치되어 출력되는 제1프레임 메모리(60)의 프레임 영상신호가 출력되어 영상처리부로 제공된다.

그리고, 제2프레임 메모리(61)에서 리드 동작이 실행되어 출력으로 내보낼 경우에는, 입력이 P프레임이고 제2프레임 메모리(61)의 리드 인에이블 신호 (RE2)가 있을 경우 앤드 게이트(83)에서 두 신호를 논리곱하여 버퍼(81)를 인에이블시켜 준다.

버퍼(81)가 인에이블되면 래치(78B)에서 래치되어 출력되는 제2프레임 메모리(61)의 프레임 영상신호가 출력되어 영상 처리부로 제공된다.

한편, B프레임의 경우에는 B프레임 신호에 의해 퍼버(79)가 인에이블되고, 퍼버(79)가 인에이블되면 가산기(76)의 출력 B프레임 영상신호가 출력되어 영상 처리부로 제공된다.

이러한 본 발명 제3실시예에서 양방향 래치(71)(72)와 래치(73)사이에 상기 제1실시예에서의 반화소 단위의 움직임 보상 장치, 즉 반화소 움직임 보상기(15)(16), 멀티플렉서(17)(18), FIFO메모리(19)(20)를 구비하면 반화소 단위의 움직임 보상 처리도 가능하고, B프레임을 고려한 반화소 움직임 보상된 영상신호의 B프레임 처리기가 구현된다.

제3실시예에서의 이러한 반화소 단위의 움직임 보상 장치의 구현은 상기한 제1실시예에서와 동일한 구성요소이고, 또한 제1실시예에서와 동일한 동작을 수행하므로 중복되는 설명은 생략한다.

그리고, 상기한 각 멀티플렉서(62)(63)(65)(66)(75)들의 선택제어는 제1실시예, 상기 제2실시예에서와 동일한 제어 신호에 의해서 수행된다.

이상에서 설명한 바와같이 본 발명에 의하면 2개의프레임 메모리와 FIFO메모리를 이용해서 B프레임 영상을 처리할 수 있고(제2실시예), 또한 FIFO메모리를 사용하지 않고 2개의 프레임 메모리를 사용하여 B프레임 영상을 처리할 수 있으므로(제3실시예), 메모리 용량의 감소와 이를 통한 원가절감, 회로구성의 간소화를 기할 수 있다.

그리고, 상기한 바와같이 B프레임 영상 처리를 실행함에 있어, 반화소 단위의 움직임 보상을 실행하고, 이를 통한 화질 향상을 확보할 수 있으며, 따라서 고선명 TV수상기의 품질향상을 기할 수 있는 등의 효과가 있다.

Claims (5)

1. 엔코딩된 입력 영상신호를 가변장 부호로 디코드하는 디코더(VLD; VARIABLE LENGTH DECODR)(1)와 상기 디코더(1)에서 출력된 영상 신호를 역양자화 및 IDCT변환하는 복원부(2)와, 상기 복원부(2)의 출력 영상신호에 대한 IDCT와 움직임 보상 처리를 조정하는 지연 및 순서 조정부(3)와, 상기 디코더(1)에서 출력된 정보로부터 현재 처리 블록의 동작 위치를 출력하는 동작 위치 전달부(4)와, 상기 디코더(1)에서 출력된 정보로부터 픽셀 단위의 움직임 정보를 출력하는 움직임 정보 조절부(5)와, 상기 디코더(1)에서 출력된 정보로부터 프레임 모드에 따라 프레임 모드 정보를 출력하는 프레임 모드 정보부(11)를 포함하는 영상 디코더에 있어서, 움직임 보상을 위한 프레임 메모리(12)(13)의 리드 어드레스를 발생하는 제1리드 어드레스 발생기(6) 및 제2리드 어드레스 발생기(7)와, 움직임 보상을 위한 프레임 메모리(12)(13)의 라이트 어드레스를 발생하는 제1라이트 어드레스 발생기(8)와, 상기 리드 및 라이트 어드레스를 선택적으로 출력하는 제1멀티플렉서(9) 및 제2멀티플렉서(10)와, 상기 멀티플렉서(9)(10)에서 출력된 리드/라이트 어드레스 지정을 받아 각각 화소 단위의 움직임 보상이 이루어지는 제1프레임 메모리(12) 및 제2프레임 메모리(13)와, 상기 프레임 메모리(12)(13)의 프레임 영상 저장과 출력을 위한 양방향 래치부(14)와, 상기 양방향 래치티부(14)에서 출력된 신호의 평균을 실행하는 평균부(21)와, 상기 디코더(1)에서 출력된 정보에 따라 프레임 메모리(12)로부터 보상된 신호, 또는 프레임 메모리(13)로부터 보상된 신호, 또는 평균부(21)에서 평균된 신호를 선택적으로 출력하는 지연 조정 및 선택부(22)와, 상기 IDCT 출력과 상기 지연 조정 및 선택부(22)의 출력을 가산하는 가산기(23)와, 영상 입력 순서와 표시 순서의 조정을 위해 상기 가산기(23)에서 출력된 영상 신호를 저장하는 제3프레임 메모리(24) 및 제4프레임 메모리(25)와, 상기 프레임 메모리(24)(25)에서 출력된 영상신호의 지연시간 조정을 실행하는 지연 조정부(26)와, 상기 가산기(23)에서 출력된 영상신호를 프레임 메모리에 저장하지 않고 출력해주기 위한 슬라이스 버퍼(27)와, 상기 제3프레임 메모리(24) 및 제4프레임 메모리(25)의 라이트 어드레스를 발생시키는 제2라이트 어드레스 발생기(30)와, 상기 제3라이트 어드레스 발생기(39)의 출력을 선택적으로 제3프레임 메모리(24) 또는 제4프레임 메모리(25)에 공급하는 제6멀티플렉서(32)로 구성된 것을 특징으로 하는 영상 디코더의 비-프레임(B-FRAME)처리 장치.
2. 엔코딩된 입력 영상신호를 가변장 부호로 디코드하는 디코더(VLD; VARIABLE LENGTH DECODR)(1)와, 상기 디코더(1)에서 출력된 영상 신호를 역양자화 및 IDCT변환하는 복원부(2)와, 상기 복원부(2)의 출력 영상 신호에 대한 IDCT와 움직임 보상 처리를 조정하는 지연 및 순서 조정부(3)와, 상기 디코더(1)에서 출력된 정보로부터 현재 처리 블록의 동작 위치를 출력하는 동작 위치 전달부(4)와, 상기 디코더(1)에서 출력된 정보로부터 픽셀 단위의 움직임 정보를 출력하는 움직임 정보 조절부(5)와, 상기 디코더(1)에서 출력된 정보로부터 프레임 모드에 따라 프레임 모드 정보를 출력하는 프레임 모드 정보부(11)를 포함하는 영상 디코더에 있어서, 프레임 영상이 저장되는 제1프레임 메모리(45) 및 제2프레임 메모리(46)와, 상기 각 프레임 메모리(45)(46)의 리드/라이트 어드레스를 공급하는 제1멀티플렉서(47) 및 제2멀티플렉서(48)와, 상기 프레임 메모리의 라이트 어드레스를 발생시켜 상기 멀티플렉서(47)(48)에 공급하는 라이트 어드레스 발생기(49)와, 움직임 정보를 입력으로 하여 상기 프레임 메모리(45)의 리드 어드레스를 발생시켜 제1멀티플렉서(47)에 공급하는 제1리드 어드레스 발생기(50)와 움직임 정보를 입력으로 하여 상기 프레임 메모리(46)의 리드 어드레스를 발생시켜 제2멀티플렉서(48)에 공급하느 제2리드 어드레스 발생기(51)와, 상기 프레임 메모리(45)(46)에 가산기(56) 출력 영상 신호를 공급하거나 또는 프레임 메모리(45)(46)에서 리드되는 영상신호를 각각 출력하는 양방향 래치(52)(53)와, 상기 래치(52 또는 53)에서 출력된 영상신호나 평균부(54)에서 평균된 영상신호를 선택하여 출력하는 멀티플렉서(55)와, 상기 멀티플렉서(55)의 출력 영상신호를 IDCT영상신호와 가산하는 가산기(56)와, 상기 가산된 영상신호가 리드/라이트 되는 FIFO메모리(57)와, 상기 FIFO메모리(57)의 리드/라이트 제어를 실행하는 리드/라이트 콘트룰러(58)와, 상기 가산기(56)에서 출력된 영상 신호 또는 FIFO메모리(57)에서 출력된 영상신호를 프레임 모드에 적절하게 선택하여 출력하는 멀티플렉서(59)로 구성된 것을 특징으로 하는 영상 디코더의 비-프레임(B-FRAME)처리 장치.
3. 엔코딩된 입력 영상신호를 가변장 부호로 디코드하는 디코더(VLD; VARIABLE LENGTH DECODR)(1)와, 상기 디코더(1)에서 출력된 영상 신호를 역양자화 및 IDCT변환하는 복원부(2)와, 상기 복원부(2)의 출력 영상신호에 대한 IDCT와 움직임 보상 처리를 조정하는 지연 및 순서 조정부(3)와, 상기 디코더(1)에서 출력된 정보로부터 현재 처리 블록의 동작 위치를 출력하는 동작 위치 전달부(4)와, 상기 디코더(1)에서 출력된 정보로부터 픽셀 단위의 움직임 정보를 출력하는 움직임 정보 조절부(5)와, 상기 디코더(1)에서 출력된 정보로부터 프레임 모드에 따라 프레임 모드 정보를 출력하는 프레임 모드 정보부(11)를 포함하는 영상 디코더에 있어서, 프레임 영상신호가 리드/라이트되는 제1프레임 메모리(60) 및 제2프레임 메모리(61)와, 상기 각 프레임 메모리(60)(61)의 리드/라이트 어드레스를 선택적으로 공급하는 제1멀티플렉서(62) 및 제2멀티플렉서(63)와, 상기 프레임 메모리의 라이트 어드레스를 발생시켜 멀티플렉서(62)(63)에 공급하는 라이트 어드레스 발생기(64)와 움직임 리드 어드레스와 스캔 리드 어드레스를 각각 선택하여 상기 멀티플렉서(62)(63)에 공급하는 제3멀티플렉서(65) 및 제4멀티플렉서(66)와, 움직임 정보 및 2CLK를 입력으로 하여 상기 제1프레임 메모리(60)의 움직임 리드 어드레스를 발생시켜 상기 제3멀티플렉서(65)에 공급하는 제1움직임 리드 어드레스 발생기(67)와, 2CLK를 입력으로 하여 상기 제1프레임 메모리(60)의 스캔 리드 어드레스를 발생시켜 제3멀티플렉서(65)에 공급하는 제1스캔 리드 어드레스 발생기(68)와, 움직임 정보 및 2CLK를 입력으로 하여 상기 제2프레임 메모리(61)의 움직임 리드 어드레스를 발생시켜 상기 제4멀티플렉서(66)에 공급하는 제2움직임 리드 어드레스 발생기(69)와, 2CLK를 입력으로 하여 상기 제2프레임 메모리(61)의 스캔 리드 어드레스를 발생시켜 제4멀티플렉서(66)에 공급하는 제2스캔 리드 어드레스 발생기(70)와, 상기 프레임 메모리(60)(61)에 프레임 영상신호를 각각 입력 또는 출력시키는 양방향 래치(71)(72)와, 상기 래치(71)(72)에서 출력된 영상신호를 클록(CLK)에 동기시켜 출력하는 래치(73)와, 상기 래치(73)에서 출력된 영상신호를 평균처리하는 평균부(73)와, 상기 래치(73)에서 출력된 영상신호와 평균 처리된 영상신호를 선택하여 출력하는 멀티플렉서(75)와, 상기 멀티플렉서(75)에서 출력된 영상신호와 IDCT영상신호를 가산하는 가산기(76)와, 상기 양방향 래치(71)(72)에서 출력되는 영상신호를 각각 클록(CLK)에 맞춰 출력하는 래치(78A)(78B)와, B프레임 신호에 따라 인에이블되어 상기 가산기(76)의 출력 영상신호를 스위칭하는 버퍼(79)와, 제1프레임 메모리(60)의 리드 인에이블 및 P프레임 신호에 따라서 인에이블되어 상기 래치(78A)의 출력을 스위칭하는 버퍼(80)와, 제2프레임 메모리(61)의 리드 인에이블 및 P프레임 신호에 따라서 인에이블되어 상기 래치(78B)의 출력을 스위칭하는 버퍼(81)와, P프레임 신호 및 제1프레임 메모리 리드 인에이블 신호를 논리곱하여 상기 버퍼(80)의 제어신호를 공급하는 앤드 게이트(82)와, P프레임 신호 및 제2프레임 메모리 리드 인에이블 신호를 논리곱하여 상기 버퍼(81)의 제어신호로 공급하는 앤드 게이트(83)로 구성된 것을 특징으로 하는 영상 디코더의 비-프레임(B-FRAME)처리 장치.
4. 영상 움직임 정보에 따라 각 프레임별로 프레임 영상신호가 교대로 리드/라이트되는 프레임 메모리와, 상기 프레임 메모리의 리드/라이트 어드레스를 발생시켜 공급하는 어드레스 발생기 및 멀티플렉서와, 상기 프레임 메모리에서 출력된 프레임 영상신호를 표시 순서에 맞게 조정하여 출력하는 출력순서 조정회로 등을 구비한 영상 디코더에 있어서, 프레임 메모리에서 출력된 움직임 보상할 위치의 화소 데이타(A)를 1샘플 클록 지연시키는 제1지연기(34)와, 상기 제1지연기(34)에서 지연된 화소 데이타(B)와 상기 화소 데이타(A)를 가산하는 제1가산기(35)와, 상기 제1지연기(34)에서 지연된 화소 데이타(B)를 16샘플 클록 지연시키는 제2지연기(36)와, 상기 제2지연기(36)에서 지연된 화소 데이타(C)와 상기 화소 데이타(A)를 가산하는 제2가산기(37)와, 상기 제2지연기(36)에서 지연된 화소 데이타(C)를 1샘플 클록 지연시키는 제3지연기(38)와, 상기 제3지연기(38)에서 지연된 화소 데이타(D)와 상기 화소 데이타(C)를 가산하는 제3가산기(39)와, 상기 제3가산기(39)의 출력 화소 데이타와 상기 제1가산기(35)의 출력화소 데이타를 가산하는 제4가산기(40)와, 상기 화소 데이타(A)를 24샘플 클록 지연시켜 출력(A)하는 제4지연기(41)와, 상기 제1가산기(35)의 출력 화소 데이타를 평균하는 제1평균부(42)와, 상기 제2가산기(37)의 출력 화소 데이타를 평균하는 제2평균부(43)와, 상기 제4가산기(40)의 출력 화소 데이타를 평균하는 제3평균부(44)로 구성된 것을 특징으로 하는 비-프레임을 고려한 반화소 단위의 움직임 보상 장치.
5. 제4항에 있어서, 상기 제4지연기(41)와 제1평균부(43)와 제2평균부(43)와 제3평균부(44)의 출력을 움직임 정보에 따라 각각 선택적으로 출력하는 멀티플렉서(17) 및 멀티플렉서(18)와, 불필요한 인터포레이션값을 제거하고 메인 클록(CLK1)에 동기된 영상 데이타를 얻기 위해 상기 멀티플렉서(17)(18)의 출력 데이타를 저장하는 제1FIFO메모리(19) 및 제2FIFO메모리(20)와, 상기 FIFO메모리(20)에서 출력된 신호의 평균을 실행하는 평균부와, 움직임 정보에 따라 각각의 프레임 메모리로부터 보상된 신호중에서 하나의 프레임 영상신호, 또는 평균부에서 평균된 신호를 선택적으로 출력하는 지연 조정 및 선택부와, 상기 IDCT 출력과 상기 지연 조정 및 선택부의 출력을 가산하는 가산기를 포함하는 것을 특징으로 하는 비-프레임을 고려한 반화소 단위의 움직임 보상 장치.