KR970003424B1 - Facsimile system - Google Patents

Facsimile system Download PDF

Info

Publication number
KR970003424B1
KR970003424B1 KR1019930020035A KR930020035A KR970003424B1 KR 970003424 B1 KR970003424 B1 KR 970003424B1 KR 1019930020035 A KR1019930020035 A KR 1019930020035A KR 930020035 A KR930020035 A KR 930020035A KR 970003424 B1 KR970003424 B1 KR 970003424B1
Authority
KR
South Korea
Prior art keywords
input
image
resolution
counter
clock
Prior art date
Application number
KR1019930020035A
Other languages
Korean (ko)
Other versions
KR950010491A (en
Inventor
이승환
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019930020035A priority Critical patent/KR970003424B1/en
Publication of KR950010491A publication Critical patent/KR950010491A/en
Application granted granted Critical
Publication of KR970003424B1 publication Critical patent/KR970003424B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits
    • H04N1/40068Modification of image resolution, i.e. determining the values of picture elements at new relative positions
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733Controllable logic circuits
    • H03K19/1737Controllable logic circuits using multiplexers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/04Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Editing Of Facsimile Originals (AREA)

Abstract

The resolution converter of facsimile is characterized by converting resolution by clock control inputted to an image scanner(10) and to an image processor(20) by comprising: the image scanner(10) reading image of a manuscript and converting it to an electrical signal; the image processor(20) outputting image data by processing the signal from the image scanner(10); a counter(30) dividing and outputting input clock(INCLK); and a multiplexor(40) which has the input clock(INCLK) of the counter(30) as one input and the one output of the counter(30) as another input, and outputs by selecting one of the inputs by a logic signal of a selection terminal(SL).

Description

팩시밀리 시스템의 해상도 변환장치Resolution Inverter for Fax Systems

제1도는 본 발명의 블록 구성도.1 is a block diagram of the present invention.

제2도는 제1도의 카운터의 입출력 타이밍도.2 is an input / output timing diagram of the counter of FIG.

제3도 (a)는 해상도 400DPI시의 유효비트수에 대한 타이밍도이고, (b)는 해상도 200DPI시의 유효비트수에 대한 타이밍도이다.FIG. 3A is a timing diagram for the number of valid bits at a resolution of 400 DPI, and (b) is a timing diagram for the number of valid bits at a resolution of 200 DPI.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 이미지 스캐너 20 : 이미지 프로세서10: image scanner 20: image processor

30 : 카운터 40 : 멀티플렉서30: counter 40: multiplexer

본 발명은 화상 데이터를 송수신하는 팩시밀리 시스템의 해상도 변한장치에 관한 것으로서, 더욱 상세하게는 G4 팩시밀리 시스템에 있어서 하드웨어적 구성으로 400DPI(Dot Per Inch)의 해상도를 200DPI의 해상도로 변환할 수 있도록 한 팩시밀리 시스템의 해상도 변환장치에 관한 것이다.The present invention relates to a device for changing a resolution of a facsimile system for transmitting and receiving image data, and more particularly, a facsimile system capable of converting a resolution of 400 DPI (Dot Per Inch) to a resolution of 200 DPI in a hardware configuration in a G4 facsimile system. It relates to a resolution converter of the system.

일반적으로 G4 팩시밀리 시스템에 있어서, 200DPI의 해상도는 400DPI의 해상도를 소프트웨어적 50% 축소하여 구현하였다. 그러나 이러한 축소기능은 칩 자체가 1번의 축소만 행할 수 있도록 제작되어 있기 때문에 400DPI의 해상도를 축소하여 200DPI의 해상도를 얻은 상태에서는 더 이상의 축소를 행할 수가 없었다.In general, in the G4 facsimile system, the resolution of 200DPI is achieved by reducing the resolution of 400DPI by 50% in software. However, this reduction function is designed so that the chip itself can only perform one reduction, so that the reduction of 400 DPI can not be done any more when the resolution of 200 DPI is obtained.

본 발명은 이러한 점을 감안하여 400DPI 해상도 구현시스템에서 하드웨어적 구성과 클럭조정으로 200DPI의 해상도를 구현할 수 있도록 한 팩시밀리 시스템의 해상도 변환장치를 제안함을 특징으로 한다.In view of the above, the present invention proposes a resolution converting apparatus of a facsimile system capable of realizing a resolution of 200 DPI using a hardware configuration and clock adjustment in a 400 DPI resolution system.

즉, 입력신호를 2분주 또는 4분주하여 출력하는 카운터와, 입력되는 신호들중에서 선택단자의 로직에 의해 하나를 선택하여 출력하는 멀티플렉서를 이용하여 화상을 독취하는 이미지 스캐너 및 이미지 스캐너로부터 데이터를 처리하는 이미지 프로세서에 입력되는 클럭의 조정으로 400DPI의 해상도 구현시스템에서 200DPI의 해상도를 구현할 수 있도록 한 것이다.That is, data is processed from an image scanner and an image scanner that read an image using a counter for dividing an input signal by two or four divisions and a multiplexer for selecting and outputting one of the input signals by logic of a selection terminal. By adjusting the clock input to the image processor, a resolution of 200 DPI can be realized in a 400 DPI resolution system.

이하, 본 발명의 일실시예를 첨부도면을 참조로 하여 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명의 블록 구성도로써, 원고의 화상을 독취하여 전기적 신호로 변환하는 이미지 스캐너(1)와, 상기 이미지 스캐너(10)로부터의 신호를 처리하여 화상 데이터를 출력하는 이미지 프로세서(20)를 구비한 팩시밀리 시스템에 입력클럭(INCLK)을 2분주 또는 4분주하여 출력하는 카운터(30)와, 상기 카운터(30)의 입력클럭(INCLK)을 일입력으로 하고 카운터(30)의 일출력을 다른 입력으로 하여 선택단자(SL)의 로직신호에 의해 입력중 하나를 선택하여 출력하는 멀티플렉서(40)를 더 구비하여 상기 이미지 스캐너(30) 및 이미지 프로세서(40)에 입력되는 클럭조정으로 해상도를 변환하도록 구성된다.1 is a block diagram of the present invention, an image scanner 1 for reading an image of a document and converting it into an electrical signal, and an image processor 20 for processing a signal from the image scanner 10 and outputting image data. The counter 30 which outputs the input clock INCLK by 2 or 4 divisions to the facsimile system equipped with the control panel, and the input clock INCLK of the counter 30 as one input and the one output of the counter 30 Is another input, and further includes a multiplexer 40 for selecting and outputting one of the inputs by the logic signal of the selection terminal SL, and adjusting the clock input to the image scanner 30 and the image processor 40. It is configured to convert.

그리고, 상기 이미지 프로세서(20)는 입력클럭을 4분주하여 내부처리 클럭으로 사용하도록 구성된다.The image processor 20 is configured to divide the input clock into four and use it as an internal processing clock.

상기와 같이 구성된 본 발명에서 우선, 입력클럭(INCLK:10MHz)을 카운터(30)에서 4분주 또는 2분주하면 상기 카운터(30)의 입력클럭(INCLK) 및 출력단자(OUT0), (OUT1)의 출력은 제2도의 타이밍도와 같이 되며, 멀티플렉서(40)의 선택단자(SL)에 입력되는 로직신호에 따라 상기 카운터(30)의 입력클럭(INCLK) 및 출력단자(OUT1)의 출력이 멀티플렉서(40)의 출력으로 선택되어 400DPI 또는 200DPI 해상도의 화상데이타가 얻어지게 된다.In the present invention configured as described above, if the input clock INCLK: 10MHz is divided into 4 or 2 minutes from the counter 30, the input clock INCLK and the output terminals OUT0 and OUT1 of the counter 30 are divided. The output is similar to the timing diagram of FIG. 2, and the output of the input clock INCLK and the output terminal OUT1 of the counter 30 is multiplexer 40 according to a logic signal input to the selection terminal SL of the multiplexer 40. ), And 400DPI or 200DPI resolution image data is obtained.

즉, 상기 멀티플렉서(40)의 선택단자(SL)에 로직 로우신호가 입력되면 멀티플렉서(40)의 두 입력중 입력단자(INO)의 입력이 출력단자(OUT)로 출력되도록 하여 400DPI의 화상데이타가 얻어지도록 하고, 멀티플렉서(40)의 선택단자(SL)에 하이신호가 입력되면 멀티플렉서(40)의 출력단자(OUT)로 입력단자(IN1)에 입력되는 클럭이 출력되도록 하여 200DPI의 화상데이타가 얻어지도록 한 것으로, 유저가 400DPI의 해상도를 얻기 위하여 해당키를 입력하면 멀티플렉서(40)위 선택단자(SL)에는 400DPI의 해상도에 부합되도록 로직 로우신호가 인가되며, 이에 따라 상기 멀티플렉서(40)는 입력단자(IN0)에 입력되는 클럭(상기 카운터(30)의 입력클럭)을 출력단자(OUT)로 출력한다.That is, when a logic low signal is input to the selection terminal SL of the multiplexer 40, the input of the input terminal INO of the two inputs of the multiplexer 40 is output to the output terminal OUT so that the image data of 400 DPI is obtained. When a high signal is inputted to the selection terminal SL of the multiplexer 40, the clock inputted to the input terminal IN1 is output to the output terminal OUT of the multiplexer 40 so that 200DPI image data is obtained. When the user inputs the corresponding key to obtain the resolution of 400 DPI, a logic low signal is applied to the selection terminal SL on the multiplexer 40 so as to match the resolution of 400 DPI, and thus the multiplexer 40 is input. The clock (input clock of the counter 30) input to the terminal IN0 is output to the output terminal OUT.

그리고 이미지 스캐너(10)의 입력단자(SCLK)에 입력되는 입력클럭으로써는 상기 카운터(30)의 출력단자(OUT0)의 출력이 사용되며, 이미지 프로세서(20)는 입력단자(CLK1)로 입력되는 클럭을 4분주하여 내부처리 클럭으로 사용하도록 되므로 상기 이미지 스캐너(10)에 입력되는 클럭과 이미지 프로세서(20)의 내부처리 클럭(CLK)은 동일하게 된다(제3도 (a)의 SCLK와 CLK).As the input clock inputted to the input terminal SCLK of the image scanner 10, the output of the output terminal OUT0 of the counter 30 is used, and the image processor 20 is input to the input terminal CLK1. Since the clock is divided into 4 parts and used as an internal processing clock, the clock inputted to the image scanner 10 and the internal processing clock CLK of the image processor 20 are the same (SCLK and CLK in FIG. 3A). ).

따라서 이미지 스캐너(10)가 독취한 화상을 1:1로 이미지 프로세서(20)가 처리하게 된다. 즉, 400DPI시의 유효 데이터 비트수는 D1, D2, D3……Dn까지의 데이터가 된다.Therefore, the image processor 20 processes the image read by the image scanner 10 1: 1. That is, the number of valid data bits at 400 DPI is D1, D2, D3... … It becomes data up to Dn.

한편, 유저가 200DPI 해상도를 얻기 위하여 해당키를 입력하면 유저가 상기 멀티플렉서(40)의 선택단자(SL)에는 200DPI의 해상도에 부합되도록 로직 하이신호가 인가되며, 이에 따라 상기 멀티플렉서(40)는 상기 카운터(30)의 출력단자(OUT1)로부터 입력단자(IN1)에 입력되는 클럭을 출력단자(OUT)로 출력한다.On the other hand, when the user inputs the corresponding key to obtain the 200DPI resolution, the user is applied a logic high signal to match the resolution of the 200DPI to the selection terminal SL of the multiplexer 40, so that the multiplexer 40 is The clock input from the output terminal OUT1 of the counter 30 to the input terminal IN1 is output to the output terminal OUT.

그리고 상기 이미지 스캐너(10)에 입력되는 클럭은 400DPI시와 동일하며, 이미지 프로세서(20)의 내부처리 클럭(CLK)은 입력단자(CLK1)를 통하여 입력되는 클럭의 1/2이므로(이미지 프로세서(20)에 입력되는 클럭이 카운터(30)에 입력되는 클럭을 2분주한 클럭인데, 상기 이미지 프로세서(20)는 입력클럭을 다시 4분주하여 사용하기 때문임.) 400DPI 해상도시의 클럭의 1/2로 처리하게 된다(제3도(b)의 SCK 및 CLK). 즉, 200DPI시의 유효데이터 비트수는 D1, D3, D5……Dn-1까지의 데이터가 된다.The clock inputted to the image scanner 10 is the same as that of 400 DPI, and the internal processing clock CLK of the image processor 20 is 1/2 of the clock inputted through the input terminal CLK1 (the image processor ( 20) is a clock divided into two clocks input to the counter 30, because the image processor 20 divides the input clock into four divisions again. 2 (SCK and CLK in FIG. 3 (b)). That is, the number of valid data bits at 200 DPI is D1, D3, D5... … Data up to Dn-1.

결국, 제3도(a)에 나타낸 바와 같은 400DPI시에 얻어지는 화상데이타에 비해 절반의 데이터만 얻어지게 되므로 200DPI의 해상도가 구현되는 것이다.As a result, since only half of the data is obtained compared to the image data obtained at 400 DPI as shown in FIG. 3A, a resolution of 200 DPI is realized.

이상에서 살펴본 바와 같이 본 발명은 소프트웨어적으로 해상도 변환을 행하는 것이 아니라 입력신호를 2분주 또는 4분주하여 출력하는 카운터와, 입력되는 신호들중에서 선택단자의 로직에 의해 하나를 선택하여 출력하는 멀티플렉서를 이용하여 하드웨어적 구성에 의해 두가지 클럭을 선택적으로 사용함으로써 400DPI의 해상도를 구현하는 팩시밀리 시스템에서 하드웨어적으로 200DPI의 해상도 구현이 가능케되므로 소프트웨어적으로 축소를 행할 경우에 비해 훨씬 빠르게 화상처리를 행할 수 있게 된다. 또한, 200DPI 해상도에서의 화상데이터 처리도 400DPI 해상도에서의 화상데이터 처리와 동일한 방법으로 행해지므로 200DPI의 해상도에서도 400DPI의 해상처럼 축소기능을 가질 수 있게 된다.As described above, the present invention does not perform resolution conversion by software, but a counter for dividing or dividing an input signal into two or four divisions, and a multiplexer for selecting and outputting one by the logic of a selection terminal among the input signals. By using two clocks selectively by hardware configuration, it is possible to realize resolution of 200DPI in hardware in facsimile system that realizes 400DPI resolution, so that image processing can be performed much faster than in case of software reduction. do. In addition, since image data processing at 200 DPI resolution is also performed in the same manner as image data processing at 400 DPI resolution, it is possible to have a reduction function even at a resolution of 400 DPI at 200 DPI resolution.

Claims (1)

원고의 화상을 독취하여 전기적 신호로 변환하는 이미지 스캐너(30)와, 상기 이미지 스캐너(30)로 부터의 신호를 처리하여 화상 데이터를 출력하는 이미지 프로세서(40)를 구비한 팩시밀리 시스템의 해상도 변환장치에 있어서, 입력클럭(INCLK)을 2분주 또는 4분주하여 출력하는 카운터(30)와, 상기 카운터(30)의 입력 클럭(INCLK)을 일입력으로 하고 카운터(30)의 일출력을 다른 입력으로 하여 선택단자(SL)의 로직신호에 의해 입력중 하나를 선택하여 출력하는 멀티플렉서(40)를 더 구비하여 상기 이미지 스캐너(30) 및 이미지 프로세서(40)에 입력되는 클럭조정으로 해상도를 변환함을 특징으로 하는 팩시밀리 시스템의 해상도 변환장치.A resolution system of a facsimile system having an image scanner 30 for reading an image of an original and converting it into an electrical signal, and an image processor 40 for processing a signal from the image scanner 30 and outputting image data. In the present invention, the counter 30 which divides the input clock INCLK into two or four divided outputs, and the input clock INCLK of the counter 30 as one input, and one output of the counter 30 as another input It further comprises a multiplexer 40 for selecting and outputting one of the input by the logic signal of the selection terminal (SL) to convert the resolution by the clock adjustment input to the image scanner 30 and the image processor 40 A resolution converter for a facsimile system.
KR1019930020035A 1993-09-28 1993-09-28 Facsimile system KR970003424B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930020035A KR970003424B1 (en) 1993-09-28 1993-09-28 Facsimile system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930020035A KR970003424B1 (en) 1993-09-28 1993-09-28 Facsimile system

Publications (2)

Publication Number Publication Date
KR950010491A KR950010491A (en) 1995-04-28
KR970003424B1 true KR970003424B1 (en) 1997-03-18

Family

ID=19364841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930020035A KR970003424B1 (en) 1993-09-28 1993-09-28 Facsimile system

Country Status (1)

Country Link
KR (1) KR970003424B1 (en)

Also Published As

Publication number Publication date
KR950010491A (en) 1995-04-28

Similar Documents

Publication Publication Date Title
CA1097793A (en) Statistical resolution conversion technique
US6426804B1 (en) Image forming apparatus
EP0675634B1 (en) System and method for transferring digital data between an image input terminal and a host terminal
US5585620A (en) Image signal resolution changing system
US8237980B2 (en) Serial interface device and image forming apparatus
GB2144294A (en) Facsimile system
US20030058361A1 (en) Image sensor and scanner control method for using the same
KR970003424B1 (en) Facsimile system
US6181833B1 (en) Image processing apparatus wherein the image data is reduced before the image data is stored in a memory or a buffer
US5430554A (en) Video interface system sending image data together with clock signal received from image forming apparatus
US6724497B1 (en) Image processing device which can perform a plurality of types of image processing at high speed
KR100188439B1 (en) Resolution of image data and its gray-level transformation device
US6639202B2 (en) Multi-resolution charge-coupled device (CCD) sensing apparatus
KR950007122B1 (en) Keyboard control circuit
KR100196865B1 (en) Apparatus for converting resolution in a facsimile
EP0613289A1 (en) Image reader
JP3669613B2 (en) Image data output method, image data output device, and image reading device
JP3066658B2 (en) Image reading device
JP2976320B2 (en) Image sensor
KR100207612B1 (en) Sample doubler
KR100242116B1 (en) Variable magnification photo-recorder
JP3944200B2 (en) Linear image sensor and image reading apparatus
KR0153967B1 (en) Run length decoder
KR100438161B1 (en) scanning apparatus
JPH05304575A (en) Digital copying machine

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020618

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee