KR970003186B1 - 트립곡선 디스플레이를 갖는 회로차단장치 - Google Patents

Abstract

내용없음.

Description

트립곡선 디스플레이를 갖는 회로차단장치

제1도는 종래 기술에 따라서 구성된 회로차단기의 사시도.

제2도는 본 발명에 따라서 구성된 회로차단기의 사시도.

제3도는 제2도에 도시된 회로차단기의 기능 블록도.

제4도는 제2도에 도시된 방식의 회로차단기를 활용하는 통상의 배전시스템에 대한 블록도.

제5도는 제2도에 도시된 회로차단기의 앞 파넬에 대한 상세도.

제5a도는 제2도에 도시된 회로차단기에 대한 제1방식 앞 파넬부의 상세도.

제5b도는 제2도에 도시된 회로차단기에 대한 제2방식 암 파넬부의 상세도.

제6도는 제3도에 도시된 디스플레이 보도시스템의 개략 상세도.

제7도는 제3도에 도시된 오버라이드 회로의 개략 상세도.

제8도는 제3도에 도시된 고장 및 파넬 입력 시스템의 개략 상세도.

제9도는 제3도에 도시된 프레임 및 플러그 정격 시스템의 개략 상세도.

제10도는 제3도에 도시된 백업 및 리셋 시스템의 개략 상세도.

제11도는 제3도에 도시된 전원회로의 개략 상세도,

제12도는 제3도에 도시된 전류 및 전압 보정 및 변환회로의 개략 상세도.

제13도는 제3도에 도시된 통신시스템의 부분 개략도.

제14도는 제3도에 도시된 보조전원 및 경보시스템의 개략 상세도.

제15도는 제3도에 도시된 80C51 마이크로컴퓨터의 기능블록도.

제16도는 제3도에 도시된 마이크로프로세서의 메모리내에 저장된 주명령 루프에 대한 시스템 플로우차트.

제17도는 제16도에 도시된 주명령 루프의 제1기능에 대한 플로우차트.

제18a도 및 제18b도는 제16도에 도시된 주명령 루프의 제2기능에 대한 플로우차트.

제19a도 및 제19b도는 제16도에 도시된 주명령 루프의 제3기능에 대한 플로우차트.

제20도는 제16도에 도시된 주명령 루프의 제4기능에 대한 플로우차트.

제21도는 제16도에 도시된 주명령 루프의 제5기능에 대한 플로우차트.

제22도는 제16도에 도시된 주명령 루프의 제6기능에 대한 플로우차트.

제23도는 제16도에 도시된 주명령 루프의 제7기능에 대한 플로우차트.

제24도는 제16도에 도시된 주명령 루프의 제8기능에 대한 플로우차트.

* 도면의 주요부분에 대한 부호의 설명

10 : 회로차단기 12 : 수동제어부

13 : 충전부 14 : 하우징

15 : 핸들 16 : 푸시 버튼

20 : 플러그 정격소자 21 : 영숫자디스플레이

24 : 제어스위치 27,28 : 주배전라인

63 : 트립유니트부 75 : 접지전류정류회로

77 : 전원회로 79 : 다목적 주문 IC

100 : 마이크로프로세서 109 : 타이밍 디바이스

123 : 조절회로 124 : 디스플레이 버퍼

본 발명은 일반적으로 솔리드 스테이트 회로차단기에 관한 것으로서, 더욱 구체적으로 말하면 성형 케이스방식 및 금속 피복 방식 회로차단기로 활용됨과 아울러, 도전 시스템 및 그에 접속된 디바이스를 보호하기 위해 다수의 전기적 복합 파라미터에 대해 작용할 수 있는 회로차단기에 관한 것이다. 본 발명은 아울러 시스템사용자가 다수의 전기적 파라미터를 용이하고도 쉽게 이해하여 그에 응답할 수 있게끔 시스템 사용자에 대한 상호작용을 고려한 회로차단기에 관한 것이다.

솔리드 스테이트 회로차단기는 통상의 용단 소자용 재설정가능 대체장치로서 처음 도입된 최초의 회로차단기였을 때보다 현저하게 더욱 복잡한 상업 및 산업 응용 목적으로 오늘날 이용되고 있다. 또한, 마이크로프로세서 기술의 최근의 폭발적인 사용증가 및 성능 기여와 더블어 그와 동시 발생하는 그러한 디바이스의 비용상의 이점 증가로, 회로차단기 분야에 대한 마이크로 프로세서 기술 응용은 솔리드 스테이트 회로차단기에 상응하는 더욱 복잡한 분석, 더 큰 성능 특성 및 더욱 용이한 상호작용에 대한 요구를 가져온 반면, 이와 동시에 그러한 회로차단기에 대한 비용상의 요인을 유지 또는 개선하였다.

현존하는 마이크로프로세서 기초 솔리드 스테이트 회로차단기가 미합중국 특허 제4,331,997호의 명세서에 기재되어 있다. 이 디바이스는 현존하는 회로차단기에 마이크로프로세서 기술을 응용할 수 있는 반면에, 불연속 또는 그 이외의 집적회로 전자 소자를 활용한 것과 같은 현존하는 솔리드 스테이트 회로차단기상에서 보여지는 순간 보호, 단 지연보호, 장 지연보호 및 접지고장 보호와 같은 요인들에 대한 감시 제어를 유지할 수 있었다. 불연속 소자를 활용하는 회로차단기 실시예로서는, 미합중국 특허 제3,590,326호 및 제3,818,275호의 명세서를 참조한다. 또한, 마이크로프로세서 기초 회로차단기는 그것이 활용되는 배전시스템의 더욱 정확하고 신뢰성있는 인터페이스 및 동작을 위해 제공된 디스플레이 및 입력 감시 기술을 병합할 수 있었다.

또한, 이 프로세서 기초 회로차단기는 전체 시스템에 대한 최대 에너지 효율 및 최소 회로 차단 성능을 달성하게끔 배전시스템 구성이 필요한 에너지 관리 시스템에서 이점을 갖는 것으로 증명되었다. 배전시스템을 구성함에 있어서, 분기 회로차단기를 각각 갖는 다수의 분기 회로를 공급하는 라인을 보호하는 주회로 차단기는 분기회로중 하나에서 고장이 발생할 경우 관련 분기 회로차단기가 그 주회로 차단기보다 먼저 트럽되게끔 할당된 지연 시간을 가져야 한다는 것이 이 분야에서 공지되어 있다. 이 방식으로, 전체 배전시스템은 분기 회로내의 고장상태에 의해 차단되지 않고, 또한 그 분기회로가 공급하고 있는 디바이스가 더욱 적시의 방식으로 보호된다. 그밖에 다른 구역 인터로킹 상태가 상기 실시예와 유사한 설계 범주를 사용하여 조절될 수 있다.

또한, 마이크로프로세서 기초 회로차단기는 트립 파라미터를 선택 및 조정하는 방법에서 현재의 회로차단기들보다 나은 이점을 갖는 것으로 증명되었다. 트립 파라미터가 수행되는 타이밍 분야에 대한 시행착오 해결방법이 더이상 요구되지 않기 때문에, 배전시스템 설계가 크게 간소화되었다.

이 마이크로프로세서 기초 회로차단기는 현재의 회로차단기들 보다 효율적이고 확실한 진보가 있다하더라도, 본 출원이 지적하고 극복하는 어느 한계점을 갖는다. 예를 들면, 마이크로프로세서 기초 회로차단기에 결합된 통신 링크를 가져서, 에너지 관리시스템으로 작동함에 있어서 회로차단기가 예컨대 부하 세딩 동작과 같은 여러가지 감시 태스크를 수행하게끔 원격 위치로부터 명령을 받을 수 있다는 것이 큰 이점이 되겠다.

참조된 마이크로프로세서 기초 회로차단기의 한계점에 대한 또다른 실시예는 시스템 동작 특성의 시간 멀티플렉스식 독출을 위해 디스플레이 장치가 제공된다는 것인데, 다시 말하면 특정 특성이 2개의 숫자 디스플레이중 하나에 디스플레이되는 반면, 이와 동시에 숫자 디스플레이에 인접하여 배치된 대응 LED가 파라미터가 디스플레이되는 것을 나타내게끔 조명되었다. 이 숫자값 및 LED는 통상 3 내지 4초의 특정 시간 기간동안 온으로 유지되고, 이어서 후속값 및 LED 인디케이터가 대응시간량 동안 조명한다. 그러한 단시간으로 2개의 분리 숫자 디스플레이 각각에 대한 LED에 대한 디스플레이된 숫자값의 조정은 시스템 오퍼레이터 부분에 대한 고레벨의 친밀성을 요구했다.

또한, 이 알려진 디스플레이 방법은 식별 LED에 대한 디스블레이된 값의 조정을 필요로 할 뿐만 아니라, 이어서 이 값의 의미를 회로차단기에 관련된 동작 특성 및 트립 파라미터에 관련시키기 위해, 트립 곡선으로 표현된 보호방식으로 디스플레이를 조정하는 멘틀단계가 수행되어야 한다. 게다가, 솔리드 스테이트 회로차단기와 관련된 참조 자료로서 일반적으로 제공되는 명령 매뉴얼이 이 디바이스와외 제한된 정도의 친밀성을 갖는 시스템 오퍼레이터에 의해 동작 도구로서 활용되어, 이 명령 매뉴얼이 디스플레이 파넬을 관찰하는 동안 참조될 경우 시스템 오퍼레이터에 의해 관찰되는 것 없이 키 정보가 멀티플렉싱될 수 있었다. 또한, 국제시장에서 솔리드 스테이트 회로차단기가 사용되기 때문에, 다양하게 상이한 언어로 명령 매뉴얼을 제공하는 것이 필요하게 된다.

또한, 솔리드 스테이트 회로차단기를 동작시키는 트립 파라미터를 선택하는 것은 디스플레이된 정보와 전위차계 또는 로터리 스위치와 같은 선택 디바이스 그룹간의 추가 조정을 필요로 했다. 조정된 파라미터 선택장치를 갖는 솔리드 스테이트 회로차단기의 실시예는 미합중국 특허 제4,245,318호에서 보여진다. 이 디바이스는 그것에 대한 그리고 회로차단기들에 인접한 차단기 동작 파라미터들을 선택하기 위해 도형 디스플레이 및 제어노브들 배열을 활용하였다. 그러나, 이 디바이스는 복잡하고 값비싼 디스플레이 장치를 요구함과 아울러, 주로 배전 파라미터들을 설정하기에는 유효하지만 각 회로차단기 위치에서의 지속적인 행위 및 동작 특성을 감시하기에는 실용적인 면에서 제한된다.

본 발명이 트립 곡선 디스플레이를 갖는 솔리드 스테이트 회로차단기에 관한 것이지만, 현재의 솔리드 스테이트 회로차단기의 부가적 한계점을 해결하는 것에 관한 네가지 부가적으로 관련된 특허 출원이 본 출원과 동시에 출원되었다는 것을 주지해야 한다. 그 관련 특허 출원은 다음과 같다 : 미합중국 특허 출원 제017,306호(W. E. Case No. 53,136) "Circuit Interrupter with a Style Saving Override Circuit" ; 미합중국 특허 출원 제017,371호(W. E. Case No. 53,134) "Circuit Interrupter with a Battery Backup and Reset Circuit" ; 미합중국 특허 출원 제017,376(W. E. Case No. 53140) "Circuit Interrupter with a Selectable Display Means" ; 미합중국 특허 출원 제017,300호(W. E. Case No. 53,135) "Circuit Interrupter with a Style Saving Rating Plug".

따라서, 본 발명의 목적은, 오퍼레이터의 숙련도에 관계없이 국제적으로 이해할 수 있는 파라미터 선택 장치 및 상태 지시 장치를 구성하고, 아울러 파라미터 선택 장치나 상태 지시 장치에 대한 변형을 필요로 하지 않고 가장 기본적인 보호 체계 뿐만 아나라 가장 복잡한 보호 체계에 적용시키게끔 쉽게 변형될 수 있는 디스플레이장치를 구성하는, 마이크로프로세서 기초 솔리드 스테이트 회로차단기를 제공하는 것이다.

상기 목적의 견지에서, 본 발명은 회로차단 장치를 구비하는 솔리드 스테이트 회로차단기를 제공하는데, 상기 회로차단장치는 통상의 전기 회로내에 배치되고 트립신호를 수신할시 상기 전기회로를 통한 전류 흐름을 차단하는데 유효한 차단 수단과, 상기 전기회로에 결합되어 그러한 전류 흐름에 비례하는 전류값을 조절하는데, 상기 전류값의 크기를 나타내는 조절된 신호를 생성하는 조절 수단과, 상기 조절된 신호로부터 최소 하나의 동작 특성을 인출하는데 유효함과 아울러, 상기 최소 하나의 동작 특성을 트립곡선으로 나타낼 경우 대응하는 최소 하나의 기선택된 트립 파라미터에 비교하여 상기 최소 하나의 동작 특성이 상기 대응하는 최소 하나의 트립 파라미터와 최소한 동일할 경우 상기 트립 신호를 발생시키는데 유효한 동작 수단과, 상기 동작 수단에 결합되어 상기 최소 하나의 트립 파라미터를 선택적으로 조정하는데, 상기 최소 하나의 기선택된 트립 파라미터와 관련되는 최소 한 부분의 상기 트립 곡선을 따라서 배치된 최소 하나의 제어기를 포함하는 선택수단과, 상기 동작 수단에 선택적으로 접속가능하고 상기 트립 곡선에 밀접한 관계로 배치가능하여 상기 최소 하나의 동작 특성을 선택적으로 디스플레이하는데, 디스플레이된 상기 동작 특성의 측정 유니트를 식별하기 위한 지시수단을 아울러 포함하는 디스플레이 수단과, 측정 유니트를 갖는 상기 최소 하나의 제어기 각각에 관련되고 상기 최소 하나의 기선택된 트립 파라미터에 대한 설정값이 이에 의해 관찰가능할 정도로 유효한데 상기 디스플레이 수단과 관련하여 상기 디스플레이 수단이 상기 동작 수단에 선택적으로 결합되었을 때 상기 최소 하나의 동작 특성과 상기 최소 하나의 트립 파라미터와의 시각 관계를 허용하고 평소에는 상기 최소 하나의 기선택된 트립 파라미터와 관련된 값을 개별적으로 지시하는 지시 소자를 구비한다.

이에 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.

본 발명을 설명하기 전에, 먼저 종래 기술의 회로차단기에 대해 통상의 배전 시스템에 대한 회로차단기 응용을 설명함으로써 간단하게 설명하겠다. 제1도에 도시된 바와 같이, 종래 기술의 마이크로프로세서 기초 회로차단기(10)는 세가지 주요부, 즉 트립유니트부(11), 수동 제어부(12) 및 충전부(13)를 포함하며, 이 모두가 성형케이스 하우징(14)내에 배치된다. 충전부(13)는 트립 코일(도시 생략)과 관련된 접촉부(도시생략)를 동작시키게끔 사용될 수 있는 스프링(도시생략)과, 그 스프링을 수동식으로 충전시킬 수 있는 핸들(15) 또는 그 스프링을 또한 충전시킬 수 있는 전기 모터(도시생략)를 포함한다. 수동 제어부(12)는 접촉부에 관련하여 스프링의 동작을 제어하는 복수의 푸시버튼(16) 및, 스프링 및 접촉부의 상태가 관찰될 수 있는 윈도우(17)를 포함한다. 트립 유니트부(11)는 회로차단기를 동작되게 하는 트리핑 파라미터를 선택적으로 조정하기 위해 사용되는 전위차계 배열부(18), 트립 원인을 지시하게끔 조명하는 고장 지시 LED 그룹(19), 회로차단기(10)를 통하여 허용된 최대 직류를 달성하는 플러그 정격소자(20) 및, 관련된 지시 LED(22)를 갖는 숫자 디스플레이 소자(21)를 포함한다. 또한, 트립 유니트부(11)상에는 트립 곡선 부분들의 특성 형태를 선택하고 테스트 특성을 선택하기 위한 제어 스위치들(24)에 부가하여, 리셋 푸시버튼, 접지 및 위상 테스트 푸시버튼 및 피크에너지리셋 푸시버튼을 포함할 수 있는 어느 제어 푸시버튼들(23)이 포함되어 있다.

제2도 및 3도에 도시된 바와 같은 본 발명의 특정 세부사항을 더욱 쉽게 이해하기 위하여, 먼저 배전 네트워크의 차단 체계에 대한 시스템 설계원리를 간단히 설명하겠다. 배전 시스템에 대해 회로차단기를 응용함에 있어서, 현재 알려진 방식의 회로차단기든지 지금 기재되는 방식의 회로차단기든지간에, 제4도를 참조하여 이제 설명되는 바와 같이 어느 시스템 설계 범주가 수반되어야 한다. 통상의 배전 시스템은 제1 및 제2주배전라인(27,28)을 각각 공급하는 제1 및 제2소스(25,26)와 같이 블록 형태로 제4도에 도시된 최소 하나의 에너지소스를 포함한다. 제1 및 제2주 배전 라인(27,28)상에는 각각 제1 및 제2주회로차단기(29,30)가 배치된다. 또한, 제4도에는 제1 및 제2주회로차단기중 하나가 트립상태로 갔을 경우 유효할 수 있는 연결 회로차단기(32)가 배치된 연결 배전 라인이 도시되어 있으며, 이것은 그것을 통하여 제1 및 제2에너지 소스(25,26)중 다른 것을 접속시키기 위한 것이다. 제1 및 제2주 배전라인(27,28) 각각으로부터 각 복수의 분기회로라인(33a∼33d,34a∼34d)이 분기된다. 각 복수의 분기 배전 라인(33a∼33d,34a∼34d)상에는 복수의 부하 소자(37)로의 복수의 분기 배전 라인(33a∼33d,34a∼34d)을 통한 전류 흐름을 제어하기에 유효한 각각의 분기회로차단기(35a∼35d,36a∼36d)가 배치된다.

이 전체 배전 시스템상에 배치된 이들 회로차단기의 동작에 대한 실시예로서, 부호(33b)로서 참조된 제1복수의 분기 배전 라인중 하나에서 고장 상태가 발생했다고 가정하며, 그러한 고장 상태를 부호(38)로서 표시한다.

단락 회로에 의해 야기된 과전류 상태일 수 있는 고장 상태(38)는 배전 시스템에 대한 손상이 방지될 수있게끔 바람직하기로는 50 밀리초 이하 정도인 가능한한 짧은 시간으로 차단되어야 한다. 또한, 제1 및 제2주회로 차단기(29,30)와 연결 회로차단기(32)가 나머지 복수의 분기 배전 라인들에 대한 에너지 공급을 중단시키는 트립을 행하지 않도록 분기회로차단기(35b)가 이 짧은 시간에서 트립 상태를 개시하는 것이 필요하다. 일련의 회로 차단기의 트립 시퀀스를 타이밍하는 이 방법은 지연시간이 도입되는 것을 필요로 하며, 이에 의해 제1 및 제2주회로차단기(29,30)가 그에 영향을 받는 분기회로차단기(33b)를 허용하게끔 트립상태를 개시시키기 전에 기선택된 시간 기간동안 트립 상태를 개시시킬 기회를 대기하게끔 구성된다. 제4도에 도시된 바와같이, 제1 및 제2복수의 분기회로차단기(33a∼33d,34a∼34d)는, 구역 1로 표시된 제1구역내에 제1 및 제2주회로차단기가 배치되고 구역 2로 표시된 제2구역내에 제1 및 제2복수의 분기회로차단기(33a∼33d,34a∼34d)가 배치된 구역 포맷에 따라서, 제1 및 제2주회로차단기(29,30)로부터 분리된다. 추가의 구역 레벨은 후속 구역층을 통하여 사용되는 동일시간 지연원리를 따름으로써 부가될 수 있다는 것을 알 수 있다.

상술된 바와 같이, 제1 및 제2주회로차단기는 또다른 구역에서 고장상태(38) 감지에 따르는 소정시간 기간을 대기하지만, 그러나 고장상태(38)가 지속되는 경우에는 제1주회로차단기(27)는 기선택된 시간 기간의 만료에 따르는 트립 상태로 진행하겠다. 다른 구역, 즉 구역 2에서 발생하는 고장상태(38)의 감지는 이후 추가 세부기재에서 설명되겠지만 여기서 간단하게 설명될 수 있는 구역 인터로킹 신호에 의해 수행되는데, 그 신호를 간단히 설명하면, 단 지연 픽업 전류나 접지 고장 픽업 전류가 초과되었다는 것을 나타내는 신호로서 영향을 받은 분기회로차단기(33b)로부터 제1주회로차단기(29)로 전송된다. 각 회로차단기는 접지 고장 구역 인터로킹 신호 및 단 지역 구역 인터로킹 신호를 송·수신할 수 있다.

배전 시스템과 관련된 회로차단기의 지연시간 및 성능 특성을 조정함에 있어서, 제5도에 도시된 트립 곡선부로 나타내질 수 있는 바와 같은 시간-트립 곡선의 특성에 대해 참조가 이루어져야 한다. 시간-트립 곡선은 시간 기간에 걸친 회로차단기의 소망 전류 응답 특성에 대한 로그-로그 스케일을 사용한 그래프식 표현으로서 일반적으로 설명될 수 있으며, 여기서 제5도에 도시된 바와 같이 전류 인자는 수평축상에 도시되고 시간 인자는 수직축상에 도시된다.

더 큰 주 트립 곡선부의 상부 최좌측부에서 시작하여 장 지연 보호 특성에 관한 특정 인자가 도시되고 곡선의 경사부를 일반적으로 따라간다. 종래의 비전자 회로차단기에 의해 통상 제공된 열 방식 트립 동작과 매우 유사하기 때문에 종종 열 트립 특성으로서 언급되는 장 지연 보호 특성은 장 지연 픽업 인자(이하, LDPU 인자라함)에 대응하는 제1전류 선택 화살표(40) 및, 제1시간 선택 화살표(41)로 표시되는 장 지연 시간 인자(이하, LDT라 함)에 의해 도시된 바와 같이 선택가능 전류 인자로 구성된다. 장 지연 보호 특성이 제공되는 파라미터를 선택함에 있어서, 제1전류 선택 화살표(40)는 LDPU 인자, 즉 파라미터가 수평축을 따라서 트립 곡선을 선택적으로 조정하는 것을 나타낸다. 또한, LDT 인자, 즉 파라미터는 제1시간 선택 화살표(41)에 의해 도시된 바와 같이 수직축을 따라서 트립 곡선을 선택적으로 조정한다. 따라서, 장 지연 보호 특성의 한계점은 X 및 Y축으로 조성가능하며, 제1트립 곡선부(42)의 기울기를 따라가는 장 지연 보호 특성이 제공된다.

실제로, 장 지연 보호 특성는 LDPU 레벨을 초과하는 전류에 대한 I²T 트립 특성을 제공한다. LDPU 레벨을 초과하는 전류의 더 높은 레벨에서 더 짧은 LDT가 야기된다는 것을 알아야 한다.

전기 회로를 통한 전류 흐름의 더 높은 레벨에서, 솔리드 스테이트 회로차단기는 장 지연 보호 특성에 의해 제공된 것보다 더 신속한 응답을 제공한다. 이 더 빠른 응답이 통상 단 지연 보호 특성이라 일컬어지며, 제5도에 도시된 단 지연 트립 곡선부(45)로 표시된 주 트립 곡선부 부분으로 특성화된다. 단 지연 보호특성은 고정시간 응답을 나타내는 실선으로 표시한 수평라인(45a) 및 I²T 응답을 나타내는 점선으로 표시한 경사진 라인(45b)으로서 제5도에 도시된 두 방식중 하나로 선택적으로 구성될 수 있다.

단 지연 트립 곡선부(45)에 인접하여 도시된 제2전류 선택 화살표(44)는 단 지연 트립 상태가 개실될 전류레벨이 조정될 수 있다는 것을 예시하며 이 전류 레벨은 단 지연 픽업 인자(이하, SDPU 인자라 함)로 통상언급된다. 이후에 상세히 설명될 어느 상태하에서는, 반드시 단 지연 트립 상태가 SDPU 인자를 초과하는 전류값을 감지하자마자 즉시 개시되어야 한다. 다른 상태는 고정 시간 단 지연 트립 곡선부(45a)를 활용한다. 그밖의 다른 상태는 트립 곡선부(45b)에 대응하는 I²T 트립 특성을 부여하는 것이 필요한 곳에서 발생한다. 이상태를 지지하여, 제2시간 선택 화살표(43)가 단 지연 트립 곡선부(45b)에 인접하여 도시된다.

솔리드 스테이트 회로차단기에 의해 제공된 후속 보호 레벨은 주 트립 곡선부의 하부 최우측부로 도시되고, 순간 보호 특성에 대응하는 순간 트립 곡선부(47)로서 언급된다. 전기 회로를 통한 과전류의 매우 높은 레벨에서, 반드시 회로 차단기는 예를 들어 과전류 상태를 감지하는 50 밀리초 이하의 범위내와 같이 가능한한 신속하게 트립상태를 개시시켜야 한다. 이 과전류 레벨은 순간 트립 곡선부(47)에 인접하여 도시된 제3전류 선택화살표(46)로 예시된 바와 같이 선택적으로 조정가능하다.

제5도에 도시된 더 작은 트립 곡선부로 도시된 바와 같이, 접지 고장 보호 특성은 단 지연 보호 특성과 동일한 방식의 보호를 제공하는데, 다시 말하면 고정 시간 접지 고장 보호는 실선의 수직 라인(48a)으로 도시되고 I²T 접지 고장 보호는 점선의 경사진 라인(48b)으로 도시되어 있다. 접지 고장 보호 특성은, 어느 레벨의 전류가 접지 고장 픽업 인자(이하, GFPU 인자라 함)를 초과하여 전기 회로와 관련된 접지경로를 통하여 흐를 경우 접기 고장 트립 상태가 개시될 것을 제공한다. GFPU 인자, 즉 파라미터는 접지 고장 트립 곡선부(48a)에 인접하여 도시된 제4전류 선택 화살표(49)로 예시된 바와 같이 선택적으로 조정가능하다.

이후에 상세히 설명될 어느 상태하에서, 접지 고장 트립 상태를 개시시키기 전에 이하 GFT 인자, 즉 파라미터로 언급되는 접지 고장 시간 인자로 지정된 시간 기간을 대기하는 것이 필요하다. 또한, 이 GFT 인자는 제3시간 선택 화살표(50)로 도시된 바와 같이 선택적으로 조정가능하다.

본 발명은 일반적으로 솔리드 스테이트 회로차단기 디바이스에 관한 것으로서, 더욱 구체적으로 말하면 그 디바이스를 이해하고 동작시키는 점에서 용이함을 고려함과 아울러, 디바이스 자체의 회로에 대한 광범위한 변형을 필요로 하지 않고 가장 기본적인 회로 보호 체계 뿐만 아니라 가장 복잡한 회로보호체계가 조절될 수 있도록 디스플레이 장치 변형에 대한 용이함을 고려한 트립 곡선 디스플레이를 갖는 솔리드 스테이트 회로차단기 다바이스에 관한 것이다.

본 발명은, 전기회로의 전류크기를 나타내는 샘플링되고 조절된 신호가 동작특성을 인출하게끔 동작되고 이어서 그 동작 특성이 트립 동작을 개시시킬지의 여부를 결정하게끔 기선택된 트립 파라미터에 비교되도록 동작한다. 또한, 본 발명은, 기선택된 트립 파라미터를 조정하기 위해 제어기들이 그들이 관련된 트립 파라미터에 근접한 위치로 트립 곡선을 따라서 구성되게끔 동작한다. 또한, 본 발명은, 디스플레이 장치가 조정되는 트립 파라미터값을 디스플레이함으로써 정상 동작 상태기간동안 하나의 방식으로 기능을 하고, 트립된 상태를 야기한 동작 특성 값을 디스플레이함으로써 회로차단이 있는 시간동안 또다른 방식으로 기능을 하는 것을 제공한다. 또한, 디스플레이 장치와 관련하여, 트립 파라미터로 나타내지는 측정유니트가 트립 파라미터를 설정하는 오퍼레이터에게 시각적으로 표현되는 것이 제공된다.

본 발명의 마이크로프로세서 기초 솔리트 스테이트 회로차단기의 물리적이고 동작적인 특성을 기재함에 있어서, 우선 제2도가 참조겠는데, 여기서는 솔리드 스테이트 회로차단기(60)가 성형된 절연 케이스 하우징(64)내에 장착된 세가지 주요 모듈부, 즉 보조 트립부(61), 입력부(62) 및 트립 유니트부(63)를 갖는 것으로서 도시되어 있다.

보조 트립부(61)는 라인 전류의 차단에 따르는 트립 유니트부(63)에 의한 사용을 위한 보조 전원과, 외부 인디케이터와 함께 사용되는 경보 출력 회로를 내장한다. 기본 솔리드 스테이트 회로차단기(60)에 대한 추가의 임의 특성을 제공하는 보조 트립부는 쉽고도 용이하게 부가되거나 제거될 수 있으며, 이후에 제14도를 참조하여 상세히 설명되겠다.

입력부(62)는 여러 입·출력 신호들이 트립 유니트부(63)와 접속될 수 있는 단자 보드(65)를 포함한다. 제2도에 도시된 트립 유니트부(63)는 다음과 같이 근본적으로 세가지 주요부로 구성된다 : 제2도에 도시된 바와 같이 트립 유니트부(63)의 하측부를 점유하는 기본 고장 지시 및 선택부(63a), 상측부를 점유하는 디스플레이 보드부(63b) 및 대략 중간 우측부를 점유하는 정격 플러그부(63c).

기본 고장 지시 및 선택부(63a)에는 트립 곡선부와 일련의 지시소자, 로터리 스위치 및 푸시버튼이 포함되고, 제5도를 참조하여 상세히 설명되겠다. 디스플레이 보드부(63b)는 솔리드 스테이트 회로차단기(60)의 동작상태에 대해 시스템 오퍼레이터가 더 잘 이해하고 반응함으로써 사용되는 디스플레이 소자 및 푸시버튼을 포함한다. 또한, 디스플레이 소자 및 푸시버튼은 제5도를 참조하여 상세히 설명되겠다.

제2도에 도시된 방식의 다수의 솔리드 스테이트 회로차단기를 활용하는 배전 시스템을 구성함에 있어서, 그 특정 구성에 대한 최대의 경제적 이점을 제공하는 각 솔리드 스테이트 회로차단기에 대한 다수의 임의 선택에 관한 필요조건은 또다른 배전 시스템의 필요조건에 따라 현저하게 변화할 수 있다. 그 목적을 위해, 임의 선택상에 있는 솔리드 스테이트 회로차단기(60)에 대한 최대 수효의 특성을 그러한 특성들이 경제적 이점으로 간주될때 부가되거나 제거될 수 있도록 요구되는 원리에 따라 제공하는 것이 바람직하다. 따라서, 보조 트립부(61)에 부가하여, 트립 유니트부(63)의 디스플레이 보드부(63b)가 또한 필요한대로 부가되거나 제거될 수 있다. 근본적인 트립 유니트부(63)의 기본 고장 지시 및 선택부(63a)에 부가하여, 또한 기본 솔리드 스테이트 회로차단기(60)에 플러그 정격부(63c)를 장착시키는 것이 필요하다. 플러그 정격부(63c)는 솔리드 스테이트 회로차단기(60)를 통하여 허용되는 최대 직류를 달성하며, 이하 제9도를 참조하여 상세히 설명되겠다.

예를 들어 복수의 분기 배전 라인(33a∼33d)중 하나와 같이 특정 전기 회로에 대한 본 발명의 마이크로프로세서 기초 솔리드 스테이트 회로차단기(60)의 응용은 제3도에 도시된 블록도를 참조하여 가장 잘 설명될 수 있는데, 여기서 전기 회로는 단자 보드(65)와 결합되고 대응하는 3개의 내부 라인(71)에 이르는 라인 단자들(70)에 접속된 3위상 전기회로이다. 3위상 회로에 대해 응용하는 것으로서 도시되었지만, 솔리드 스테이트 회로차단기(60)는 단일 위상 또는 다중 위상 구성과 함께 활용될 수 있다.

3개의 도전 라인(71)과는, 전기 회로의 위상 회로 및 접지 경로회로내의 전류 흐름에 비례하는 전류값을 전개시키는데 유효한 라인 전류 변성기(72) 및 접지 전류 변성기(73) 각각이 결합된다.

접지 전류 변성기(73)에 의해 전개된 접지 전류값은 인입 AC 접지 전류값의 전파 정류를 위한 접지 전류정류회로(75)에 결합된다. 마찬가지로, 라인 위상 전류값은 인입 AC 위상 전류값을 전파 정류하는 위상 전류 정류 회로(74)에 결합된다. 정류된 접지 및 위상 전류는 DC 전압이 전개된 후 전원회로(77)에 공급되는 커패시터를 충전시키기 위해 합산회로(76)에 결합된다. 전원회로(77)는 이 특정 DC 전압 출력을 조절하고, 이 특정 DC 전압 출력을 솔리드 스테이트 회로차단기(60)의 나머지 회로에 의해 사용가능한 조절된 DC 전압 레벨로 변환시키며, 그러한 조절된 DC 전압 레벨은 5볼트로 제한되지 않고 16볼트 및 30볼트 DC를 포함한다.

또한, 전원회로(77)는 보조 전원회로(61)이나 외부 DC 전원으로부터 이를 조절된 DC 전압 레벨을 발생시키는데 필요한 특정 DC 전압을 얻을 수 있다.

합산회로(76)는 션트 조절 FET 소자(78)에 의해 션트 조절되어, 어느 상태하에서 합산회로(76)의 출력이 전원회로(77)에 결합되는 대신 접지에 션트되겠다.

션트 조절 FET 소자(78)는 다목적 주문 집적회로(79)와 결합된 션트 및 초퍼 제어부(79b)에서 발생된 신호에 의해 그것의 게이트 단자에서 제어된다. 다목적 주문 IC(79)의 션트 및 초퍼 제어부(79b)에 관하여서는, 션트 신호가 발생되어 합산회로(76)의 DC 전압 출력이 소망의 특정값에 도달했다는 것을 감지할 시에만 션트조절 FET(78)를 턴온시키고, 이에 의해 합산회로(76)와 관련된 충전 커패시터의 과충전을 방지한다.

또한, 다목적 주문 IC(79)에는 5볼트 전원 초퍼 제어부(79b)가 내장된다. 이 초퍼부(79b)에 의해 또한, 합산회로(76)의 출력이 특정 DC 전압 이하일 경우 전원(77)의 5볼트 시스템 공급부가 금지되게 된다. 이 방식으로, 5볼트 공급에 의존하는 솔리드 스테이트 회로차단기(60)의 어느 회로도, 전기회로를 통한 위상 전류의 차단시 발생하는 바와 같이 합산회로(76)의 출력이 불충분할 경우, 금지된다.

또한, 다목적 주문 IC(79)는 전류 멀터플렉싱부(79a)를 포함한다. 정류된 전류는 조절회로(80)를 통하여 다목적 주문 IC(79)의 전류 멀티플렉싱부(79a)에 대한 입력을 위해 조절된다. 전류 멀티플렉싱부(79a)는 마이크로프로세서(100)로부터의 신호에 의해 제어되어, 특정 전류 신호가 마이크로프로세서(100)의 명령시에 다목적 주문 IC(79)로부터 선택 및 출력될 수 있다.

위상 및 접지 전류 값들의 샘플값을 나타내는 선택된 전류 신호는 전류신호들에 대한 보정 레벨 조정을 고려하는 전류 보정회로(81)에 결합된다. 전류 보정회로(81)의 출력은 채널 1로 지정되고, 예컨대 National Semiconductor Corp.에 의해 제조된 ADC 0844와 같은 상업적으로 입수가능한 방식일 수 있는 아날로그/디지탈 변환기(82)에 입력된다.

전류 보정회로(81)와 마찬가지로, 전압 멀티플랙싱, 조절 및 보정회로(83)가 전기 회로의 각 위상의 선중성간 전압을 수신하고, 체널 2로 지정된 전압 출력신호를 보정하기에 유효하며, 또한 A/C 변환기(82)에 결합된다.

트립 유니트의 플러그 정격부(63c)와 관련된 프레임 및 플러그 정격 회로(84)는 각각 채널 3 및 4로 지정된 플러그 정격신호 및 플레임 정격 신호를 발생시키고, 또한 A/C 변환기(82)에 결합된다.

솔리드 스테이트 회로차단기(60)를 통한 데이타의 흐름을 제어하는 마이크로프로세서(100)는 80 C51 마이크로프로세서로 상업적으로 지정되는 8비트 CMOS 마이크로프로세서이다. 80 C51은 CPU 및 관련된 ROM 및 RAM 메모리, 직렬 I/O 포트, 4개의 병렬 I/O 포트와 온칩 발진기 및 제어회로를 포함하고, Intel Corporation으로부터 상업적으로 용이하게 입수가능하다.

제3도에 도시된 바와 같이, 마이크로프로세서(100)는 그와 관련된 4개의 병렬 I/O 포트를 갖는데, 이 I/O포트들은 각각 포트 0,1,2,3으로 특정 지정되고 특정 목적이나 기능을 제공한다. 예를 들면 포트 0은 데이타가 전송되는 데이타버스(101)로서 지정된다. 데이타버스(101a)를 통하여 수신되는 데이타의 실시예로서, A/D 변환기(82)의 출력은 마이크로프로세서(100)로부터의 명령 수신시 그것을 통하여 통신된다. 이 명령은 제어회로(85)를 개제하여 마이크로프로세서(100)의 포트 1, 즉 버스(101b)로부터 A/D 변환기(82)로 통신된다.

마이크로프로세서(100)의 포트 2, 즉 버스(101c)는 주로 통신 네트워크(86)에 관한 정보를 송·수신하게끔 구성되고, 이 통신 네트워크(S7)는 이 특정 솔리드 스테이트 회로차단기(60)를 다수의 회로차단기 동작을 조정할 수 있는 중앙 네트워크(도시생략)에 연결시키는데 유효하다.

마이크로프로세서(100)의 포트 3, 즉 버스(101d)는 다목적 주문 IC(79)의 전류 멀티플렉싱부(79a)의 어드레스 제어, 오버라이드(override) 감지된 신호의 수신 및 외부 릴레이의 제어와 같은 일반 제어 신호들에 대한 I/O 능력을 제공하게끔 구성된다.

데이타 버스(101a)를 통하여 마이크로프로세서(100)에는, 트립 유니트부(63)의 디스플레이 보드부(63b)뿐만 아니라 이 디스플레이 보드부(63b)의 동작에 영향을 주는데 필요한 회로를 포함하는 디스플레이 보드 시스템(87)이 결합된다.

트립 유니트부(63)의 고장 지시 및 파라미터 선택부(63a)와 그 동작에 영향을 주는데 관련된 회로를 포함하는 고장 및 파넬 시스템(88)이 데이타 버스(101a)를 통하여 마이크로프로세서(100)에 또한 접속된다.

고장 및 파넬 시스템(S7)과는 백업 및 리셋 시스템(89)이 결합되며, 이 시스템(89)은 회로 차단 및 그에 따른 5볼트 공급 차단의 경우에 에너지 소스가 고장 지시 원인 동작을 유지하는데 사용가능한 것을 제공하며, 아울러 시스템이 정지 또는 재개시될때 마이크로프로세서(100)의 동작이 악영향을 받지 않는 것을 제공한다. 어떤 형태의 과전류 상태가 감지되었을때 마이크로프로세서(100)에 의해 개시되는 트립 신호는 고장 및 파넬시스템 (89)을 통하여 트립 옥셔니어링(auctioneering) 회로(90)로 또한 통신된다. 또한, 트립 옥셔니어링 회로(90)는 하드웨어 오버라이드회로(91)로부터 발생되는 제2트립신호를 수신할 수 있다. 오버라이드 회로(91)는 전류 조절 회로(80)의 출력을 감시하고, 회로차단기의 내압 정격보다 더 큰 과전류 상태를 감지하자마자 즉시 제2트립 신호를 발생시킨다. 트립 옥셔니어링 회로(90)는 트립 신호들중 하나가 실릴 경우 트립 FET(92)를 게이트온 시키는데 유효하다.

트립 메카니즘(93)과 관련된 트립 코일(93a)은 트립 FET(92)가 트립 옥셔니어링 회로(90)에 의해 게이트온될때 활성화된다.

또한, 트립 메카나즘(93)과는, 전기 라인(71)상에 배치되고 트립 코일(93)의 활성화시 개방되는 트립 접촉부(93b)와, 트립 메카니즘의 수동 동작을 위해 제공되는 수동 제어 메카니즘증(93c)이 관련된다.

제15도에 도시된 바와 같이, 마이크로프로세서(100)는, 8비트 포맷을 가지며, 제16도를 참조하여 상세히 설명될 주 명령 루프에 의해 달성되는 프로그램 시퀀스에 따라서 여러가지 메모리 공간내의 동작 명령 및 데이타를 처리하기에 유효한 CPU를 내장하는, Intel 80C51 마이크로프로세서이다.

마이크로프로세서(100)의 타이밍은 외부 타이밍 디바이스(109)에 의해 좌우되는데, 외부 타이밍 디바이스(109)는 이 실시예에서는 크리스탈로서 도시되어 있지만 본 발명의 사상범위내에 있는 다른 여러가지 방법에 의해 수행될 수 있다. 타이밍 디바이스(109)는 발진기 및 타이밍 제어부(110)를 개재하여 CPU(102)에 접속된다.

제6도에 도시된 디스플레이 보드 시스템은 제2도에 도시된 트립 유니트부(63)의 디스플레이 보드부(63b)에 대응하고 실제로 그것을 동작시키는 전기 및 전자회로를 구성한다. 전반적으로 솔리드 스테이트 회로차단기(60)에 관련하여, 디스플레이 보드부(63b) 및 관련된 회로를 포함하는 디스플레이 보드 시스템은 임의의 특성을 가지며, 솔리드 스테이트 회로차단기(60)의 기본 보호 및 검사 특성을 제공하는데 필수적인 것은 아니다.

그래도 임의로 선택될 경우, 제6도에 도시된 디스플레이 보드 시스템은 위상 전류 크기, 접지 전류 크기, 현재 및 피크 요구 값, 에너지 사용 및, 과장 발생상태의 이력 레코드를 디스플레이하기 위해 마이크로프로세서(100)내에 저장된 정보를 처리하는 수단을 시스템 오퍼레이터에 제공한다. 디스플레이 소자에 대략 인접하여 배치된 식별 LED는 디스플레이되는 파라미터의 지시를 제공한다.

디스플레이 보드 시스템의 중앙에는, Siemens 및 National Semiconductor와 같은 제조사로부터 상업상 용이하게 입수가능한 4문자 영숫자 디스플레이(120)가 배치되어 있다. 영숫자 디스플레이(120)는 제6도에 8개의 라인으로 도시된 복수의 입력라인(121)을 통하여 데이타 입력을 수신한다. 2개의 제어라인(122)은 신호 CS1및 CS2를 영숫자 디스플레이(120)에 결합시키게끔 구성된다. 제어신호 CS1 및 CS2는 마이크로프로세서(100)에서 발생되며, 영숫자 디스플레이(120)에 대한 데이타 흐름을 제어한다.

영숫자 디스플레이(120)는 5볼트 전원으로 동작하고, 약 100밀리암페어의 전류를 인입한다. 5볼트 전력의 독립 소스는 디스플레이 보드 시스템의 필수적인 소자로서 제공된다. 이 전원은 시스템 5볼트 전원(77b)으로부터 분리되어, 디스플레이 시스템이 시스템 8볼트 전원상에 초과 드레인을 두지 않게 된다.

영숫자 디스플레이(120)용 독립 5볼트 전원은 부호(123)로서 일반적으로 도시된 조절 회로로부터 인출된다. 조절회로(123)는 예컨대 제3도에 도시된 보조 전원 및 경보회로(61)일 수 있는 보조 전원으로부터 그것의 전력소스를 인출한다. 조절회로(123)는 보조 전원의 존재를 인식하여 그에 따른 디스플레이 인에이블 신호를 발생시키기 위해 구성된 트랜지스터(Q102) 및 관련된 소자(R106,R107)를 포함한다.

또한, 조절회로(123)에는 5볼트 전력을 인출하게끔 보조 전원을 실제로 조절하는 소자들이 배치되며, 이들소자는 트랜지스터(Q103), 커패시터(C103), 저항(R105) 및 제너 다이오드(D109)를 포함한다.

디스플레이 버퍼 소자(124)는 영숫자 디스플레이(120)로부터 마이크로프로세서(100)를 분리시키는 수단으로서 디스플레이 보드 시스템내에서 활용된다. 디스플레이 버피(124)는 3상태 방식 버퍼인데, 다시 말하면 그 출력이 세가지 상태, 즉 포지티브 상태, 네거티브상태 및 고 임피던스 상태중 하나일 수 있는 버퍼이다. 디스플레이 버퍼(124)는 그 출력에서 마이크로프로세서에서 나오는 디스플레이 데이타 비트를 복수의 입력라인(121)을 통하여 통신하기 위해 유효하게 한다.

그러나, 디스플레이 버퍼(l24)는 단지 조절 회로(123)로부터 디스플레이 인에이블 신호가 수신될 때에만 이들 디스플레이 비트를 유효하게 한다. 이 디스플레이 버퍼(124)는 마이크로프로세서의 포트 0, 즉 데이타 버스(101a)를 통하여 영숫자 디스플레이(120)로 그것이 전송하는 데이타 비트를 수신한다.

마이크로프로세서(100)의 포트 1, 즉 버스(101b)는 디스플레이 버퍼(124)로의 데이타 비트 전송과 동시에 특정 코드를 디스플레이되는 파라미터를 지시하는 특정 식별 LED를 작동시키게끔 구성된 멀티플렉서 소자(125)로 출력시킨다. 이 멀티플렉서(125)는 3대 8비트 디코더로서 동작하는데, 다시말하면 멀티플레서(125)는 마이크로프로세서(100)의 포트 1, 즉 버스(101b)를 통하여 3비트 정보를 수신하여 이 정보를 가능한 8개의 LED중 적절한 하나를 조명하게끔 디코드한다. 제6도에 도시된 바와 같이, 솔리드 스테이트 회로차단기(60)는 7개의 식별 LED중 하나를 작동시키기 위해 멀티플렉서(125)의 가능한 8개의 출력중 7개만을 활용하며, 7개의 식별 LED는 트립 유니트부(63)의 디스플레이 보드부(63b)에 도시되어 있고, 위상·전류 LED IA, IB 및 IC(126a∼126c), 접지 전류 LED(126D), 현재 요구 LED (127), 피크요구 LED(128) 및, MWH LED(129)로서 지정된 에너지 사용 LED로 명명된다.

솔리드 스테이트 회로차단기(60)에 대한 고부하 상태를 지시하는 8번째 LED(130)는 디스플레이 보드부(63b)상에 또한 배치되지만 어느 고부하 신호에 의해 작동된다. 고 부하 LED(130)가 조명될 경우, 이것은 전체 부하 정격의 85%를 초과하는 전기회로내의 전류값을 솔리드 스테이트 회로차단기(60)가 감시하고 있다는것을 의미한다.

또한, 마이크로프로세서(100)의 포트 1, 즉 버스(101b)로부터는 제1 및 제2제어신호 CS1 및 CS2를 출력시키는 제어 멀티플렉서(131)로 정보가 출력된다. 저항(R102,R103)은 2개의 제어 라인(122)에서 배치되어, 마이크로프로세서(100)로부터 영숫자 디스플레이(120)를 추가로 분리시키는 수단으로서 기능을 한다.

디스플레이 션트 FET(Q101) 및 관련된 바이어스 저항(R101)은 영숫자 디스플레이(120)에 대한 전압 공급이 디스플레이 버퍼(124)의 출력 기능으로서 제어되는 방식으로 영숫자 디스플레이(120)의 전압공급단자 V+, V-를 가로질러 접속된다.

상술된 바와 같이, 디스플레이 보드 시스템은, 시스템 오퍼레이터로 하여금 디스플레이 특성을 선택적으로 처리하게 하여 이에 의해 소망 정보를 제어된 안전 페이스로 얻게하는, 사용자 상호작용 특성을 제공한다. 이 기능을 수행하기 위하여, 식별 LED (126a∼126d,127∼129) 및 영숫자 디스플레이(120)에 인접한 위치에서 트립 유니트부(63)의 디스플레이 보드부(63b)상에 디스플레이 단계 푸시버튼(132)이 배치된다.

제6도에 도시된 바와 같이, 디스플레이 단계 푸시버튼(132)이 눌러질 경우, 이것은 푸시버튼 멀티플렉서(133)에 로우 입력 신호를 결합시키고, 푸시버튼 멀티플렉서(133)는 마이크로프로세서(100)의 포트 3, 즉 버스(101d)로부터의 신호에 의해 어드레스될때 디스플레이 단계 푸시버튼(132)의 상태를 마이크로프로세서(100)의 포트 1, 즉 버스(101b)상의 입력에 출력시킨다. 이 디스플레이 단계 푸시버튼(132)의 인식은 영숫자 디스플레이(120)상에 디스플레이되고 식별 LED상에 지시될 후속 파라미터를 선택하는 주명령 루프내의 동작에 영향을 준다.

또한, 제2푸시버튼, 즉 요구 리셋 푸시버튼(134)이 디스플레이 단계 푸시버튼(132)에 인접하여 트립 유니트부(63)의 디스플레이 보드부(63b)상에 배치되고 아울러 눌러질 경우 로우 신호를 푸시버튼 멀티플랙서(133)에 결합시킨다. 이 요구 리셋 푸시버튼(134)의 상태는 명령이 마이크로프로세서(100)의 포트 3, 즉 버스(101d)를 통하여 수신될시 마이크로프로세서(100)의 포트 1, 즉 버스(101b)를 통하여 또한 통신된다.

요구 리셋 푸시버튼(134)은 피크 요구값에 대해 메모리내에 저장된 값을 리셋시키게끔 구성되고, 그러한 피크 요구값은 최종 요구 리셋 푸시버튼 작동 발생이나 솔리드 스테이트 회로차단기(60)의 개시 이래로 전기회로를 통하여 요구된 최대 전력을 나타낸다.

상술된 바와 같이, 디스플레이 보드 시스템은 임의적인 것이며, 따라서 비용면에서 더 효율적이고 게다가 기능적인 면에서 더 효율적인 솔리드 스테이트 회로차단기를 제공하기 위하여 생략될 수 있다. 임의 특성으로서 이것을 제공함에 있어서, 회로의 아킷텍춰는 마이크로프로세서(100) 및 푸시버튼 멀티플랙서(133)와 같은 필수적인 구성요소가 임의의 디스플레이 보드 구성요소와 동일한 회로 보드상에 배치되지 않게끔 구성된다. 이 방식으로, 기본 솔리드 스테이트 회로차단기(60)는 디스플레이 보드 구성요소가 장착되는 디스플레이 보드부(63b) 및 시스템 회로 보드(도시생략)가 없지만 그대신 적소에서 공백 파넬(도시생략)을 갖고서 구성될 수 있다.

제6도에 도시된 디스플레이 보드 시스템에 대한 설명과 마찬가지로, 트립 유니트부(63) 및 특히 고장 지시 및 선택부(63a)를 참조하여 제7도에 고장 및 파넬 입력 시스템이 설명되겠다. 제5도에 상세하게 도시된 트립유니트부(63)는 제7도에 도시된 고장 파넬 입력 시스템과 관련된 회로 구성요소와 관련하여 여기서 참조되겠다. 고장 및 파넬 입력 시스템이 근본적인 시스템이기 때문에, 상술된 어느 필수 구성요소도 여기서 예시되며, 따라서 상기 할당된 것과 동일한 참조 부호를 활용하겠다.

고장 및 입력 시스템이 만족해야 하는 주요 범주중 하나는 이 인터페이스 장치가 사용될 수 있고 통상적으로 본 분야에 숙련된 시스템 오퍼레이터에 의해 이해될 수 있는 설비이다. 이 고장 및 파넬 시스템은 어느 시스템 오퍼레이터에게드 그가 사용하는 언어나 경험 정도에 관계없이 전반적인 배전 시스템의 관계에서 솔리드 스테이트 회로차단기를 동작시키고 이해할 수 있는 능력을 제공해야 한다.

이것을 달성하기 위해, 제5도에 도시된 바와 같이, 2개의 트립 곡선부를 갖는 종래의 시간-트립 곡선은 실제 곡선부상에 배치된 상술된 보호 방식에 대응하는 고장 지시 LED를 갖는 것으로 도시되어 있다. 예컨대, 장 지연 트립 LED(140)는 주 트립곡선부의 장 지연 트립부(42)상에 배치되고, 단 지연 트립 LED(141)는 단 지연 트립부(45)상에 배치되며, 순간 트립 LED(142)는 순간 트립 곡선부(47)상에 배치되고, 접지 고장 트립LED(143)는 제2트립 곡선부의 접지 고장 트립 곡선부(48)상에 배치된다.

또한, 트립 유니트부(63)의 고장 지시 및 선택부(63a)상에는 복수의 로터리 스위치가 도시되어 있는데, 이 스위치들은 그들이 영향을 주는 제1 및 제2트립 곡선부의 부분들에 대략 인접하여 배치된다.

제1로터리 스위치(144)는 LDPU 인자에 대한 값을 선택하는데 유효하며, 그러한 값은 제1전류 선택 화살표(40)로 지시된 전류 설정 범위로부터 선택가능하다. 제2로터리 스위치(145)는 제1시간 선택 화살표(41)의 범위에 따라서 LDT 인자에 대한 값을 선택한다. 제3로터리 스위치(146)는 제2전류 선택 화살표(43)의 범위에 따라서 SDPU 인자에 대한 값을 선택한다. 제4로터리 스위치(147)는 제2시간 선택 화살표(44)의 범위에 따라서 SDT 인자에 대한 값을 선택한다. 제5로터리 스위치(156)는 제3전류 선택 화살표(46)의 범위에 따라서 INSTPU 인자에 대한 값을 선택한다. 제6로터리 스위치(148)는 제4전류 선택 화살표(49)의 범위에 따라서 GFPU 인자에 대한 값을 선택한다. 제7로터리 스위치는 제3시간 선택 화살표(50)의 범위에 따라서 GFT 인자에 대한 값을 선택한다. 제8로터리 스위치(150)는 위상 전류 및 접지 전류의 시험값을 선택하는데 유효하다. 이들 테스트값은 실제 전류값을 모의 시험하는데 활용된다. 테스트 값들은 테스트 푸시버튼(151)의 동작에 관련해서만 그리고 상세히 설명될 어느 실제 전류 상태하에서만 주 명령 루프에 의해 작용한다. 테스트는 트립 또는 비트립 모드로 행해질 수 있는데, 다시 말하면 테스트 전류값이 선택된 테스트 전류값에 도달할 경우, 주 명령 루프는 트립 선호를 개시시키거나 트립 신호의 개시를 방지한다.

테스트 푸시버튼(151)에 인접하여 고장 선택 및 지시 판넬(63a)상에는 시스템 오퍼레이터로 하여금 동작상태가 그래서 허용된다면 트립 상태를 리셋시키는 트립 리셋 푸시버튼(152)이 배치된다.

트립 곡선부 및 트립 곡선부에 인접하여 인자 선택 로터리 스위치(144∼150,156)상에 고정 지시 LED(140∼143)의 상술된 배치로 인하여, 종래의 시간-트립 곡선 특성의 이해를 갖는 어느 시스템 오퍼레이터도 솔리드 스테이트 회로 차단기(60)를 동작시키고 이해할 수 있다는 것을 알 수 있다.

제7도에 도시된 바와 같이, 복수의 인자 선택 로터리 스위치(144∼150,156)는 데이타버스(101a)를 개재하여 마이크로프로세서(100)에 결합된다. 각 8위치 로터리 스위치의 와이퍼는 로터리 스위치 멀티플렉서(153)를 통하여 유일하게 로우로 당겨질 수 있다. 와이퍼의 위치에 따라서, 이 논리 "0"이 8개의 데이타 버스 라인중하나에서만 나타난다. 이에 의하여, 마이크로프로세서(100)는 각 8개의 로터리 스위치의 와이퍼 위치를 결정할 수 있다.

또한, 4개의 고장 원인 LED(140∼143)중 하나를 작동시키는데 필요한 정보가 데이타 버스(101a)를 통하여 통신된다. 이 고장 원인 정보는 래치 소자(154)에 결합되고, 이 래치소자(154)는 마이크로프로세서(100)의 폐쇄를 야기시키는 회로차단 경우에 고장 원인 LED의 작동을 유지하는데 유효하다.

테스트 푸시버튼(151)은 눌러질 경우 푸시버튼 멀티플렉서(133)의 입력상에 로우 신호를 실리게 하는데 유효하다. 푸시버튼 멀티플렉서(133)가 마이크로프로세서(100)로부터 출력된 테스트 푸시버튼(151)과 관련된 특정신호에 의해 어드레스될 경우, 테스트 푸시버튼(15l)의 작동은 마이크로프로세서(100)의 포트 1, 즉 버스(101b)로 통신된다.

또한, 트립 유니트부(63)의 고장 지시 및 선택부(63a)상에는, 마이크로프로세서(100)가 적당하게 동작하고 있다는 것을 지시하기 위해 상기 LED(155)가 배치된다. 상태 LED(155)와는 상태 FET(Q202)가 결합되고, 종래 LED 구동 방식으로 관련된 바이어스 저항(R207)이 접속된다.

제7도에 도시된 바와 같이, 풀업 저항 네트워크(RN201)가 데이타버스(101a)에 결합되고, 그러한 풀업 저항네트워크(RN201)는 단일 소자로서 대표적으로 도시되어 있지만, 실제로 각8개 데이타버스 라인에 대해 하나의 저항 소자를 포함한다.

고정 원인 LED(140∼143)는 시스템 오퍼레이터에게 전기회로의 상태를 알리는 시스템 오퍼레이터에 대한 정보 전달용 기본 보고 수단을 제공한다. 전력이 필요하지 않은 통상의 팝업 래칭 인디케이터 대신 트립 원인을 지시하기 위해 LED를 사용함에 있어서 라인 전류에 의해 구동되는 시스템 전원(77)이 파괴되었을때 전력소스가 트립 원인 LED(140∼143)에 전력을 공급하는데 유효하다는 것은 본래의 필요조건이다. 제8도에 도시된 백업 및 리셋 시스템이 이 태스크를 수행한다.

상술된 바와 같이, 고장 원인 LED(140∼143)를 제어하기 위한 LED 정보는 데이타 버스(101a)를 통하여 래치 소자(154)로 전송되고, 이 래치 소자(154)는 최종 전송된 입력 신호는 그 정보가 나중에 바뀔때까지 홀드시킨다.

또한, 고장 원인 LED(140∼143)중 어느 하나를 작동시키게끔 하이신호를 공급하는 래치 출력 라인(160)은 제3도에 도시된 보조 전원 및 경보회로(61) 부분으로서 제14도에 도시된 다수의 경보 소자로 고장 형태를 지시하는 하이 신호를 전송한다. 장 지연 경보 신호는 장 지연 트립 상태가 발생되었을때 전송되고, 접지 고장경보 신호는 접지 고장 트립 상태가 발생되었을때 전송되며, 단락회로 경보신호는 순간 트립 상태나 단 지연 트립 상태가 발생되었을때 전송되고, 그러한 두가지 트립 상태는 하나의 경보 신호를 형성하게끔 혼합된다. 이들 경보 신호들은 그들이 제14도의 경보회로로 전송되기 전에 저항 네트워크(RN203) 및 다이오드(D207∼D211)에 의해 버퍼된다.

래치소자(154)는 최대 정격값의 85%를 초과하는 전기 회로의 전류를 솔리드 스테이트 회로차단기(60)가 감지할때 조명되는 고 부하 LED(130)를 구동하는 목적으로 구성된다. 또한, 래치 소자(154)는 그것을 통한 트립신호의 래칭을 제공한다.

그러나, 일단 트립 동작이 제시되었을 경우, 전류 변성기(72,73)로부터의 전류 차단으로 인하여 시스템 5볼트 전원(77b)의 출력이 파괴된다. 트립상태에 따라서 언제든지 래치 소자(154)의 지속적인 동작을 유지하기 위하여, 전원 옥셔니어링 장치가 백업 및 리셋 시스템내에 구성된다. 시스템 5볼트 전원(77b)은 그것의 전압출력보다 크기가 작은 관련된 고정 DC 전압을 갖는 배터리(161)로서 제8도에 도시된 분리 고정 DC 전압 소스로 옥션(auction)된다. 이 방식으로, 솔리드 스테이트 회로차단기(60)가 정상 상태하에 동작하고 있을때 옥셔니어링 기능은 시스템 5볼트 전원(77b)과 관련된 더 높은 전압에 편승하여 항상 바이어스된다. 시스템 5볼트전원(77b)으로부터 공급 라인상에 배치된 제1옥션 다이오드(D212) 및 배터리(161)로부터의 공급 라인상에 배치된 제2옥션 다이오드(D213)를 포함하는 옥셔나어링 기능을 그렇게 바이어스시킴으로써 배터리(161)의 저장 용량이 정상 동작 상태동안 보전되고 소모되지는 않는다.

제2옥션 다이오드(D213)와 함께 배터리 소자(161)는 제5도에 도시된 트립 유니트부(63)의 정격 플러그부(63c)상에 배치되어, 배터리(161)가 소모되었을 경우 내부 배치 소자를 서비스하게끔 요구된 솔리드 스테이트 회로차단기(60)를 분리시킬 필요없이 대체될 수 있다. 본 발명에 있어서, 배터리는 3볼트 리튬 이산화망간 윗치형 배터리로서 사용되며, 트립상태 발생이후 14일까지에 이르는 동안 고장 원인 LED (140∼143)에 전력을 공급할 수 있다. 여기서 다른 형태의 배터리가 고려될 수 있을 뿐만 아니라 본 발명의 범위내에 있을 수 있다는것을 알아야겠다.

또한, 배터리 소자(161)와 관련하여 정격 플러그부(63c)상에는 배터리 체크 LED (162) 및 관련된 구동 저항(R605)이 배치된다. 배터리 체크 LED 및 구동 저항(R605)은 배터리(161) 및 램프 테스트 푸시버튼(163)과 직렬로 배치되며, 푸시버튼(163)은 눌러질 경우 배터리(161)의 상태를 지시하게끔 배터리(161)로부터 배터리 체크 LED(162)까지의 경로를 달성한다.

시스템 5볼트 전원 출력이 파괴되고 있는 트립 상태로의 정상 동작 상태 천이중에, 고장 원인 LED가 작동될수 있거나 고장 원인 LED(140∼143)중 어느 하나를 작동시킬 고장이 발생할 정도로 의사 버스 능동성이 래치소자(154)에 영향을 주지 못하게 반드시 해야 한다. 이 천이중에 래치 소자(154)의 래치 인에이블 LE 단자에서 잘못된 펄스가 발생할 수 있다는 것을 알았다.

이 잘못된 펄스가 틀리거나 고장된 과장 원인 지시를 개시시키지 못하게 하기 위해, 그러한 의사 버스 능동성이 틀리거나 고장된 고장 원인 지시의 작동을 야기시키지 않는 방식으로 FET 저항(Q204)이 래치 소자(154)의 래치 인에이블 단자 LE 및

단자

를 가로질러 접속된다. FET(Q204)의 게이트 단자는 래치소자(154)의

단자에 결합되어, 시스템 5볼트 전원의 파괴를 진행하는 리셋 신호는

단자

에 대하여 그리고 FET(Q204)를 개제하여 래치 인에이블 단자 LE에 대하여 작용함으로써 시스템 5볼트 전원으로부터 래치 소자(154)를 분리시키는데 유효하다.

트립 리셋 푸시 버튼(152) 및 관련된 리셋 회로는 고장 원인 LED(140∼143)가 꺼질 수 있게끔 래치 소자(154)의 리세팅을 허용하는 백업 및 리셋 시스템으로 구성된다.

FET(Q203)는 푸시버튼이 단극 방식인 시스템 리셋 푸시버튼(163)과 직렬로 배치된 드레인 및 소스 단자를 갖고서 접속된다. 시스템 5볼트 전원이 존재할 경우, FET(Q203)는 게이트 "온"되고, 이에 의해 트립 시스템 리셋 푸시버튼(163)이 눌러질때 다이오드(D214)의 캐소우드가 접지에 결합되고, 로우 신호가 마이크로프로세서(100)의 포트 1, 즉 버스(101b)에서 인식되는 멀티플렉서(133)를 개재하여 전송된다. 마이크로프로세서(100)가 리셋신호를 로우로서 감지할 경우, 소프트웨어에서 리셋이 요구되고 트립 상태가 클리어되어, 신호가 다이오드(D215)를 통하여 래치 인에이블 단자 LE로 전송될 수 있으며, 이에 의해 트립 원인 상태 디스플레이를 클리어시킨다.

시스템 5볼트 전원이 아직 회복되기 않았을 경우, 고장 원인 지시를 클리어시키는 것이 바람직할 수 있다. 트립 리셋 푸시버튼을 누름으로써 어느 신호 경로가 실시되게 된다. 이에 의해, 고장 원인 LED(140∼143)가 일단 시스템 오퍼레이터에 의해 필요한 정보가 누적되었다면 리셋된다. 또한, 시스템 오퍼레이터는 그가 고장상태를 서비스하고 있는 동안 임의경보 동작을 정지지킬 수 있다.

시스템 5볼트 전원(77b)이 유효하지 않으므로, FET(Q204)는 "오프" 상태로 있다. 또한, 백업 및 리셋 시스템의 옥셔니어링 특성은 배터리 전압을 전기 접합부(164)에 결합시키는 것이며, 이에 의해 트립 리셋 푸시버튼(152)이 눌러졌을때, 하이 신호가 배터리 소자(161)로부터 전기 접합부(164), 저항(R206), 커패시터(C209)및 다이오드(D216)를 통하여 래치 소자(154)의 래치 인에이블 단자 LE에 직렬로 결합된다. 따라서, LE 단자에서의 하이 펄스는 래치 소자(154)를 래치하게끔 인에이블시키고, 데이타 버스(101a)로부터 보이는 입력들은 마이크로프로세서(100)가 전력 상승되기 때문에 로우이다. 이어서, 래치 소자(154)에 대한 이들 로우 입력은 고장 원인 LED(140∼143) 및 관련된 경보장치를 끄기 위해 전송된다.

전기 회로와 관련된 접지 경로에서 흐를 수 있는 최대 허용가능 접지 고장 전류를 달성하는 솔리드 스테이트 회로차단기(60)에 대한 플러그 정격 시스템은 제9도에 도시된 하드웨어부 및 제19도에 도시된 플로우 차트로 나타내진 소프트웨어부를 포함한다.

400과 5,000 암페어 사이의 차단기 정격 범위를 가질 수 있는 회로차단기용 최대 접지 고장 전류에 관한 명세 표준치가 달성되었다. 회로차단기의 차단기 정격에 관계없이, UL/NEL 명세 표준치는 1,200 암페어 최대치로 설정되어 있다. 또한, 제5도, 5a도 및 5b도에 도시된 바와 같이 예컨대 성형 케이스 방식 및 금속 피복방식과 같은 여러가지 형태의 회로차단기 구조가 있다. 이를 각각의 경우, 고장 및 파넬 시스템(88)을 통하여 선택될 수 있는 이후 상세히 설명될 어느 전류 한계점을 유지할 필요조건이 있다.

트립 유니트(63)는 이 차단기 정격 범위로부터 다수의 상이한 회로차단기중 어느 것과 함께 사용될 수 있다. 트립 유니트(63)내에 정격 플러그(63c)를 설치함으로써, 사용자가 마이크로프로세서(100)안으로 전체 부하 전류 또는 차단기 정격을 프로그램시킨다. 정격 플러그(63c)가 사용되는 회로차단기 방식에 관한 플러그 코딩정보(63d) 및 그에 관련된 코드 승산기를 포함한다는 것을 주지해야겠다. 또한 주지해야할 것은, 어느 정격플러그(63c)는 어느 곡선 구성과 함께 사용될 수 있고 그 방식은 단지 예시 목적만으로 선택되었다는 것이다. 제9도에 도시된 바와 같이, 여기서는 제7도에서 상술된 GFPU 인자에 대한 선택 장치의 개선된 예시를 포함하는데, 정격 플러그(63c)내의 두 저항이 차단기 정격을 달성하는 기능을 수행한다. 각 저항은 A/D 변환기(82)의 입력 CH. 3 및 CH. 4에서 특정 전압을 생성하는 1/2 저항 분할기를 형성한다. 제1저항인 프레임 정격저항(R603)은 회로차단기 자체의 최대 능력을 특징지우는데, 그러한 능력은 통상 프레임 정격이라 언급된다. 제2저항인 플로그 정격 저항(R604)은 통상 프레임 정격 이하인 보호되는 부하 최대 능력을 특징지운다. 마이크로프로세서(100)는 CH. 3 및 CH. 4 입력상에서 A/D 변환을 주기적으로 수행하며, 그 결과에 따라서 내부 테이블로부터 회로차단기(60)의 전체 부하 정격으로서 해독될 전류값을 선택한다.

GFPU 인자는 데이타버스(101)를 통하여 마이크로프로세서(100)에 의해 판독되는 여덟가지 가능한 설정치중 하나로 시스템 오퍼레이터에 의해 수동식으로 선택가능하다. 이때 데이타버스(101a)를 통하여 취해진 특정정보는 전체 부하 정격을 나타내는 전류값과 관련하여 접지 고장 소프트웨어 서브루틴에 의한 사용을 위해 데이타 메모리 레지스터(104)중 하나에 저장된다.

특정 솔리드 스테이트 회로차단기에 대한 선택된 GFPU 인자 및 정격 플러그 값에 관한 정보가 누적되었을 경우, 제19도에 도시된 접지 고정 서브루틴은 선택된 GFPU 인자가 주명령 루프에 의해 작용될 수 있기전에 결정 동작을 수행해야 하며, 그러한 결정 동작에 의해 명세 표준치가 초과되지 않게 된다.

제19도에 도시된 바와 같이, 접지 고장 서브루틴의 동작을 예시한 플로우차트는 시스템 오퍼레이터에 의해 테스트 동작이 개시되었는지의 여부에 관한 결정을 먼저 수행한다. I²T형 곡선이 선택되었는지의 여부에 관한 결정과 관련된 동작 경로는 이후에 상세히 설명되겠다.

GFPU 설정에 대해 어떤값이 사용될 것인지에 관한 결정은 기능 블록(F303)에서 도시된 바와 같이 하나의 레지스터에서 GFPU에 대해 선택된 값 및, 기능블록(F304)에서 도시된 바와 같이 또다른 레지스터에서 프레임정격에 대한 플러그 설정값을 로드하는 것을 우선 요구한다. 이어서, 접지 고장 서브루틴은 브록(F305)에서 프레임 정격이 5,000 암페어와 같은지의 여부를 먼지 결정하고, 만일 그렇다면, 그 프로그램은 선택된 GFPU 설정값에 관계없이 GFPU 설정값에 1,200 암페어의 값을 로드하게끔 진행한다.

결정 기능 블록(F305)에 대한 응답이 "아니오"일 경우, 접지 고장 서브 루틴은 "예"결정이 도달될때까지 특정 프레임 정격값을 요구하게끔 진행하며, 그러한 특정 프레입 정격 조회는 결정 기능 블록(F306a∼F306e)으로서 도시되어 있고, 여기서 결정 기능 블록(F306e)이 프레임 정격이 1,600 암페어인지의 여부를 조회한다. 결정 기능 블록(F306e)에 대한 응답이 "아니오"일 경우, 어느 GFPU 인자도 선택되게끔 프레임 정격이 1,200암폐어 이하로 선택되는 것이 추론될 수 있으며, 그것은 명세 표준값내에 있다.

그러나, 결정 기능 블록(F306a∼F306e)중 어느 것에 대한 응답도 긍정일 경우, 결정 분석의 제2레벨이 수행되어야 하는데, 이 제2레벨은 선택된 GFPU 인자의 허용성에 관한 결정에 대응한다. 1,200 암페어를 초과하는 프레임 정격이 선택되었다는 것이 발견될시 접지 고장 서브루틴은 선택된 GFPU 인자가 프레임 정격으로 승산될때 1,200 암페어 명세 표준값을 초과하지 않는 결과를 생성하는지를 검증해야 한다. 이러한 목적으로, 제2레벨 결정 분석은 선택된 GFPU 인자의 검증을 생성할 수 있는데, 다시 말하면 선택된 값이 주명령 루프에 의해 작용되게끔 되거나 선택된 GFPU 인자 대신에 1,200 암페어 최대 접지 고장 정격의 대체가 이루어질 수 있다. 제2레벨 결정 기능 블록(F307a∼F307e)은 GFPU 로터리 스위치(148)의 세팅을 기초로 한 테이블링 기술을 사용한다.

일단 선택된 GFPU 인자나 대체된 최대 GFPU 인자를 사용할지의 여부를 접지 고장 서브루틴이 결정했을 경우, 전기회로와 관련된 접지 경로에서의 실제 접지 고장 전류와 GFPU 인자를 비교하는 것에 관하여 추가의 결정이 이루어진다. 그러한 결정 및 추가로 관련된 결정들은 이후에 상세히 설명되겠다.

상술된 순간 보호에 부가하여, 또한 솔리드 스테이트 회로차단기(60)에는, 순간 픽업 레벨보다 더 높은 레벨의 전류 흐름이 전기회로를 통하여 검출되고 그러한 하이 레벨의 전류가 설치중에 고장 배선상태의 유입으로 아마도 발생할 경우, 순간 트립이 개시되어야 한다. 그러한 특성은 통상 하드웨어 오버라이드 보호로서 언급되며 제10도의 오버라이드 회로로 본 출원에서 제공된다.

또한 하드웨어 오버라이드 회로가 꼭 트립 유니트부(63) 뿐만 아니라 전반적으로 솔리드 스테이트 회로차단기(60)의 프레임 정격 내압 용량과 관련되기 때문에, 접촉부(93B)의 내압 정격을 결정하는 소자들을 트립 유니트부(63)로부터 떨어져서 배치시키는 것이 이점적이겠다. 오버라이드 회로 픽업 인자로 언급될 수 있는 이내압 정격을 결정하는 소자가 회로차단기 프레임의 제조중에 설치되는데, 왜냐하면 오버라이드 회로 픽업 인자가 달성되는 것이 이때이기 때문이다. 제10도에 도시된 바와 같이, 오버라이드 회로 픽업 인자를 달성하는 소자는 제1플러그 단자(171)를 통하여 전기접합부(173)에 접속된 애노우드 단자를 갖는 제너 다이오드(170)이다. 오버라이드 제너 다이오드(170)의 캐소우드 단자는 제2플러그 단자(172)를 통하여 저항 네트워크소자(RN302)의 하나의 저항소자에 접속된다. 2개의 플러그 단자를(171,172)간에 오버라이드 제너다이오드(170)를 그렇게 배치시킴으로써, 오버라이드 제너 다이오드(170)는 최대 제조 및 유지 접근도를 제공하는 솔리드 스테이트 회로차단기(60)내의 한 특정 위치에 배치될 수 있다.

3개의 네거티브 옥셔니어링 다이오드(D320∼D322)를 포함하는 오버라이드 옥셔니어링 장치는 오버라이드 제너 다이오드(170)의 애노우드 단자에서 오버라이드 신호를 발생시키며, 오버라이드 신호는 전기회로에서 흐르는 위상 전류중 최대 전류에 비례한다. 오버라이드 신호는 최대 위상 전류의 아날로그 네거티브 진행 전파 정류 전압이고, 이 최대 위상 전류가 검출되는 하나의 브리지 정류기 및 관련된 전류 관찰 저항에 의해 생성된다.

3개의 브리지 정류회로(74a∼74c) 및 관련된 3개의 전류 관찰 저항(R320∼R322)은 각 전류 변성기(도시생략)로부터 위상 전류를 샘플하고 3가지 오버라이드 신호를 생성하며, 3개의 옥셔니어링 다이오드(D320∼R322)가 어느 신호가 최대인가를 결정한다. 포지티브 DC 브리지 정류기 출력은 제3도의 도시된 전류 멀티플렉싱 회로(79)에 접속되며, 또한 이후에 상세히 설명되는 바와 같이 제11도에 상세히 도시되어 있다.

오버라이드 제너 다이오드(170)는 브레이크 오버(breakover)가 소망 전류 레벨에서 발생하게끔 선택된다. 오버라이드 제너 다이오드(170)가 정상동작 상태에 있을 경우, 다시 말하면 브레이크오버 상태가 발생하지 않았을 경우, 오버라이드 FET (Q304)가 제1전류 경로(174)를 통하여 전류가 흐르게끔 바이어스된다. 소자들(C304,RN302,D310)은 명세내에 이르기까지 오버라이드 FET(Q304)의 게이트에 인가될 수 있는 네거티브 전압이 크기를 제한한다. 제1전류경로(174)는 5볼트 전원으로부터 저항 네트워크(RN302)의 저항소자 및 오버라이드 FET(Q304)의 드레인-소스 접합부를 통하여 접지로의 전류흐름을 달성한다. 오버라이드 FET(Q304)가 "온"상태에 있고 전류가 드레인-소스 접합부를 통하여 흐를 경우, 5볼트레벨이 저항 네트워크(RN302)의 저항소자를 가로질러 실질상 강하되게끔 전류가 제1전류경로(174)를 통하여 흐르고, 과부하 트립신호는 FET(92)로 전송되지 않는다.""

다이오드(D308)와 트립 FET(92)의 게이트 단자 사이의 지점에서 제2전류 경로(176)안으로, 소프트웨어 트립 라인(177) 및, 전류가 트립 FET(92)의 게이트 단자로 흐를 수 있게끔 다이오드(D308)와 동일한 방식으로 바이어스된 다이오드(D307)가 결합된다. 소프트웨어 트립 라인(177)은 트립 유니트 보호중 하나가 실시되었을때 마이크로프로세서(100)로부터의 트립신호를 트립 FET(92)로 전송한다.

하드웨어 오버라이드 상태가 발생했을 경우, 이 사실이 마이크로프로세서(100)로 전송되어야 하고 이것이 감지 라인(175)을 사용하여 행해진다. 오버라이드 FET (Q304)가 "오프"상태에 있는 점에 의해 제1전류 경로(174)가 개방되면, 5볼트 전원으로부터의 전류는 제2전류 경로(176)로 전환된다. 마이크로프로세서(100)는 디스플레이 목적으로 오버라이드 트립상태의 발생을 인식한다.

솔리드 스테이트 회로차단기(60)가 정상 동작중에 5볼트 DC 소스를 필요로 하는 전자회로 소자뿐만 아니라, 예컨대 30볼트 DC 소스를 필요로 하는 보정 소자(81,83)와 같은 더 높은 전압 레벨에서 동작하는 구성요소를 포함하기 때문에, 또한 트립 유니트부(6)가 입력 소스가 사용가능하다면 솔리드 스테이트 회로차단기(60)에 필요한 모든 동작 전압들을 필수적으로 제공할 수 있는 전원회로를 포함한다.

이 입력 소스는 전류 변성기(72,73)에 의해 트립 유니트부(63)에 결합되는 라인 위상전류로부터 통상 공급되는 것이다. 접지 전류에 대한 하나의 부가적 전파 브리지 정류기를 추가하는, 전기회로내의 위상수에 대응하는 다수의 전파 브리지 정류기는 일차 입력 소스로서 전원회로내에 구성된다. 제11도에 도시된 바와 같이, 3위상 시스템의 경우 전체 4개의 전파 브리지 정류기가 요구되며, 이들은 BR1, BR2, BR3 및 BR4로서 참조된다.

일단 위상 및 접지 전류가 전파 정류되었다면, 그들은 합산 다이오드(D313)의 애노우드에서 합산된다. 이어서, 그 합산된 전류는 커패시터(C306)를 30볼트 DC로 충전시키기 위해 활용되고, 그 충전은 다목적 주문 IC(79)의 션트 제어부(79b)의 제어하에 있는 션트 조절 FET(78)에 의해 션트 조절된다. 션트조절 FET(78)는 커패시터(C306)가 필수적인 30볼트 DC 레벨로 충전되었다는 것을 검출했을 경우 게이트 "온"된다. 션트 조절FET(78)가 게이트 "온"되었을 경우, 전파 브리지 정류기로부터의 합산된 전류는 접지로 션트되고, 커패시터(C306)는 이어서 30볼트 DC 레벨을 초과하는 레벨로 충전될 수 없다.

소스 접합점(180)은 합산 다이오드(D313)의 일차 입력 소스를 커패시터(C306)에 접속시킬 뿐만 아니라 외부 DC 소스 및 보조 전원과 같은 이차 입력 소스에서 다이오드(D307)를 통하여 초래한다. 일차 및 이차 입력소스는 입력소스들중 최대 소스가 커패시터(C306)을 충전시킬 수 있게끔 소스 접합점(180)에서 옥셔니어링된다. 다목적 주문 IC(79)의 션트 제어부(79b)는 필요한 전압레벨을 감시하게끔 션트 제어 회로로부터의 입력을 활용한다. 이 션트 제어 회로는 다이오드(D309,D310,D311), 저항(R303,R304) 및 저항 네트워크(RN303)와 관련된 저항 소자 뿐만 아니라 커패시터(C307)를 포함하며, 커패시터(C307)는 그것에 의해 주문 IC(79)가 션트 조절 FET(78)의 동작을 조절할 수 있도록 특징 전압 레벨이 다목적 주문 IC(79)에 입력되는 방식으로 구성된다. 또한, 저항(R303)과 저항(R304)의 접합부에서는 16볼트 DC의 공급이 유효하다. 따라서, 본 발명은 동작 전압을 감시하고 커패시터의 충전을 제어하는 기능을 수행하게끔 다목적 주문 IC(79)를 활용하는데, 그러한 기능은 종래의 비교 회로에 의해 또한 수행될 수 있고, 그 회로는 본 발명의 사상 범위내로 또한 간주될 수 있다.

게다가, 커패시터(C306)에서 그리고 션트 조절 회로로부터의 입력에서 적당한 동작 전압을 감지할시, 다목적 주문 IC(79)는 5볼트 초퍼 조절된 전원(77b)의 동작을 제어하는데 또한 유효하다. 점선 영역 이내로 제11도에 도시되고 부호(77b)로 지정된 초퍼 조절된 전원은 증폭기 A1 및 A2와 그에 관련된 바이어스 소자, 즉 관련된 바이어스 소자를 갖는 초퍼 조절 트랜치스터 쌍(Q308) 및, 관련된 조절 및 필터 소자, 즉 인덕터(L301), 다이오드(D317,D318), 저항(R317) 및 커패시터(C313)와 FET (Q316)로 구성된다.

이 경우에서, 다목적 주문 IC(79)는 커패시터(C306)에서의 동작 전압이 필수적인 30볼트 DC 레벨에 있을 경우에만 초퍼 조절된 전원(77b)의 출력을 인에이블 시키는데 유효하다. 그러나, 본 발명에 있어서 초퍼 조절된 전원(77b)의 제어는 션트 조절 FET(78)를 제어하는 것과 동일한 신호를 사용하여 수행된다. 바꾸어 말하면, 커패시터(C306)에서 30볼트 충전 레벨을 유지하게끔 션트 조절 FET(78)를 게이트 "온"시키는 다목적 주문 IC(79)의 제어하에 션트 조절 회로에 의해 달성된 신호 레벨은 또한 초퍼 조절된 전원(77b)의 동작을 인에이블 시킨다.

따라서, 솔리드 스테이트 회로차단기(60)의 전자 소자에 대한 5볼트 DC 동작 전압을 제공하기 위해 사용되는 전원 방식은 임계적 인자가 아니라는 것을 알 수 있으며, 단지 시스템의 적당한 동작 전압이 존재할 경우 5볼트 DC 출력이 유효하다는 것을 알 수 있다. 또한, 다목적 주문 IC(79)는 본래는 아니고 저절로 솔리드 스테이트 회로차단기(60)의 동작에 대한 임계 인자이다. 상술된 바와 같이, 다수의 상이한 전자 소자를 사용하는 어느 전자 회로는 출력 전압을 감시하고 커패시터 충전 및 5볼트 DC 전원 인에이블링을 제어하게끔 단일신호를 제공하는 기능 특성을 제공하는 다목적 주문 IC에 대해 대체될 수 있다.

제11도에서 커패시터(C306)를 충전하고 시스템 전원(77)에 소스를 제공하는 용도에 대해 설명되었던 위상 및 접지 전류는 주 명령 루프의 여러가지 보호 서브루틴에서 마이크로프로세서(100)가 적용시키게끔 선택 및 샘플하는 조절된 신호를 제공하기 위해 다목적 주문 IC(79)의 전류 멀티플렉싱부(79a)를 통하여 또한 결합된다.

제12도에 도시된 바와 같이, 위상 및 접지 전류는 전류 변성기(72,73)로부터 네개의 전파 브리지 정류기 BR1 내지 BR4에 결합된다. 각 전류는 전류 관찰 저항(R314∼R317)을 통하여 이차 권선(도시생략)으로의 복귀 경로를 완료하고, 그렇게 함에 있어서 그 자체의 아날로그 네거티브 진행 전파 정류된 전압을 생성한다. 이들 아날로그 전압 신호 각각은 저항(R310∼R313)을 통하여 전류값으로 재변환되고, 다목적 주문 IC(79)의 전류 멀티플렉싱부(79a)에 공급된다. 전류 멀티플렉싱부(79a)는 마이크로프로세스의 포트 3, 즉 버스(101c)를 통하여 전송된 선택신호에 의하여 제어되어, 마이크로프로세서에 의해 명령이 주어질때 전류 멀티플렉싱부(79a)는 그 입력들중 하나에서의 전류에 비례하는 단일값을 단자 IOUT에서 출력시킨다. 또한, 마이크로프로세서는 더 큰 범위의 입력 전류가 아날로그/디자탈 변환기(82)에 의해 디지탈화될 수 있는 것을 지시하고, 최종전류값은 내부적으로 그것의 참값으로 재스케일링된다.

전류 멀티플렉싱부(79a)의 전류 출력은 전류 보정 전위차계(P301) 및 참조보호(190)로 지정된 전류 보정증폭회로 A3을 포함하는 전류 보정회로(81)에 포함된다. 전류 보정 증폭기(190)의 출력은 채널 1로 지정되고, 아날로그/디지탈 변환기(82)에 입력된다.

전압 보정회로(83)로부터 출력되는 전압신호는 채널 2로 지정되고, 또한 아날로그/디지탈 변환기(82)에 입력된다. 전압 보정 회로는 전압 보정 전위 차계(P302) 및 참조부호(191)로 지정된 전압 보정 증폭기 A4를 포함한다.

전압 보정 회로(84)가 작용하는 신호는 멀티플렉싱된 선중성간 전압으로서 그 회로에 입력되며, 그러한 값은 전기회로와 관련된 실효 전력 및 에너지를 계산하는데 필요하다.

부호 및 전압 멀티플렉싱 소자(192)는 전기회로의 위상들 각각의 선 중성간 전압을 수신한다. 저항(R401∼R406)은 3개의 전압 분할 회로를 형성하고, 이 회로들은 다이오드(D401∼D406)와 함께, 선중성간 입력신호를 제한하게끔 기능을 하고, 선중성간 전압이 부호 및 전압 멀티플렉서(192)의 세 입력 라인에 입력되기 전에 통과해야 하는 조절 회로를 형성한다. 부호 및 전압 멀티플렉서(192)는 마이크로프로세서(100)로부터 적당한 선택 코드를 수신할 시 전압 보정 회로(83)에 멀티플렉싱된 전압 신호를 출력시킨다. 마이크로프로세서(100)의 포트 3, 즉 버스(101c)로부터 전송된 코드는 특정 위상의 선중성간 전압을 샘픔함과 동시에 그 위상의 전류에 대한 부호를 샘플한다.

부호 및 전압 멀티플렉서(192)에 대한 입력은 세 위상 각각에 관련된 각 전파 브리지 정류기 이전의 지점에서 전류 변성기(72)의 출력으로부터 취해진다. 이를 부호 신호는 저항 네트워크(RN402)의 저항 소자 및 다이오드(D408∼D413)를 포함하는 바와 같이 제12도에 도시된 저항 및 다이오드 구성을 결합 및 제한함으로써 분리및 제한된다.

보호 및 전압 멀티플랙서(192)에 의해 출력된 부호신호는 전류의 부호를 나타내는 디지탈 하이 또는 로우신호를 공급하는 디지탈화 회로 장치로 전송되며, 그러한 디지탈화된 신호는 마이크로프로세서(100)의 포트3, 즉 버스(101c)로 입력된다. 이 디자탈화 회로는 NPN 트랜지스터(Q401) 및 관련된 바이어스 소자, 즉 저항(R407,R409) 및 다이오드(D407)를 포함한다.

제6도이 도시된 디스플레이 보드 시스템이 임의로 선택되었을 경우에만 실효 전력 및 에너지가 요구되는 만큼, 보호 및 전압 멀티플렉서(192) 및 관련된 회로는 임의 장비이며, 실제로 디스플레이 보드 시스템으로부터 분리된다. 솔리드 스테이트 회로차단기(60)는 제12도에 도시된 에너지 및 전력회로를 갖는 임의 디스플레이보드 시스템을 가지고 구성될 수 있거나 그 회로없이 구성될 수 있다. 부호 및 전압 멀티플렉서(192) 및 관련된 회로는 실제로 제2도에 도시된 통신회로 및 입력부(62)와 함께 배치될 수 있다.

또한, 선택 멀티플렉서(193)는 제12도의 보정 및 선택회로 부분인 것으로서 도시되고, 사용자가 솔리드 스테이트 회로차단기(60)를 구입하지 않는 임의 선택을 솔리드 스테이트 회로차단기(60)의 제조자가 비선택하게끔하는데 유효하다. 선택 멀티플렉서(193)는 점퍼(J301∼J307)에 의해 선택가능하거나 비선택가능한 7가지 임의선택을 갖는 것으로 도시된다.

비선택 가능한 것으로서 도시된 임의 선택은 장 지연 보호 특성을 위해 어느 테이블을 사용할 것인지에 관한 점퍼 선택에 부과하여 다음과 같다 : 단 지연 보호, 접지 고장 보호, 순간 보호, 판별기 보호, 장 지연 메모리 비선택.

제5a도 및 5B도에 도시된 바와 같이, 모든 가능한 보호는 솔리드 스테이트 회로차단기(60)의 응용마다 선택될 필요는 없다. 제5b도에 도시된 실시예에서와 같이 어느 솔리드 스테이트 회로차단기 응용이 단지 장 및 순간 트립 보호 특성만을 요구할 경우, 단지 장 지연 곡선부 및 순간 곡선부(47)를 도시한 파넬부가 활용된다. 이 경우, 단 지연 보호는 부호(J303)에서 점퍼를 삽입함으로써 비선택되겠다.

제5B도에는, 단지 장 및 단 지연 보호가 요구되어 이에 의해 점퍼(J305)의 삽입으로 순간 트립 보호의 비선택을 야기시키는 상태가 예시되어 있다. 장 지연 메모리 특성의 선택은 장 지연 픽업 인자 이하의 상태를 감시할시 장 지연 탤리 인자의 감분을 고려하며, 그러한 장 지연 메모리 특성은 이후에 상세히 설명되는 바와 같다. 부호 및 전압 멀티플렉서(192)를 통하여 전송된 전압 보정 및 부호 정보와는 대조적으로, 선택정보는 임의 특성이 아니며, 실제로 요구된 전원회로 보드와 관련된 회로이다.

다수의 솔리드 스테이트 회로차단기(60)를 갖는 배전 시스템을 구성함에 있어서, 솔리드 스테이트 회로차단기와 중앙제어배치부(도시생략)간에 가능한 한 많은 정보를 통신할 뿐만 아니라, 구역 인터로킹 장치의 설명에서 상기 지적된 바와 같이 동작들이 서로 영향을 줄 수 있는 인접한 솔리드 스테이트 회로차단기(60)에 그러한 정보를 통신하는 것이 이점적이다.

솔리드 스테이트 회로차단기로부터 멀리 떨어지고 부하 감시 및 부하세딩 기능을 수행하는 중앙제어 배치부와 통신하는 솔리드 스테이트 회로차단기(60)를 갖기 위하여, 제13도에 도시된 통신시스템은 2라인 와이어 통신 구성(200)을 제공한다. 임피던스 정합회로(201)는 제13도에서 부호(86)로 점선 영역으로 도시된 통신시스템을 최소 신호 손실 또는 왜곡으로 라인 와이어(200)에 결합시킨다. 라인 구동회로(202)는 인입 통신신호를 그 통신 신호가 주문 통신 IC(203)에 의해 작용될 수 있게끔 조절한다. 마찬가지로, 증폭회로(205)는 주문통신 IC(203)로부터 출력된 통신 신호를 그 통신 신호가 라인 와이어(200)를 통하여 중앙제어배치부(도시생략)로 전송될 수 있게끔 조절한다.

주문 통신 IC(203)는 불연속 소자로 기능이 또한 실현될 수 있는 독립 통신 회로이다. 그러한 실시예가 본발명의 사상으로부터 벗어나지 않고 주문 통신 IC(203) 대신에 활용될 수 있다는 것을 알 수 있다. 솔리드스테이트 회로차단기(60)가 응답할 주파수를 구성하는 외부발진장치(204)가 예시되어 있다.

주문 통신 IC(203)는 도시된 3개의 BCD 스위치가 SW1 내지 SW3에 의해 달성된 12비트 어드레스 선택 코드를 통하여 프로그램될 수 있어서, 배전 시스템과 관련된 각 솔리드 스테이트 회로차단기가 독특한 어드레스 코드로 할당될 수 있고 이에 의해 그것에 따라 통신될 수 있다. BCD 스위치 SW1 내지 SW3은 이에 의해 주문 통신 IC(203)를 프로그램하여서, 인입 통신 신호의 그것의 특정 어드레스 코드를 인식할시에만 정보가 마이크로프로세서(100)로 통신되겠다.

주문 통신 IC(203)는 인입 통신 신호를 복조시킴과 아울러, 통신 판독/기입 신호의 명령하에 포트 2, 즉 버스(101c)에 입력된 직렬식 데이타를 통하여 마이크로프로세서에 의해 판독되는 디지탈 메세지를 그 신호로부터 인출하는데 유효하다. 또한, 마이크로프로세서의 포트 2, 즉 버스(101c)와 주문 통신 IC(203)간에는 인터럽트 신호 및 안전 체크 신호가 통신된다. 안전체크 신호는 인입디지탈 메시지의 안전성을 마이크로프로세서(100)로 하여금 검증하는 것을 허용하며 통신라인상의 노이즈 버스트로부터 발생할 수 있는 바와 같이 통신상의 에러가 발생할 경우 그 메시지를 거절하게 한다. 여러가지 방식의 안전 체계가 이 목적을 위하여 활용되고 본 발명내에 있는 것으로 간주되며, 그 실시예는 BCH 에러 검출이다.

마이크로프로세서(100)는 주문 통신 IC(203)를 통하여 원격 명령을 수신할시 차단기를 재폐쇄시킬 능력을 갖는다. 신호 반전 FET(Q502) 및 관련된 바이어스 소자(R507,R513)는 제14도에 도시된 재폐로 릴레이(CH805)를 폐쇄하는데 필요한 신호를 구동시킬 능력을 제공한다.

회로차단기의 주접촉부(도시생략)의 상태를 와인하는 폐쇄신호는 마이크로프로세서(100)의 포트 1, 즉 버스(101b)의 입력으로서 멀티플렉싱된다.

또한, 이 특정 솔리드 스테이트 회로차단기(60)와 관련된 마이크로프로세서(100)에 또다른 솔리드 스테이트 회로차단기에 의해 고장 상태가 감지되었다는 것을 알리는 구역 인터로킹 신호 SIN 및 GIN이 마이크로프로세서(100)로 전송된다. 상술된 바와 같이, SIN 신호는 단락 회로 상태를 나타내며 GIN 신호는 접지 고장 상태가 발생하여 다운 스트립 회로차단기에 의해 검출되었다는 것을 나타낸다.

마찬가지로, 구역 인터로킹 신호 SOUT 및 GOUT가 이 특정 솔리드 스테이트 회로차단기(60)에 의해 발생되며, 이 특정 회로차단기가 고장상태를 클리어시키게끔 차단 동작을 개시시킬 것을 지시하도록 다른 솔리드 회로차단기로 전송된다. SOUT 및 GOUT 신호는 데이터 버스(101a)로부터의 이 정보 및 래치소자(154)의 인에이블링을 수신할시 래치소자(154)를 통하여 전송된다.

임의 특성으로서, 보조 전원 및 경보회로 모듈(61)이 120/240 VAC, 50/60 hz 입력 전원으로부터의 비조절된 30볼트 DC 전력 소스를 공급한다.

제14도에 도시된 바와 같이, 이 외부 AC 입력은 강압 변성기 T1의 일차 권선에 결합된다. 변성기 T1의 이차권선은 전파 브리지 정류기(BR701)에 결합되며, 그 출력은 커패시터(C701)에 의해 필터링되어 비조절된 30볼트 DC 전압이 보조 전원(61)과 관련된 30볼트 및 GND 단자에서 유효하게 될 수 있다.

또한, 제14도에 도시된 보조 전원 및 경보회로 모듈(61)에는 부호(CR 801∼CR 805)로 지정된 복수의 릴레이 소자가 포함된다. 보조 전원부에 의해 전개된 30볼트 DC 레벨은 릴레이 소자 각각의 한측에 결합된다. 릴레이 소자(CR801∼CR805)중 하나를 활성화시키기 위하여, 그리고 그를 각각은 고 부하 상태, 단락회로상태, 접지 고장 상태 및 장 지연 인터럽트 상태와 같은 특정 동작 또는 고장 상태와 관련되는데, 제8도에 도시된 래치소자(154)로부터 신호가 수신되어야 한다. 그러한 고장 또는 동작 상태의 발생을 나타내는 래치 소자(154)로부터의 하이 신호를 수신할시, 특정 릴레이 소자(CR801∼CR805)와 관련된 FET가 게이트 "온"되어 그 릴레이 소자의 코일을 활성화되게 한다. 전류 재순환 다이오드(D801∼D805)가 그 코일 소자 각각과 결합된다.

릴레이 소자(CR801∼CR805)의 접점들은 그들이 지시하는 경보 또는 동작상태에 따라서 제14도에 도시되고, 예컨대 시스템 오퍼레이터에게 고장 또는 특정 동작 상태를 알리는 원격 디바이스를 구동할 수 있게끔 사용될 수 있다.

제13도의 통신 회로를 참조하여 상술된 재폐로 릴레이(CR805) 및 관련된 폐쇄 접점은 여기서 보조 전원 및 경보회로(61)상에 배치된다는 것을 알아야겠다.

제2도에 도시된 솔리드 스테이트 회로차단기의 동작은 제16도에 상세화된 각 기능 블록을 특정 참조함으로써 수반되는 주 명령 루프를 특정 참조하여 이제 설명되겠다.

제16도에 도시된 주 명령 루프는 마이크로프로세서 기초 솔리드 스테이트 회로차단기(60)내에서 수행되는 동작 방식 뿐만 아니라 이들 동작이 수행되는 시퀀스를 예시한다. 처음 솔리드 스테이트 회로차단기(60)에 전원을 접속하는 것으로부터 시작하여 65,536번째 샘플 단계의 완료에 이르기까지, 주 명령 루프내의 모든 명령은 부하 디바이스에 대한 손상을 방지하는 적시의 방식으로 순간 보호, 판별기 보호, 단 지연 보호, 장지연 보호 및 접지 고장 보호를 제공하는 것을 고려한 기선택된 시퀀스를 따라간다.

제16도에 도시된 바와 같이, 전력 상승 상태를 인식할시, 주명령 루프는 모든 필요한 하드웨어 리셋 및 시스템 초기 설정 동작을 실행하며, 포트 및 레지스터를 초기설정하는 것을 포함하는 것이지 그것으로 한정되는 것은 아니며, 이 리셋 및 시스템 초기설정 동작은 제16도의 부호(T101)로서 도시되어 있다.

이어서, 주 명령 루프는 기능(T102)으로서 도시된 타이머 인터럽트 동작을 대기한다. 이때, 제조단계중에 세트되는 솔리드 스테이트 회로차단기(60)가 50 또는 60hz 주파수로 동작할 것인지의 여부에 관한 검증이 기본샘플링 주기가 달성될 수 있게끔 이루어진다. 이 기본 샘플링 주기는 각 위상에 대한 전류와 전압의 연속 샘플세트간의 시간이다.

상술된 바와 같이, 배전시스템에 대한 손상을 방지하기 위하여 과전류 상태의 발생으로부터 50밀리초 정도로 통상적으로 매우 짧은 시간 이내에 트립동작을 개시시킬 수 있는 것이 필요하다. 이것을 맞추어주는 것은 조절된 신호에 대한 충분한 샘플링 및 계산동작을 수행하여 트립을 개시시킬 것인지의 여부에 관한 정확한 결정이 이루어졌다는 것을 보장하는데 필요하다. 또한, 샘플링 주파수와 샘플된 파형의 주파수간에 조정함에 있어서 1Hz 비트주파수가 고려되어야 하고 60Hz 신호의 경우에 부가의 16.17밀리초를 필요로 하는 것이 실현된다면, 따라서 샘플링 및 계산동작은 과전류 상태의 발생후 약 33.33밀리초내에 발생해야 한다. 또한, 본 발명의 솔리드 스테이트 회로차단기(60)는 1Hz 비트 주파수 시간 기간의 재계산을 간단히 요구하는 50Hz 주파수에서 동작하게끔 구성될 수 있으며, 그러한 구성은 본 발명의 사상내에 있는 것으로 간주된다.

적당한 수효의 전류 샘플링 및 계산동작을 선택함에 있어서, 8 샘플이 과전류 상태의 존재 여부에 대한 정확한 결정을 제공한다는 것이 결정되었다. 제15도에 도시된 외부 타이밍 디바이스(109)에 대한 주파수 선택은 주프로그램 루프의 그 부분을 실행하는데 필요한 동작 수효가 8 샘플에 도달하는 것을 알고서 계산될 수 있다. 상기 8 샘플 선택이 바람직한 샘플링 체계를 구성한다 할지라도, 다른 샘플링 속도 및 외부타이밍 주파수선택이 본 발명의 사상으로부터 벗어나지 않고서 이루어질 수 있다는 것을 알 수 있다.

타이머 인터럽트 기능(T102)으로부터, 위상 전류 및 전압을 샘플링하고 그 샘플링된 전류값의 크기를 제곱 및 합산하며 사용된 전력의 탤리를 계산하기 위한 서브루틴의 실행을 포함하는 부호(F100)로 지정된 제1주프로그램 기능으로, 주명령 루프가 진행한다.

제1주 프로그램 기능(100)과 관련된 상기 서브루틴을 완료한 후에, 주 명령 루프는 부호(SD100)로 지정된 제1샘플 결정을 수행한다. 이 제1샘플 결정(SD100)은 8 샘플이 완료되었는지의 여부를 조회한다. 이것이 8번째 샘플이 아닐 경우, 주 명령 루프는 INCOM 통신 링크 1C(203)를 체크하는 것(H101), 플러그 및 프레임 정적값을 체크하는 것(H102), 리드 온리 메모리(ROM) 자체 체크를 행하는 것(H103) 및 솔리드 스테이트 회로차단기(60)의 여러가지 푸시버튼 상태를 체크하는 것(H104)을 포함하는 일련의 보조 기능을 실행한다.

이것이 8번째 샘플이라는 것이 결정되었을 경우, 주 명령 루프는 순간 보호 서브루틴, 단 지연 보호 서브루틴 및 판별기 서브루틴을 실행하는 것을 포함하는 부호(F200)로 지정된 제2주프로그램 기능을 실행하게끔 진행한다.

제2주 프로그램 기능(F200)의 완료를 따라서, 주 명렁 루프는 접지 고장 보호 서브루틴을 실행하는 것을 포함하는 부호(F300)로 지정된 제3주 프로그램 기능을 실행하게끔 진행한다.

제3주 프로그램 기능(F300)의 완료시, 주 명령 루프는 이전 8 샘플에 대해 취해진 위상 및 접지 전류에 대해 누적된 합을 0으로 하는 서브루틴에 의해 수반되는 트립 서브루틴의 실행을 포함하는 부호(F400)로 지정된 부가 보조 기능을 수행하게끔 진행한다.

제4주 프로그램 기능(F400)의 실행을 따라서, 주 명령 루프는 64 샘플이 완료되었는지의 여부를 조회하는 부호(SD200)로 지정된 제2샘플 결정을 실행하게끔 진행한다. 현재 샘플이 64번째 샘플이 아닐 경우, 주 명령루프는 후속 세트의 샘플이 취해져야 할 때까지 대기하도록 타이머 인터럽트 기능(T102)으로 복귀하게끔 진행한다.

제2샘플 결정(SD200)에 대한 응답이 긍정일 경우, 주 명령 루프는 장 지연 서브루틴의 실행을 포함하는 부호(F5400)로 지정된 제5주프로그램 기능을 실행하게끔 진행한다.

제5주 프로그램 기능(F500)의 완료시, 주 명령 루프는 각 샘플에 대한 위상 및 접지 전류에 대한 합을 0으로함으로써 수반되는 디스플레이 서브루틴의 실행을 포함하는 부호(F600)로 지정된 제6주프로그램 기능을 실행하게끔 진행한다.

제6주프로그램 기능(F600)을 완료한 후에, 주 명령 루프는 256 샘플이 완료되었는지의 여부를 조회하는 부호(SD300)로 지정된 제3샘플 결정을 실행하게끔 진행한다. 제3샘플 결정(SD300)에 대한 부정응답은 타이머 인터럽트 기능(T102)으로의 복귀를 야기시킨다. 제3샘플 결정(SD300)에 대한 응답이 긍정일 경우 주명령 루프는 평균전력을 계산하고 디스플레이 서브루틴과 함께 사용하기 위해 전력 및 에너지를 스케일링하기 위한 서브루틴을 실행하는 부호(F700)로 지정된 제7주프로그램을 실행하게끔 진행한다.

제7주프로그램 기능(F700)의 완료를 따라서, 주명령 루프는 이 샘플이 65,536번째 샘플인지의 여부를 조회하는 부호(SD400)로 지정된 제4샘플 결정을 실행하게끔 진행한다. 제4샘플 결정(SD400)에 대한 응답이 부정일 경우 주 명령 루프는 완료되고 타이머 인터럽트 기능(T102)으로 복귀하게끔 진행한다. 제4샘플 결정(SD400)에 대한 응답이 긍정일 경우, 주 명령 루프는 디스플레이 서브루틴과 함께 사용하기 위한 피크 요구값을 결정하기 위한 서브루틴을 실행하는 부호(F800)로 지정된 제8주프로그램 기능을 실행하게끔 진행한다. 제8주프로그램 기능(F800)의 완료시, 주명령 루프는 그것이 샘플링 시퀀스를 시작하게끔 타이머 인터럽트 기능(T102)으로 제차 진행될 수 있도록 완료되었다.

제17도에 도시된 바와 같이, 제1주프로그램 기능(Fl00)에서 수행되는 동작 시퀀스는 디지탈화를 위해 IA로 지정된 위상 A에서의 전류뿐만 아니라 VA로 지정된 위상 A와 관련된 선중성간 전압을 선택하는 것으로 시작하며, 그러한 선택기능은 부호(F101)로 지정된다. 위상전류 IA 및 선중성간 전압 VA의 선택을 따라서, 부호(F102)로 지정된 블록으로 도시된 바와 같이 A/D 채널 1 및 2를 통하여 위상 전류 IA 및 선중성간 전압 VA를 샘플하게끔 서브루틴이 진행한다. 위상전류 IA의 크기에 대한 변환은 부호(F103)로 지정된 후속기능 블록에서 수행되며, 위상 전류 IA를 야기시키는 그러한 변환은 12비트 2진수로서 표현된다. 제곱 동작은 기능 블록(F104)으로 도시된 바와 같이 제곱된 위상 전류 IA를 나타내는 이 12비트 2진수로 수행된다. 이어서 위상전류 IA에 대한 이 제곱된 값은 ASUM 및 A8SUM으로 지정되고 64제곱 전류와 8제곱 전류의 합을 각각 나타내는 위상 A에 대한 전류합에 가산된다.

이 동일 시퀀스 동작은 위상 B 및 C에 대한 전류 및 선중성간 전압에 대하여 반복된다. 따라서, 기능 블록(F105∼F108)은 위상 B 전류 및 선중성간 전압 VB에 대해 동작한다. 기능 블록(F109∼F112)은 위상 C에 대해 동작한다. 솔리드 스테이트 회로차단기(60)의 보호 특성은 접지 고장 전류를 사용하여서도 수행되며, 기능블록(F113∼F116)은 전기회로와 관련된 접지경로에서의 흐름에 따라 측정된 전류에 대한 상술된 동작을 수행을 예시한다.

상기 동작을 따라서, 전기회로의 각 위상에서의 순간 전력이 계산되고 합산된다. 이 계산을 위상 A의 전류에 대해 수행하기 위하여, 프로그램은 먼저 위상 A에서의 전류크기에 대한 값뿐만 아니라 전류부호를 인출하고, 그러한 인출동작이 기능 블록(F117)으로 도시되어 있다. 위상 A에 대한 선중성간 전압이 이미 샘플링되었을경우, 기능 블록(F118)은 위상 A에 대한 이 선중성간 전압을 위상 A의 전류로 송신함으로써 전력값이 계산될수 있다는 것을 예시하고, 반면에 전류의 보호는 아직까지 고려하고 있다. 기능 블록(F119)은 이 계산 결과가 이어서 전력 탤리에 가산된다는 것을 예시한다. 기능 블록(F120∼F122)은 시스템의 위상 B에서의 전력 계산및 전력 탤리에 대한 가산을 예시하며, 기능블록(F123∼F124)은 위상 C에서의 전력에 대한 유사한 계산 및 가산을 예시한다. 기능 블록(F124)의 완료시, 제1주프로그램 기능(F100)은 주명령 루프가 이어서 제1샘플 결정(SD100)을 실행하게끔 진행할 수 있도록 완료된다.

제18도에 도시된 제2주프로그램 기능(F200)은 8 샘플 그룹이 완료되었다는 제1샘플 결정(SD100)에 의한 결정을 따라서 실행된다.

이것이 8번째 샘플인 것을 결정할시, 제2주프로그램기능(F200)은 A8SUM, B8SUM 및 C8SUM으로 지정된 이전의 8 샘플에 대한 제곱전류합계를 인출함으로써 시작하고 기능블록(F201)으로 예시된 순간 서브루틴을 실행하게끔 진행한다. 또한, 기능 블록(F201)은 MAXI²으로 지정된 제곱 전류 합계의 최대를 지적하게끔 제공된다. 순간 서브루틴은 순간 픽업 선택을 의미하는 스위치(156)상의 스위치 판독동작을 수행하게끔 진행하며, 그러한 스위치 판독 동작은 부호(F202)로 지정된다.

기능 블록(F203)으로 예시된 바와 같이 프레임 방식 및 차단기 플러그 방식을 반영하는 전격 플러그 코딩(63d)을 기초로 하여 세가지 순간 픽업 테이블중 어느쪽이 사용될 것인지에 관한 결정을 따라서, 순간 픽업값이 선택된다(F204). 또한, 기능 블록(F203)에는 특정방식의 회로차단기에 대한 순간 픽업 인자에 대한 한계값이 사용되는지를 결정함에 따라 INSTPU SW(156)상의 6번째 및 7번째 스위치 위치 할당이 예시되고, 이들두 설정값은 변환목적으로 주명령 루프에서 활용되는 단위당 승수(M1,M2)를 달성한다.

순간 서브루틴은 기능 블록(F205)으로 도시된 바와 같이 이를 두값간의 비교 동작을 수행하고, MAXI²값이 순간 픽업 데이블 판독값을 초과할 경우 순간 트립 상태가 기능블록(F206,F206a)으로 예시된 바와 같이 개시된다.

판별기 서브루틴은 회로차단기를 통한 초기의 전력 흐름중에 전류 상태를 감시하는 목적을 제공한다. 이 목적을 위하여, 처음의 소수 사이클동안 판별기 서브루틴만이 동작하고, 그후 후속 초기전력 흐름이 발생할때까지 바이패스된다. 또한, 초기 전력 흐름은 전기회로내의 기선택된 최소전류의 개시값으로서 검출된다는것을 알아야 한다.

기능 블록(F207)은 단위당 0. 1로서 판별기 서브루틴의 동작을 개시시킬 최소 전류값을 예시한다. 이 최소전류값을 만족시키지 못하는 것에 의해 DCOUNT로 지정된 판별기 카운트의 0화가 야기된다(F207a). 이 값이초과되었을 경우, 판별기 서브루틴은 판별기 보호를 실행함과 아울러 4의 값이 도달될 때까지 판별기 카운트 DCOUNT를 중분시키게끔 진행한다(F208). DCOUNT의 값이 4의 값에 도달했을 경우, 기능블록(F208)은 동작 시퀀스를 판별기 동작을 종료시키는 것으로 가게한다. 판별기 보호는 이 경우 단위당 11인 기선택된 전류값에 MAXI²값을 비교하는 것으로 이루어지고, 그러한 체크 기능은 기능 블록(F210)으로 도시되어 있다. MAXI²값이 기선택된 값을 초과할 경우, 판별기 트립이 개시된다(F211). 단 지연 서브루틴은 임의의 단 지연 보호특성에 관련되기 때문에 단 지연 보호 특성이 선택 멀티플랙서(193)와 관련된 점퍼(J303)를 체크함으로써 선택되었다는 것을 우선 검증해야 한다. 이 체킹 동작(F211)이 단지연 보호 특성이 선택되지 않았다는 결정을 야기할 경우, 제2주프로그램 기능(F200)이 완료된다.

단지연 보호 특성이 선택되었을 경우, 스위치 판독 동작(F212)이 단지연 스위치(146)상에 수행되고, 솔리드 스테이트 회로차단기(60)에 대해 프레임 방식 및 차단기 플러그 방식을 반영하는 정격 플러그 코딩(63d)에 관한 결정에 따라서(F213), 부호(F214)로 도시된 바와 같이 세가지 단지연 픽업 테이블 설정값 SDPU중 하나가 식별된다. INSTPU SW(156)상의 스위치 위치 6 및 7의 할당과 마찬가지로, STPU 스위치(146)에 대한 6번째 및 7번째 스위치 위치가 특정 방식의 회로차단기에 대한 단지연 전류 한계값을 결정한다. SDPU 스위치(146)에 의해 전송된 정보는 선택되었을 경우 정격 플러그(63c)상에 표시되는 바와 같은 값을 갖는 6 고정 설정값 및 2 가변 설정값을 포함한다.

이어서, 이 단지연 설정값 SDPU는 MAXI²값과 비교된다(F215). 값 MAXI²이 SDPU 설정값보다 작을 경우, 단지연 서브루틴은 SOUT 신호의 부재로 하여금 이어서 단지연 탤리 카운트 STALLY를 0으로 하게 하고(F215b), 이어서 제2주프로그램 기능(F200)의 종료로 진행한다.

MAXI²값이 SDPU 설정값보다 크거나 같을 경우, SD 인터로크 신호 SOUT를 부여하는 명령이 실행된다(F216). 이때 단지연 트립 상태를 개시시키는 것보다 오히려, 단지연 트립 서브루틴은 먼저 단지연 인터로크 신호 SIN이 존재하는지의 여부를 결정하고(F217), 이 신호 SIN은 또다른 솔리드 스테이트 회로차단기에 의해 단지연 고장상태가 식별되었다는 것을 나타내겠다. 이 단지연 인터로크 입력신호 SIN을 수신하는 것이 없다면, 단지연 서브루틴은 이것이 단지연 상태의 제2연속 인식인지의 여부를 조회하게끔 진행한다(F218). 따라서, 이 상태의 두가지 연속 인식의 필요조건에 의해 노이즈 상태애 기인할 수 있는 단지연 트립 상태의 잘못된 개시 발생이 방지된다.

단지연 고장이 현재 위치에서 발생했을 경우의 단지연 트립 상태의 신속개시와는 대조적으로 능동 SOUT신호의 부재시 능동 SIN 신호에 의해 검출된 단지연 고장 상태에 대한 시간 지연 응답이 실행된다.

단지연 서브루틴의 시간 지연부 하에서, 응답이 I²T 방식일 수 있거나(F220) 고정시간일 수 있다(F222). 제5도에 도시된 점선으로 표시된 경사진 단지연 곡선부(45b)에 대응하는 FT 응답이 선택되었을 경우, STALLY로 지정된 단지연 탤리가, SDT 스위치(147)로부터 판독되는 바와 같은 SDT 인자의 선택에 따라서(F223), 단지연 탤리 테이블로부터 취해진 기선택된 값인 STALLY LIMIT로 지정된 단지연 탤리 한계값과 비교하여 사용하기 위해 계산된다(T221).

I²T 응답에 대한 STALLY 값은 관계식 STALLY=STALLY+MAXI²에 따라서 계산되며, 여기서 그 결과값 STALLY는 MAXI²인자에 의해 증분된 이전 STALLY와 같다. 비교기능(F224)이 측정된 STALLY가 STALLY 한계값과 같거나 초과한다는 것을 결정하는 경우에, 단지연 트립 상태가 개시되고(F225), 제2주프로그램 기능이 종료된다.

I²T 응답이 선택되지 않았을 경우, 그 측정된 STALLY 인자는 관계식 STALLY = STALLY +10PU에 의해 결정되고, 이어서 이 값은 단지연 트립이 개시되어야 하는지의 여부를 결정하게끔 STALLY 한계값에 비교된다. 기능 블록(T222)하의 측정된 STALLY에 대한 계산에 의해, 제5도의 실선으로 표시된 수직 단지연 곡선부(45a)로 도시된 응답 곡선에 대응하는 고정시간 트립이 발생한다.

단 지연 서브루틴 완료시, 주명령 루프는 제3주프로그램 기능(F300)을 실행하게끔 진행하며, 이 제3주프로그램기능(F300)은 적당한 접지 고장 설정값 GFPU를 선택하고, 이 접지 고장 설정값을 사용하여 측정된 접지 고장값과 비교하여서 접지 고장 트립 상태가 개시되어야 하는지의 여부 및 그 개시될 때를 결정하는 동작을수행한다.

제19도에 도시된 바와 같이, 접지 고장 서브루틴은 접지 고장 보호 특성이 실제로 본 발명에서 활용되는지의 여부를 선택 멀티플렉서(193)로부터 점퍼(J304) 체크를 통하여 검증한다. 접지 고장 보호 특성이 선택되지 않았을 경우, 주명령 루프는 후속 주프로그램 기능으로 진행한다. 이 특성이 선택되었을 경우, 접지 고장 서브루틴은 오퍼레이터가 테스트동작을 요구했는지의 여부를 조회하고(T301), 그랬을 경우 이때의 측정된 접지고장 전류가 기결정된 쓰레솔드 값보다 크거나 같은지의 여부를 조회한다(F302). 그러한 접지 전류가 검출되었을 경우, 서브루틴은 테스트 동작에 대한 요구를 무시한다(F302a). 그러나, 이 접지 고장 전류가 쓰레솔드 레벨 이하일 경우, 스위치 판독 동작(F321)이 접지 고장 트립 상태가 개시되어야 하는지의 여부를 결정할 비교동작안으르 대체되는 이값으로 테스트값을 선택하게끔 테스트 로터리 스위치(150)상에서 수행된다(T322).

테스트 동작이 오퍼레이터에 의해 호출되지 않았을 경우, 접지 고장 서브루틴은 스위치 판독 동작을 GFPU스위치(1대)상에서 수행하고(F303), 이값은 후속동작에서 사용하기 위한 접지 고장 픽업값 GFPU를 인출하게끔 활용된다.

이 GFPU값의 결정에 따라서, 접지 고장 서브루틴은 A/D 변환기(82)의 채널 3으로부터 플러그 정격값을 선택하고, 이어서 선택된 GFPU값이 UL/NEC 명세 표준값내에 있다는 것을 검증하는 프로그램부를 실행한다.

G8SUM으로 지정된 이전 8 샘플에 대한 접지 전류 합계로부터 취해진 측정된 접지 고장 전류값과 선택된 GFPU값간에 비교동작이 수행된다(F309). 접지 인터로크 출력신호 GOUT는 G8SUM값이 GFPU 설정값과 같거나 초과할 경우 부여된다(F310). GFPU 인자가 초과되었을 경우, 접지 고장 인터로크 신호 GIN이 또다른 솔리드 스테이트 회로차단기로부터 수신되었는지의 여부를 알기 위해 체크가 먼저 행해진다(F311). 그러한 GIN 신호가 수신되었을 경우, 접지 고장 서브루틴은 단 지연 보호에서 수행된 것과 유사한 시간 지연 응답을수행한다(F314). GIN 신호가 검출되지 않았을 경우, 접지 고장 서브루틴은 단 지연 서브루틴에서 실행된 것과 동일한 방식의 신속 트립 응답을 실행한다. 다시말하면, 접지 고장 트립 상태를 개시시키기 위하여(F313), 접지 과전류의 제2연속 발생이 검출되어야 하며(F312), 따라서 제1발생이 노이즈 결과였을 경우 잘못된 트립을 방지한다.

또한, 단 지연 서브루틴과 마찬가지로, GIN 신호가 수신되었을 경우, 접지 고정 서브루틴은 I²T 응답이거나 고정시간 응답일 수 있는 시간 지연 응답을 실행한다(F314). 제5도의 점선으로 표시된 경사진 접지 고장 곡선부(48b)에 대응하는 I²T 응답이 선택되었을 경우, 접지 탤리값 GTALLY는 관계식 GTALLY=GTALLY+G8SUM을 사용하여 계산된다(F315). I²T 응답이 선택되지 않았을 경우 GTALLY는 GTALLY=GTALLY+0.628 PU²과 같이 계산된다(F316). GTALLY 한계값은 GFT 스위치(149)의 기능으로서 선택된다. 계산된 GTALLY를 GTALLY LIMIT와 비교하는 비교 동작(F317)은 접지 고장 트립 상태를 개시시킬지의 여부에 관한 결정을 제공한다(F313). GTALLY 측정값은 G8SUM이 GFPU 이하로 떨어졌다는 결정을 따라서 0으로 가지않는다는 것을 알아야겠다. 그대신, GFPU값 이하로 G8SUM 값의 발생시 GTALLY값은 관계식 GTALLY=GTALLY-0.25 PU²으로 정의된 특정 인자에 의해 감분된다. 이에 의해, 접지 고장 서브루틴이 아아크 접지고장을 처리할 수 있게 된다.

순간 보호, 판별기 보호등과 같은 여러가지 보호 특성을 실시한 서브루틴이 실행되었다면, 트립 메카니즘을 작동시키고 필요한 고장 원인 정보를 디스플레이하는 동작으로 이 개시된 트립상태를 변환시키는 동작은 수행되기 위해 남아있는다. 이 변환 동작은 트립 서브루틴을 주로 포함하는 제20도에 도시된 제4주프로그램 기능(F400)에 의해 수행된다.

트립 서브루틴은 먼지 트립 플래그가 세트되었는지의 여부를 결정하고(F401), 그 트립 플래그는 트립 상태를 개시시킬 수 있는 보호 서브루틴중 어느 하나에 의해 활성화되는 프로그램된 비트 할당내의 복정 비트이다. 트립 플레그가 세트되지 않았다는 것이 결정될 경우, 트립 서브루틴은 이전 8 샘플에 대해 취해진 누적된 제곱이상 전류 및 접지 전류에 대해 저장된 내용을 클리어시키게끔 저장하고, 이들 누적된 전류는 A8SUM, B8SUM, C8SUM 및 G8SUM으로 지정되며, 이것을 따라서 제4주프로그램 기능(F400)의 종료로 진행한다. 트랩 플래그가 세트되었다는 것이 결정될 경우, 트립 서브루틴은 보호 서브루틴이 트립 상태를 개시시켰다는것을 결정하고 이에 의해 적당한 고장 원인 LED를 조명한다.

트랩 플래그가 순간 서브루틴, 플러그 체킹 서브루틴 또는 오버라이드 서브루틴에 의해 세트되었을 경우, LED4로 지정된 LED가 조명된다. 단지연 트립 상태가 검출되었을 경우, LED3으로 지정된 LED가 조명된다. 접지 고정 트립 상태가 검출되었을 경우, LED2로 지정된 LED가 조명된다. 장지연 트립 상태가 검출되었을경우, LED1로 지정된 LED가 장지연 트립 상태가 발생되었다는 여부, 또는 장지연 트립상태에 접근하는 상태가 존재한다는 여부에 대해 조절되는 지속 또는 명멸 방식으로 조명된다. 보호 특성이 트립 상태를 개시했다는 것에 관한 결정에 따라서, 트립 서브루틴이 트립 출력 포트를 1로 세트시키게끔 진행하며 이에 의해 트립 메카니즘(93)의 작동을 인에이블시킨다. 트립 출력 포트가 현재 하이로 세트되었다면 트립 서브루틴이 완료된다. 근본적으로 장지연 서브루틴으로 이루어진 제5주프로그램 기능(F500)은 주명령 루프가 64 샘플 그룹을 완료했다는 것을 결정할 시에만 실행되고, 이 결정은 제16도에 도시된 제2샘플 결정(SD200)에 의해 이루어진다.

제1 64번째 샘플 그룹의 완료를 따라서, 제5주프로그램 기능이 재폐로 릴레이 구동기를 턴 오프시키기 위한 명령을 개시시키고, 이에 의해 재폐로 릴레이 작동 기간을 약 1/4초로 제한한다. 장 지연 서브루틴에 의해 수행되는 제1동작(F503)은 제1주프로그램 기능(F100)의 실행중에 이전에 결정된 MAXI²값의 인출동작이다. 장 지연 보호 특성이 선택되었다는 것을 결정한 후에 장 지연 서브루틴은 LDPU 스위치(144)의 세팅에 따라서, 그리고 선택 멀티플렉서(193)게 관련된 장 지연 테이블 점퍼(J301) 또는 (J302)가 선택되었는지의 여부를 체크함으로써 결정된 제1 또는 제2장 지연 테이블의 선택에 따라서 LDPU값을 인출한다.

이어서, 이전에 인출된 MAXI²값과 방금 인출된 LDPU 인자간의 비교는 LDPU 플래그가 세트되어야 하는가의 여부를 결정하거나, 고부하 LED를 조명할만한 LDPU 인자가 접근되는지의 여부를 결정하는 또다른 장지연 서브루틴 경로가 취해져야 하는지의 여부를 결정한다.

SDPU 인자가 MAXI²값과 같거나 초과했을 경우, LDPU 플래그가 세트되고 LTALLY로 지정된 장 지연 탤리가 LTALLY=LTALLY+MAXI²으로서 계산된다. 이어서, 그 결과적인 LTALLY값은 LDT 스위치(145)의 판독기능으로서 결정되는 LTALLY LIMIT와 비교하여 사용된다. 결과로 측정된 LTALLY가 LTALLY LIMIT를 초과할 경우, 장 지연 트립 상태가 개시되고 제5주프로그램 기능(F500)이 이어서 종료된다. 결과 LTALLY가 LTALLY LIMIT보다 작을 경우, 제5주프로그램 기능(F500)이 장 지연 트립 상태를 개시시키지 않고 종료된다.

LDPU 플래그가 MAXI²값이 LDPU 인자보다 작을 경우 발생할때 세트되지 않았을 경우, 장 지연 서브루틴은 MAXI²값이 LDPU 인자의 85%를 초과하거나 같은지의 여부를 결정하는 또다른 프로그램 경로를 따른다. 그렇다면, 고부하 LED가 조명되고, 그렇지 않다면 LDPU 플래그가 클리어된다. 이어서, 장 지연 서브루틴의 다른 프로그램 경로가 장 지연 메모리 특성이 선택 멀티플렉서(193)와 관련된 선택 점퍼 (J307)를 통하여 선택되었는지의 여부를 결정한다. 장 지연 메모리가 선택되지 않았을 경우, 인자 LTALLY가 LDPU 플래그의 클리어링을 따라서 클리어된다. 장 지연 메모리 특성이 선택될 경우, 접지 고장 탤리 GTALLY의 상태와 마찬가지로 장지연 탤리 LTALLY가 감분되어, LDPU 인자와 같거나 초과하는 MAXI²값의 산발적인 발생경우에 LTALLY인자 다소가 다소의 0 아닌 값을 보유할 것이다. LTALLY의 감분은 0의 더낮은 한계값을 갖는 관계식 LTALLY=LTALLY-1 PU²을 사용하여 행해진다. 이 감분 동작을 따라서, 제5주프로그램 기능(F500)이 완료하고, 이어서 주명령 루프가 제6주프로그램 기능(F600)을 실행하게끔 진행할 수 있다.

또한, 제2도에 도시된 디스플레이 서브루틴을 일차적으로 포함하는 제6주프로그램 기능(F600)이 64번째 샘플후에 실행된다.

디스플레이 서브루틴에서 실행되는 제1기능은 트립 플래그가 세트되는지의 여부에 대한 결정이다(F601). 트립 상태가 개시되었다는 것이 결정되었을 경우, 디스플레이 서브루틴은 트립 무원인 플래그가 세트되는지의 여부를 결정한다(F602). 트립 무원인 트립이 세트될 경우, 디스플레이 서브루틴은 가능하다면 어느 현재 경고메시지를 디스플레이하게끔 진행한다(F604). 트립 무원인 플래그가 세트되지 않을 경우, 디스플레이 서브루틴은 어느 현재 트립 원인 메시지를 디스플레이한다(F603). 기능(F604)에 의해 우선 순위로 디스플레이된 경고메시지 형태는 RAM 고장, ROM 고장, 플러그 고장, 네거티브 전력상태 및 장 지연 픽업상태에 대응한다.

경고 또는 트립 메시지가 보장된 것이 없을 경우, 디스플레이 서브루틴은 다음중 하나일 수 있는 디스플레이될 파라미터를 선택한다 : RMS 위상 전류, 피크 요구값, 현재 요구값 또는 에너지, 이 선택은 궁극적으로 디스플레이 단계 푸시버튼(132)의 조종을 통한 사용자 제어하에 있다.

일단 선택되었을 경우, 디스플레이될 파라미터는 우선 스케일링되어 영숫자 디스플레이 소자(120)로 출력된다(F606). 일단 이 정보가 디스플레이로 출력될 경우, 디스플레이 서브루틴은 ASUM, BSUM 및 CSUM으로 지정된 각 위상 전류 합계를 클리어시키는 것과 같은 보조 기능을 수행한다. 이때, 제16도에 도시된 바와 같이 제6주프로그램 기능(F600)인 디스플레이 서브루틴은 주명령 루프가 제3샘플 결정(SD300)을 실행하게끔 이어서 진행할 수 있도록 완료된다.

주명령 루프가 256번째 샘플을 완료했다는 것을 결정했을 경우, 전력 및 에너지를 스케일링하기 위한 스케일링 서브루틴을 일차적으로 포함하는 제7주프로그램 기능(F700)이 실행된다.

제23도에 도시된 바와 같이, 전력 스케일링 서브루틴은 순간 위상 전력값들의 합계인 PTALLY값을 먼저인출한다(F701).

이어서, 전력 스케일링 서브루틴은 포지티브 PTALLY값이 존재하는 것을 명령(F702)을 통하여 검증하고, 그렇지 않다면 이 정보가 디스플레이될 수 있게끔 네거티브 전력 플래그의 세팅을 야기시키는 네거티브 전력흐름을 검증한다. 네거티브 전력상태가 검출될 경우, 전력 스케일링 서브루틴은 포지티브 동일값을 산출하게끔 PTALLY에 대한 2의 보수 동작을 수행한다.

전력 스케일링은 P-AVE/4=PTALLY(256×2)로서 평균 전력을 계산하고, 이어서 값 PTALLY(F705)을 0으로 한다.

계산된 평균 전력값을 스케일링하기 전에, 전력 스케일링 서브루틴은 먼저 트립 플레그가 세트되었는지의 여부를 결정하고, 그렇다면 이력 디스플레이가 이들 파라미터를 포함하여 트립 경우기간동안 변화를 방지하게끔 전력 및 에너지에 대한 이전 계산된 값들을 세이브하는 것을 결정한다.

트립이 발생된 것이 없었을 경우, 전력 스케일링 서브루틴은 전력 스케일 테이블로부터 Y로 지정된 전력스케일 인자를 인출하고, MW-H로서 디스플레이된 평균 전력값을 관계식 P-AVE/4×/2²⁰에 따라서 P-AVE/4값을 스케일링한다.

전력 스케일링 서브루틴을 따라서 완료했을 경우, 제7주 프로그램 기능(F700)이 에너지 스케일링 서브루틴을 실행하게끔 진행한다. 전력 스케일링 서브루틴에 대한 제1명령과 마찬가지로, 에너지 스케이링 서브루틴은 먼지 테스트 플래그가 세트되었는지의 여부를 결정하여, 세트되었을 경우 현재 스케일링된 에너지값이 테스트값에 의해 영향을 받지 않게 하며, 따라서 테스트 플래그의 존재로 인하여 에너지 스케일 서브루틴 및 제7주프로그램 기능(F700)이 완료된다. 그러나, 테스트가 능동이 아닐 경우 에너지 스케일링 서브루틴이 에너지 스케일링 인자들의 테이블로부터 Z로 지정된 에너지 스케일 인자를 인출하게끔 진행한다. 이 에너지 스케일인자 Z를 가질 경우, 에너지 스케일링 서브루틴은 P-AVE/4 인자를 인출하고, 방정식 ETALLY = ETALLY+P-AVE/4×Z에 의해 ETALLY로 지정된 에너지 탤리값을 계산하게끔 진행한다. 이 스케일링된 에너지 탤리값을 디스플레이를 위해 실기전에, 에너지 스케일링 서브루틴은 먼저 이 계산된 ETALLY값이 영숫자 디스플레이(120)의 디스플레이 능력의 함수 관계로서 달성되는 기결정된 한계값을 초과하는지의 여부를 결정해야 한다. 이 경우에, 이 ETALLY 한계값은 측정값이 메가와트 아워로 표현되는 99.9MW-H로서 달성된다. ETALLY가 ETALLY 한계값을 초과했을 경우, 에너지 스케일링 서브루틴은 ETALLY를 0으로 하고, 디스플레이용으로 이어서 유효하게 되는 새로운 ETALLY 값을 발생시키게끔 진행한다. 에너지 스케일링 서브루틴의 완료와 함께, 주 명령 루프가 65,536번째 샘플인지의 여부가 결정되는 제4샘플 결정을 실행하게끔 주명령 루프가 진행할수 있도록 제7주프로그램 기능(F700)이 완료된다.

주명령 루프가 그것이 65,536번째 샘플 간격인 것을 결정했을 경우, 주명령 루프는 디스플레이용 피크 요구값을 스케일링하는 태스크를 일차적으로 수행하는 제8주프로그램 기능을 실행한다. 이 피크 요구 서브루틴은 먼저 256번째 샘플 간격에서 유효한 256 PAVE 합으로서 계산되었던 DTALLY로 지정된 현재 요구 탤리에 대한 인출 동작을 실행한다. 이어서 피크 요구 서브루틴은 이전 65,536 샘플에 걸쳐서 발생되었던 평균 현재 요구값을 결정하게끔 DTALLY값을 256으로 나눈다. 이때, 65,536번째 샘플의 완료가 최종 피크 요구값의 계산 이후 5분 간격 완료에 대략 상관한다. 이어서, 피크 요구 서브루틴이 기억장치내에 유지되고 전력 상승후 기록된 최대값을 나타내는 PDTALLY로 지정된 피크 요구 탤리와 DTALLY로 지정된 최종 측정된 요구값이 비교되는 동작을 실행한다. 현재 피크 요구 탤리가 최종 계산된 요구 탤리보다 작다는 것이 결정될 경우, 최종 현재 요구 탤리가 유지되어 새로운 피크 요구값이 된다. 현재 요구 탤리가 현재 피크 요구 탤리를 초과하지 않을 경우, 현재 피크 요구 탤리가 유지된다. 이어서, 피크 요구 서브루틴은 샘플링 시퀀스가 재개시될 수 있게끔 현재 요구 탤리 DTALLY를 0으로 하고 제8주프로그램 기능의 실행을 완료시킬 뿐만 아니라 주명령 루프의 완료를 실행한다.

Claims (15)

1. 통상의 전기 회로내에 배치되고 트립 신호를 수신할 시 상기 전기 회로를 통한 전류 흐름을 차단하는데 유효한 차단 수단과; 상기 전기회로에 결합되어 그러한 전류 흐름에 비례하는 전류값을 조절하는데 상기 전류값의 크기를 나타내는 조절된 신호를 생성하는 조절수단과; 상기 조절된 신호로부터 최소 하나의 동작 특성을 인출하는데 유효함과 아울러, 상기 최소 하나의 동작 특성을 트립 곡선으로 나타낼 경우 대응하는 최소 하나의 기선택된 트립 파라미터에 비교하여 상기 최소 하나의 동작 특성이 상기 대응하는 최소 하나의 트립 파라미터와 최소한 동일할 경우 상기 트립 신호를 발생시키는데 유효한 동작 수단을 구비하는 회로 차단 장치에 있어서, 상기 동작 수단에 결합되어 상기 최소 하나의 트립 파라미터를 선택적으로 조정하는데, 상기 최소 하나의 기선택된 트립 파라미터와 관련되는 상기 트립 곡선의 최소 한부분을 따라서 배치된 최소 하나의 제어기를 포함하는 선택 수단과; 상기 동작 수단에 선택적으로 접속 가능하고 상기 트립 곡선에 밀접한 관계로 배치가능하여 상기 최소 하나의 동작 특성을 선택적으로 디스플레이하는데, 다스플레이된 상기 동작 특성의 측정 유니트를 식별하기 위한 지시수단을 아울러 포함하는 디스플레이 수단과; 측정 유니트를 갖는 상기 최소 하나의 제어기 각각에 관련되고 상기 최소 하나의 기선택된 트립 파라미터에 대한 설정 값이 이에 의해 관찰 가능한 정도로 유효한데, 상기 디스플레이 수단과 관련하여 상기 디스플레이 수단이 상기 동작 수단에 선택적으로 결합되었을때 상기 최소 하나의 동작 특성과 상기 최소 하나의 트립 파라미터와의 시각 관계를 허용하고 평소에는 상기 최소 하나의 기선택된 트립 파라미터와 관련된 값을 개별적으로 지시하는 지시 소자를 구비하는 것을 특징으로하는 회로 차단 장치.
2. 제1항에 있어서, 상기 동작 수단에 결합되어, 상기 트립 신호를 개시시킨 상기 최소 하나의 동작 특성에 대한 지시를 제공하기 위한 트립 지시 수단을 아울러 구비하는 것을 특징으로 하는 회로 차단 장치.
3. 제1항에 있어서, 상기 최소 하나의 제어기가 다수의 달성 가능한 위치를 갖는 로터리 스위치인 것을 특징으로 하는 회로 차단 장치.
4. 제2항에 있어서, 상기 트립 지시 수단이 상기 트립 곡선의 상기 최소 한부분을 따라서 배치되어 활성화된 트립원인 지시가 가능하게끔 된 최소 하나의 디스플레이 소자를 포함하고, 상기 최소 하나의 디스플레이 소자가 전기적으로 작동되는 발광 다이오드인 것을 특징으로 하는 회로 차단 장치.
5. 제1항에 있어서, 상기 디스플레이 수단이, 상기 최소 하나의 동작 특성의 크기 값을 디스플레이할 수있고, 상기 트립 원인 지시와 관련하여 관찰될 경우 상기 트립 신호를 개시한 상기 최소 하나의 동작 특성에 대한 측정 및 식별을 제공하는, 영숫자 디스플레이 소자를 포함하는 것을 특징으로 하는 회로 차단 장치.
6. 제2항에 있어서, 상기 동작 수단에 결합되어, 상기 동작 수단에 의해 샘플링될 경우 상기 최소 하나의 동작 특성이 상기 대응하는 최소 하나의 기선택된 트립 파라미터를 초과하여 발생되어 상기 트립 지시 수단이 이에 의해 작동되게끔 상기 조절된 신호를 모의 시험하기 의한 테스팅 수단을 아울러 구비하는 것을 특징으로하는 회로 차단 장치.
7. 제6항에 있어서 상기 테스팅 수단이 상기 트립 지시 수단이 작동될때 상기 트립 신호를 발생시키는데 아울러 유효한 것을 특징으로 하는 회로 차단 장치.
8. 제1항에 있어서, 상기 트립 곡선의 상기 최소 한부분중 하나가 제1축상에서는 장 지연 픽업값, 제2축상에서는 장 지연 시간값에 대한 도형 표현인 장 지연부이고, 상기 장 지연 픽업 값 및 상기 장 지연 시간 값이 상기 최소 하나의 기선택된 트립 파라미터중 두 가지이며, 상기 장 지연부에 따라 배치된 장 지연 픽업 로터리 스위치 및 상기 트립 곡선의 상기 장 지연부에 따라 도한 배치된 장 지연 시간 로터리 스위치에 의해 선택가능하게 조정 가능한 것을 특징으로 하는 회로 차단 장치.
9. 제1항 또는 제8항에 있어서, 상기 트립 곡선의 상기 최소 한 부분중 하나가 한축상에서 순간 픽업값에 대한 도형 표현인 순간부이고, 상기 순간 픽업값이 상기 최소 하나의 기선택된 트립 파라미터중 하나이며, 상기 트립 곡선의 상기 순간부에 따라서 배치된 순간 픽업 로터리 스위치에 의해 선택 가능하게 조정 가능한 것을 특징으로 하는 회로 차단 장치.
10. 제1항 또는 제8항에 있어서, 상기 트립 곡선의 상기 최소 한 부분들중 하나가 한축상에서 단 지연 픽업값에 대한 도형 표형인 단 지연부이고, 상기 단 지연 픽업값이 상기 취소 하나의 기선택된 트립 파라미터중 하나이며, 상기 트립 곡선의 상기 단 지연부상에 배치된 단 지연 로터리 스위치에 의해 선택 가능하게 조정 가능한 것을 특징으로 하는 회로 차단 장치.
11. 제1항 또는 제8항에 있어서, 상기 트립 곡선의 상기 최소한 부분중 하나가 한 축상에서 접지 고장 픽업값에 대한 도형 표현인 접지 고장부이고, 상기 접지 고장 픽업값이 상기 최소 하나의 기선택된 트립 파라미터 중하나이고, 상기 트립 곡선의 상기 접지 고장부상에 배치된 접지 고장 픽업 로터리 스위치에 의해 선택가능하게 조정 가능한 것을 특징으로 하는 회로 차단 장치.
12. 제4항에 있어서, 상기 최소 하나의 디스플레이 소자중 하나가 상기 최소 하나의 기선택된 트립 파라미터와 관련된 장 지연 픽업값 및 장 지연 시간 값을 갖는 장 지연 상태를 예시하고, 상기 장 지연 픽업 값이 상기 장 지연 시간값보다 작은 기선택된 시간 기간동안 상기 최소 하나의 동작 특성중 대응하는 하나에 의해 최소한 동일하게 되었을때 조명하는 방식으로 그러한 장 지연 상태를 예시하며, 상기 장 지연 픽업값이 상기 장 지연시간값에 대응하는 최소한의 시간동안 초과되었을 때 연속적으로 활성화되는 방식으로 그러한 장 지연 상태를 예시하는 것을 특징으로 하는 회로 차단 장치.
13. 제7항에 있어서, 상기 영숫자 디스플레이가 아울러 상기 동작 수단과 관련된 복수의 동작 상태중 하나에 대한 이력 보고를 알파벳 형태로 디스플레이할 수 있는 것을 특징으로 하는 회로 차단 장치.
14. 통상의 전기 회로 내에 배치되고 트립 신호를 수신할시 상기 전기 회로를 통한 전류 흐름을 차단하는데 유효한 차단 수단과; 상기 전기 회로에 결합되어 그러한 전류 흐름에 비례하는 전류 값을 조절하는데, 상기 전류값의 크기를 나타내는 조절된 신호를 생성하는 조절수단과; 상기 조절된 신호로부터 최소 하나의 동작특성을 인출하는데 유효함과 아울러, 상기 최소 하나의 동작 특성을 트립 곡선으로 나타낼 경우 대응하는 최소 하나의 기선택된 트립 파라미터에 비교하여 상기 최소 하나의 동작 특성이 상기 대응하는 최소 하나의 기선택된 트립 파라미터와 최소한 동일할 경우 상기 트립 신호를 발생시키는데 유효한 동작 수단과; 상기 동작 수단에 결합되어 상기 최소 하나의 기선택된 트립 파라미터를 선택적으로 조정하는데, 상기 최소 하나의 트립 파라미터와 관련되는 상기 트립 곡선의 최소 한 부분을 따라 배치된 최소 하나의 제어기를 포함하는 선택 수단을 구비하는데, 상기 트립 곡선에 의해 표현 가능한 상기 최소 하나의 트립 파라미터가 접지 고장 트립 파라미터, 장 지연 트립 파라미터 및 단 지연 트럽 파라미터를 포함하는 트립 파라미터 그룹으로부터의 어느 조합으로 선택 가능하고, 상기 최소 하나의 제어기가 상기 트립 파라미터 각각에 대한 최소 하나의 제어기를 갖고, 상기 트립 파라미터의 어느 조합으로 상기 최소 하나의 제어기가 상기 트립 곡선의 대응부에 바로 인접한 동일 위치를 점유하게끔 상기 트립 곡선의 각 부분을 따라서 배치가능한 것을 특징으로 하는 회로 차단 장치.
15. 제14항에 있어서, 상기 트립 곡선이 파넬부상에 배치되고, 상기 트립 곡선이 상기 트립 파라미터 합보다 작게 표현되게끔 구성될 경우 상기 파넬부가 상기 트립 파라미터중 어느 비선택된 것과 관련된 상기 최소 하나의 제어기를 덮어 가리는 것을 특징으로 하는 회로 차단 장치.

Images