KR970003079A - Error correction code processing unit - Google Patents

Error correction code processing unit Download PDF

Info

Publication number
KR970003079A
KR970003079A KR1019950018636A KR19950018636A KR970003079A KR 970003079 A KR970003079 A KR 970003079A KR 1019950018636 A KR1019950018636 A KR 1019950018636A KR 19950018636 A KR19950018636 A KR 19950018636A KR 970003079 A KR970003079 A KR 970003079A
Authority
KR
South Korea
Prior art keywords
parity
signal
parity signal
external
error correction
Prior art date
Application number
KR1019950018636A
Other languages
Korean (ko)
Other versions
KR0181046B1 (en
Inventor
최영도
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950018636A priority Critical patent/KR0181046B1/en
Publication of KR970003079A publication Critical patent/KR970003079A/en
Application granted granted Critical
Publication of KR0181046B1 publication Critical patent/KR0181046B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은 에러 정정 코드 처리 장치에 관한 것으로, 외부로부터 전화선 또는 케이블을 통하여 전송되는 시간 압축 주문형 비디오 데이타, 즉 디지탈 영상 데이타를 저장하는 제1 및 제2RAM(random access memory:40,42)과, 외부 패리티 및 내부 피리티 신호로 이루어진 에러 정정 코드 처리를 위한 제어 신호를 발생하는 패리티 신호 처리부(44)와, 패리티 신호 처리부(44)에서 발생된 제어 신호에 따라 디지탈 영상 데이타에 외부 패리티 신호를 부가하며 외부 패리티 신호 처리 완료시 완료 신호를 발생하는 제1디지탈 신호 처리부(46)와, 제1디지탈 신호 처리부(46)에서 처리된 외부 패리티 신호를 저장하는 제3RAM(48)과, 패리티 신호처리부(44)에서 발생된 제어신호에 따라 디지탈 영상 데이타에 내부 패리티 신호를 부가하며 제1디지탈 신호처리부(46)에서 발생된 외부 패리티 신호 처리 완료 신호 수신시 제2RAM(48)으로부터 외부 패리티 신호를 독출한 후 외부 패리티 신호에 대한 내부 패리티 신호를 부가하고, 모든 패리티 신호의 처리가 완료되면 데이타트랙을 형성하는 제2디지탈 신호 처리부(50)를 포함하고 구성되어, 외부 패리티 신호 및 내부 패리티 신호를 동시에 병렬 처리하기 때문에 종래와 같이 시간적 제약을 받지 않고 빠른시간 내에 패리티 신호를 처리할 수 있는 효과가 있다.The present invention relates to an error correction code processing apparatus, comprising: first and second random access memories (RAMs) 40 and 42 for storing time-compressed video-on-demand video data, ie, digital image data, transmitted from an outside via a telephone line or a cable; An external parity signal is added to the digital image data according to a parity signal processor 44 generating a control signal for error correction code processing consisting of an external parity signal and an internal parity signal, and a control signal generated by the parity signal processor 44. The first digital signal processor 46 generates a completion signal upon completion of the external parity signal processing, the third RAM 48 stores the external parity signal processed by the first digital signal processor 46, and the parity signal processor. The internal parity signal is added to the digital image data according to the control signal generated at 44 and the external signal generated by the first digital signal processor 46 is added. A second digital signal processor configured to read an external parity signal from the second RAM 48 when receiving the completion signal and add an internal parity signal to the external parity signal, and form a data track when all parity signals have been processed; It is configured to include (50), and because the parallel processing of the external parity signal and the internal parity signal at the same time, there is an effect that can process the parity signal in a short time without time constraints as in the prior art.

Description

에러 정정 코드 처리 장치Error correction code processing unit

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 영상 데이타 녹화시 카세트 테이프에 기록되는 데이타 트랙의 구성도, 제3도는 제2도에 도시된 데이타 트랙을 구성하는 싱크 블럭(sync block)의 구성을 나타낸 싱크 블럭의 구성도, 제4도는 본 발명의 바람직한 실시예에 따른 에러 정정 코드 처리 장치의 블럭도.FIG. 2 is a block diagram of a data track recorded on a cassette tape during video data recording. FIG. 3 is a block diagram of a sync block constituting a sync block constituting the data track shown in FIG. Fig. 1 is a block diagram of an error correction code processing apparatus according to a preferred embodiment of the present invention.

Claims (2)

시간 압축 주문형 비디오용 브이.씨.알에서 데이타 전송시 발생되는 에러를 정정하기 위하여 상기 전송되는 데이타에 부가되어 데이타 트랙을 형성하는 내부 패리티 및 외부 패리티로 이루어진 에러 정정 코드를 처리하기 위한 에러 정정 코드 처리 장치에 있어서, 전화라인 및 케이블을 통하여 외부로부터 전송된 시간압축주문형 비디오 데이타를 각각 저장 및 출력하는 제1저장 수단 및 제2저장수단(40,42)과; 상기 내부 패리티 및 외부 패리티 신호의 처리를 제어하는 패리티 신호 처리 수단(44)과; 상기 패리티 신호 처리 수단(44)의 제어에 따라 상기 외부 패리티 신호를 처리하여 상기 제1저장 수단에서 출력하는 상기 시간 압축 주문형 비디오용 데이타에 부가하며, 상기 외부 패리티 신호 처리 완료 신호를 발생하는 제1디지탈 신호 처리 수단(46)과; 상기 제1디지탈 신호 처리 수단(46)에서 처리된 상기 외부 패리티 신호를 저장하는 제3저장수단(48)과; 상기 패리티 신호 처리수단(44)의 제어에 따라 내부 패리티를 처리하여 상기 제1저장수단(40)에서 출력하는 상기 시간 압축 주문형 비디오용 데이타에 부가하며, 상기 제1디지탈 신호 처리 수단(46)으로부터 발생되는 외부 패리티 신호 처리완료 신호 수신시 상기 제3저장 수단(48)으로부터 외부 패리티 신호를 독출하여 상기 외부패리티 신호에 대한 내부 패리티 신호를 상기 외부 패리티에 부가하여 패리티 신호 처리를 완료한후 상기 데이타 트랙을 형성하는 제2디지탈 신호 처리수단(50)을 포함하는 에러 정정 코드 처리 장치.An error correction code for processing an error correction code consisting of an inner parity and an outer parity, which is added to the transmitted data to form an data track, to correct an error occurring during data transmission in a video compression video on demand. 1. A processing apparatus comprising: first and second storage means (40, 42) for storing and outputting time-compressed ordered video data transmitted from the outside via telephone lines and cables; Parity signal processing means (44) for controlling the processing of the internal parity and the external parity signal; A first process of processing the external parity signal under the control of the parity signal processing means 44 and adding it to the time compressed video-on-demand data output from the first storage means and generating the external parity signal processing completion signal; Digital signal processing means 46; Third storage means (48) for storing the external parity signal processed by the first digital signal processing means (46); Under the control of the parity signal processing means 44, an internal parity is processed and added to the time compressed video-on-demand data output from the first storage means 40, from the first digital signal processing means 46. Upon receiving the generated external parity signal processing completion signal, an external parity signal is read from the third storage means 48, and an internal parity signal for the external parity signal is added to the external parity to complete parity signal processing. And error correction code processing means for forming a track. 제1항에 있어서, 상기 제1 및 제2저장수단(40,42)은 상기 외부로부터 전송되는 시간 압축 주문형 비디오 데이타를 카세트 테이프의 한트랙에 해당하는 분량만큼 순차적으로 저장 및 출력하는 것을 특징으로 하는 에러 정정 코드 처리 장치.The method of claim 1, wherein the first and second storage means (40, 42) sequentially stores and outputs the time-compressed custom video data transmitted from the outside by an amount corresponding to one track of a cassette tape. An error correction code processing device. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950018636A 1995-06-30 1995-06-30 Apparatus for processing error correction codes KR0181046B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950018636A KR0181046B1 (en) 1995-06-30 1995-06-30 Apparatus for processing error correction codes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018636A KR0181046B1 (en) 1995-06-30 1995-06-30 Apparatus for processing error correction codes

Publications (2)

Publication Number Publication Date
KR970003079A true KR970003079A (en) 1997-01-28
KR0181046B1 KR0181046B1 (en) 1999-04-15

Family

ID=19419078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018636A KR0181046B1 (en) 1995-06-30 1995-06-30 Apparatus for processing error correction codes

Country Status (1)

Country Link
KR (1) KR0181046B1 (en)

Also Published As

Publication number Publication date
KR0181046B1 (en) 1999-04-15

Similar Documents

Publication Publication Date Title
US4974178A (en) Editing apparatus for audio and video information
KR940023135A (en) Inspection and Adjustment System of Electronic Device Using Telephone Line
US5692099A (en) Computer system including recovery function of ADPCM sound data
KR960019083A (en) Image data recording and playback device
KR950022590A (en) Communication device with recording function
EP0356224A3 (en) Data processing apparatus
KR970003079A (en) Error correction code processing unit
KR970008021A (en) V.C.R. data error propagation prevention device for time compression video on demand
KR970023229A (en) Data processing device of digital video cassette record
JP2001024978A (en) Recording and reproducing device
KR200170030Y1 (en) Apparatus for preventing repeat recording blank of time-delay vcr
KR19990049499A (en) How to save image processing data
KR970017475A (en) Window recording and playback device using I.C card
JPS5995765A (en) Facsimile device with external input function
GB2143658A (en) Computer interface
KR930018578A (en) New Digital Data Storage System
KR970063041A (en) DATA TRANSMISSION CIRCUIT AND DATA TRANSMISSION METHOD FOR DIGITAL BROADCAST (VCR) DEVICE
JPS5897171A (en) Editing point detection circuit for electronic edition
KR960012603B1 (en) Apparatus for changing frame-rate in a video signal processing system
JPS60223379A (en) Reception system of digital picture signal
JPH03270474A (en) Recording system for facsimile equipment
KR970002986A (en) Voice Repeat Output Device of VCR and its method
JPS6486391A (en) Data reproducing method
KR950026265A (en) Memory controller and method for relocating image data
KR950004228A (en) Address Generation Circuit for Deshuffling

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111201

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee