KR970001394B1 - 데이타 통신에서의 에러 정정 방법 - Google Patents

Abstract

내용 없음.

Description

데이타 통신에서의 에러 정정 방법

제 1도는 송, 수신 노드간의 인터페이스 구성도.

제 2도는 CPU와 SIO간의 인터페이스 구성도.

제 3도는 메시지 구성도.

제 4도는 본 발명에 따른 송신 노드의 정보 피일드를 구성하는 흐름도.

제 5도는 본 발명에 따른 수신 노드에서의 에러 정정 과정을 보이는 흐름도.

본 발명은 데이타 통신에 관한 것으로, 특히 데이타 통신에서의 무선 환경 극복을 위한 에러 정정 방법에 관한 것이다.

두 시스템이 통신을 수행하는 환경에서 두 시스템을 연결하는 간선 링크는 유선 또는 무선으로 이루어질 수 있다. 그러나, 두 시스템이 송신을 하는 경우 두 시스템을 연결하는 링크가 유선이 아닌 무선일 경우에는 채널 BER(bit error rate)이 현저하게 나빠진다. 종래의 기술에서는 하드웨어적 부품을 사용하여 무선 환경을 극복하고자는 시도가 많이 있어 왔다. 특히, BCH 코드와 같은 에러 정정 코드를 사용하여 하드웨어 코덱을 사용하는 경우가 대표적인 예이다.

제 1도는 송, 수신 노드간의 인터페이스 구성도이다. 송, 수신 노드 100, 200들간의 통신은 직렬 인터페이스 구성으로 이루어지며, 유선 반송 장치 또는 무선 반송 장비(Line of Sight)로 이루어진다.

제 1도의 송, 수신 노드와 같은 직렬 인터페이스 구성은 제 2도와 같은 구성을 가진다.

송신 노드 100의 CPU가 510(Serial Input Output) 20을 통하여 다른 시스템 또는 단말기 등과 같은 임의 수신 노드 200과 인터페이싱하는 경우 PCS(Peripheral Chip Select) 신호를 발생하여 SIO 20을 인에이블시키고 래치 33을 통하여 어드레스 A0-A1을 출력하여 SIO 20의 어드레싱을 수행한다. 즉, CPU 10의 ALE(Address Latch Enable) 신호에 의해 래치되는 어드레스 신호 중 A0는 채널 A 또는 채널 B를 선택하는 어드레스 신호이고, A1은 데이타 또는 명령어 정보(Command Information)을 나타낸다.

이때, SIO 20은 시스템과 단말기간 또는 시스템과 시스템간의 정보를 직렬로 수행하는 주변소자(Peripheral device)로서 비동기 모드(Asynchronous mode)와 동기 모드(Synchronous mode)로 시작되며 동기 모드인 경우에는 바이트 동기 모드(Byte synchronous mode)와 비트 동기 모드(Bit synchronous mode)를 모두 포함한다. 이러한 동기 방식은 비트 오리엔티드 프로토콜(Bit Oriented Protocol)로서 SDLC(Synchronous Data Link Control) 및 HDLC(High-level Data Link Control) 등을 포함하게 된다.

제 3도는 메시지 구성도를 보이는 단면도이다. 제 3도의 메시지 구성은 HDLC(High-level Data Link Control) 프레임을 사용하는 프로토콜이다. 제 3도에 도시된 메시지의 구성에서 플래그(flag)는 프레임의 시작(opening)과 끝을 의미하며 주소부(address field)는 송수신국의 주소를 표시하고, 제어부(Control field)는 상대국에 대한 동작의 명령과 그 명령에 관한 응답등의 프레임의 제어정보를 실으며, 정보부(Information field)는 데이타 링크상에 전달될 정보로서 최대길이 및 구성의 제약은 없으나 8배의 배수로 이루어져야 하고 프레임 검사 순서부(frame check sequence)는 끝맺음 플래그 바로전에 위치하며 주소, 제어부, 정보부의 내용이 정화하게 전송되었는가를 확인하기 위한 에러 검사용으로 CRC(Cyclic Redunduncy Checking) 방식을 사용한다.

제 3도의 메시지 구성에 있어서 이들은 그 역할에 따라서 각각 I-프레임(frame), S-프레임(frame) 및 U-프레임(frame)들로 구분되며 이들의 역할은 각각 다음과 같다.

I-프레임(frame)은 사용자의 데이타를 전달할때 사용하는 것으로 여기에서 에러가 발생하는 경우에는 재전송을 통하여 복구하도록 되어 있다. 이를 검출후 재전송(ARQ, Automatic Repeat Request) 방식을 통한 백워드 에러 정정(backward error correction)이라고 한다. ARQ 방식은 전송 구간에서 에러가 발생하는 경우 수신 노드가 에러의 발생을 송신 노드에 알리고 송신 노드는 에러가 발생한 블럭을 재전송하는 것으로 스톱 앤드 웨이트(stop-and-wait) ARQ, 연속적(continous) ARQ, 적응적(adaptive) ARQ 등이 있다. 가장 간단한 형태의 ARQ는 스톱 앤드 웨이트 ARQ로서 송신 노드는 한개의 블럭을 전송한 다음 수신노드에서 에러의 발생을 점검한 후 ACK(acknowledge)나 NAK(negative acknowledge)를 보내올때까지 기다리는 방식이다. 수신 노드는 전송중에 에러가 발생한 경우에는 역채널을 통하여 NAK를, 에러가 발생하지 않는 경우에는 ACK를 보내게 된다.

S-프레임은 링크 레이어(link layer)의 플로우(flow) 제어와 액크널리지 (acknowledge) 재전송 요구등이 순서제어 감시 용으로 사용된다. 이를 수퍼바이저 프레임(supervisory frame)이라고도 한다.

U-프레임은 링크의 설정 및 해제 그리고 언넘버드 액크널리지(unnumbered acknowledge)의 용도로 사용된다.

이때, S-프레임과 U-프레임은 프레임 사이즈가 짧고 그 중요성도 작기 때문에 전송 도중에 에러가 발생하더라도 재전송을 하지 않게 되어 있다.

이와 같이 HDLC 프로토콜(High-level Data Link Control Protocol)을 유선 환경하에서 사용하는 것은 문제가 없으나 무선 환경하에서 사용하는 경우는 상황이 달라진다.

즉, 유선이 아닌 무선을 사용하는 환경하에서는 채널 BER(Channel Bit Error Rate)이 현저하게 저하하게 된다 특히 BER이 10^-3보다 열악해지기 시작하면 HDLC를 사용하는 프로토콜로서는 데이타의 재전송 횟수가 급격하게 증가된다. 이로 인하여 사용자 데이타를 전달할 수가 없게 되어 회선 교환 장비의 호 달성조차 어려워진다.

한편, BER이 10^-2까지도 통신이 보장되어야 하는 환경은 많으며 이를 위해 별도의 하드웨어 부품을 이용하여 채널의 성능을 높이고자 하는 시도가 있으며, BCH(Bose-Chaudhuri-Hocquengham) 코드와 같은 에러정정코드(FEC)를 하드웨어 코덱(CODEC)을 사용하는 것이 대표적인 예이다. BCH 코드는 해밍(Hamming) 코드를 일반화한 것으로 2^m-1의 길이를 가지는 코드 단어를 구축하는 알고리듬을 뒷받침하도록한 것이다.

그러나, 이러한 경우 하드웨어 부품을 새로 제작하거나 구입 설치하는데는 많은 비용이 발생하며 시간 및 비용등의 소모를 초래하게 되는 문제점이 있었다. 또한 BCH 코덱과 같은 하드웨어 부품을 사용하게 되면 모든 사용자 데이타에 리던던시가 추가되어 채널 성능 향상이란 장점이 있는 반면 채널 효율이 감소되는 문제가 발생된다.

따라서, 본 발명의 목적은 유무선 환경에서 HDLC 프로토콜과 BCH 소프트웨어 코덱을 사용하여 데이터 통신에서의 에러 정정 방법을 제공하는데 있다.

이러한 본 발명의 목적은 데이타 통신에서의 에러 정정 방법에 있어서, 정보 프레임의 정보 피일드에 대하여 미리 계산된 테이블 룩업에 의하여 BCH 인코딩을 수행하여 순서 제어를 통하여 송신하는 송신 과정과, 상기 정보 피일드를 수신하여 에러가 발생한 상기 정보 피일드에 대하여 상기 테이블 룩업에 의하여 BCH 디코딩을 수행하여 에러 정정을 하는 수신 과정을 구비함을 특징으로 하는 방법을 제공함으로써 달성된다.

본 발명을 첨부한 제 4도 및 제 5도의 흐름도를 참조하여 더욱 상세하게 설명한다. 제 4도는 송신 노드의 정보 피일드를 구성하는 흐름도를 보이는 도면이다. 먼저, 정보 피일드의 1바이트를 읽어들인 후 이를 어드레스로 하여 BCH(15,8)의 인코딩 테이블의 리던던시 7비트를 읽어들인다. 이때, 송신 노드에서는 정보 프레임(I-프레임)에 한해서 정보 피일드에 대하여 BCH 인코딩을 수행하는데 BER=10^-3의 환경을 극복하기 위하여 2-에러 정정 BCH 코드를 사용하며 소프트웨어적 구현을 위한 수행 시간을 고려하여 테이블 룩업(table look up) 방식으로 컴퓨터를 통하여 미리 계산한 결과를 테이블화해두고 사용한다. 또한 테이블 어드레싱 공간이 적절해지도록 코드 사이즈는 BCH(n,k)에서 n=15인 것을 사용하며 사용자 인터페이스의 편리성을 고려하여 비트 매니풀레이션(bit manipulation)을 배제한 BCH(15,8) 코드를 사용한다. 이 코드는 2-에러 정정 BCH(15,7)의 듀얼 코드(dual code)로 정의된다.

정보 피일드의 1바이트를 읽고 BCH(15,8)의 인코딩 테이블의 리던던시 7비트를 읽어들인 후 그에 의하여 구성된 15비트를 한 워드로 하여 정보 피일드를 구성한다. 즉, 사용자 데이타 8비트를 어드레스로 하여 7비트의 리던던시 비트를 읽어들인 후 덧붙이면 인코딩 과정이 종료된다 정보 피일드의 구성이 끝나면 순서제어를 통하여 송신 노드에 정보 피일드를 송신하게 된다.

제 5도는 수신 노드의 에러 정정 과정을 보이는 흐름도이다. 먼저, 송신 노드로부터 수신한 정보 피일드를 CRC 에러 체크하여 에러가 발생하면 정보 피일드의 한 워드를 읽어들인 후 이를 어드레스로 하여 BCH(15,8) 디코딩 테이블의 정보 비트의 위치 정정 8비트를 읽어들인다. 그리고 읽어들인 한 워드중 정보 8비트와 정정 위치 8비트를 XOR하여 에러 정정을 하게 된다. 즉, CRC 체크에 의하여 에러가 발생한 I-프레임에 대해서만 BCH 디코딩을 하여 에러 정정을 한다. 이때에는 15비트를 입력 어드레스로 하여 정정을 해야하는 정보 비트의 위치 8비트만을 읽어들여 수신된 정보 8비트와 XOR 연산을 수행하게 된다. 이때, 리던던시의 에러는 정정해도 무의미하므로 정보 8비트만을 대상으로 한다. CRC 에러가 발생하지 않은 I-프레임은 정보 피일드에 대하여 하위 피일드만 읽어내면 원래의 정보 피일드로 구성된다.

BCH 디코딩에 의한 에러 정정 후에도 에러가 내재하는 프레임은 원래의 HDLC 프로토콜의 순서 제어를 통하여 백워드(backward)로 에러 정정될 수 있다.

본 발명에 있어서는 알고리듬대로의 계산을 직접 수행하지 않고 미리 계산된 룩업 테이블을 이용하여 에러정정 시간을 절약할 수 있으며, ROM 또는 메모리 사용량을 일부 증가하여 하드웨어적 부품에 의한 비용문제를 개선시킬 수가 있다. 또한, 채널 효과의 감소는 모든 사용자 데이타를 BCH 인코딩 또는 디코딩하는 것이 아니라 HDLC 프레임중 재전송의 필요간 있는 I-프레임에 대해서만 BCH 인코딩 또는 디코딩하므로서 충분히 상쇄시킬 수가 있다.

본 발명에 의하여 유무선 환경에서 HDLC 프로토콜과 BCH 소프트웨어 코덱을 사용하여 데이타 통신에서의 에러 정정이 용이하게 수행되는 효과가 있다.

Claims (3)

1. 데이타 통신에서의 에러 정정 방법에 있어서, 정보 프레임의 정보 피일드에 대하여 미리 계산된 테이블 룩업에 의하여 BCH 인코딩을 수행하여 순서 제어를 통하여 송신하는 송신 과정과, 상기 정보 피일드를 수신하여 에러가 발생한 상기 정보 피일드에 대하여 상기 테이블 룩업에 의하여 BCH 디코딩을 수행하여 에러 정정을 하는 수신 과정을 구비함을 특징으로 하는 방법.
2. 제 1항에 있어서, 상기 송신 과정은 상기 정보 피일드의 일정 비트를 읽어들이는 제 1과정과, 제 1과정에서 읽어들인 정보,피일드의 소정 비트를 어드레스로 하여 BCH(15,8)의 인코딩 테이블의 리던던시 비트를 읽어들이는 제 2과정과, 제 1과정 및 제 2과정에 의하여 읽어들인 비트를 한 워드로 하여 상기 정보 피일드를 구성하여 송신하는 제 3과정으로 이루어짐을 특징으로 하는 방법.
3. 제 1항에 있어서, 상기 수신 과정은 수신하여 상기 정보 피일드에 대하여 CRC 에러 체크를 수행하는 제 1과정과, 에러 발생한 상기 정보 피일드의 한 워드를 읽어들이는 제 2과정과, 상기 한 워드를 어드레스로 하여 BBCH(15,8)의 디코딩 테이블 정보 비트의 정정 위치 비트를 읽어들이는 제 3과정과, 읽어들인 한 워드중 정보 비트와 상기 정정 위치 비트를 논리 조합하여 에러 정정을 하는 제 4과정으로 이루어짐을 특징으로 하는 방법.