KR970001348B1 - 박막 트랜지스터 제조방법 - Google Patents
박막 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR970001348B1 KR970001348B1 KR1019930010079A KR930010079A KR970001348B1 KR 970001348 B1 KR970001348 B1 KR 970001348B1 KR 1019930010079 A KR1019930010079 A KR 1019930010079A KR 930010079 A KR930010079 A KR 930010079A KR 970001348 B1 KR970001348 B1 KR 970001348B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- active layer
- forming
- layer
- tft
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 24
- 239000010432 diamond Substances 0.000 claims abstract description 24
- 239000010408 film Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 229910004205 SiNX Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000003912 environmental pollution Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 101100282617 Bovine herpesvirus 1.1 (strain Cooper) gC gene Proteins 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000008398 formation water Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 박막 트랜지스터 구조를 나타낸 단면도.
제2도는 본 발명의 일실시예에 의한 박막 트랜지스터 구조를 나타낸 단면도.
제3도는 본 발명의 다른 실시예에 의한 박막 트랜지스터 구조를 나타낸 단면도.
제4도는 본 발명의 또다른 실시예에 의한 박막 트랜지스터 제조방법을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 기관 2 : 게이트전극
3, 33 : 게이트 절연막 23 : 다이아몬드박막 활성층
24 : n+-a-SiC 오믹접촉층 25, 35 : 소오스/드레인전극
26 : 절연층 27 : 다이아몬드박막 활성층
28 : n+-a-SiC 오믹접촉증
본 발명은 박막 트랜지스터(Thin Film Transistor: 이하 TFT라 함)의 제조방법에 관한 것으로, 특히 다이아몬드 박막을 이용한 n채널 TFT의 제조방법에 관한 것이다.
종래의 n채널 TFT는 제1도에 나타낸 바와 같이 기판(1)상에 금속을 증착하고 패터닝(Patterning)하여 게이트전극(2)을 형성하고, SiNx 또는 Al2O3, Ta2O5등의 산화막을 증착하여 절연막(3)을 형성한 후, 이 절연막(3)상에 활성층 형성을 위한 진성 비정질수소화 실리콘(a-Si:H) 및 오믹접촉(Ohmic contact)층 형성을 위한 n+ 비정질수소화실리콘(n+-a-Si: H)을 연속으로 증착한 다음 소정 패턴으로 패터닝하여 활성층(4) 및 오믹접촉층(5)을 형성하거나, 또는 상기 a-Si:H만을 패터닝하여 활성층(4)을 형성한 다음 금속을 증착하고 패터닝하여 소오스/드레인전극(6)을 형성하고 이 패턴을 그대로 이용하여 그 하부의 n+-a-Si:H를 식각하여 오믹접촉층(5)을 형성함으로써 n채널 TFT를 형성하였다.
이와 같은 n채널 TFT에 있어서는 소오스/드레인전극(6)과 오믹접촉층(5)인 n+-a-Si:H가 오믹접촉을 이루어 게이트전극(2)으로의 전압 인가시 n채널이 형성되게 된다.
일반적으로 정공(Hole)의 이동도는 전자의 이동도보다 낮다.
예컨대 실리콘의 경우, 정공의 이동도는 480 정도이고 전자의 이동도는 1350 정도로 전자의 이동도가 훨씬 높다.
TFT에 있어서, 이동도가 높다는 것은 높은 드레인 전류를 얻을 수 있고 전체적인 TFT 특성이 향상됨을 의미한다.
이에 따라 상기한 바와 같은 캐리어로서 전자를 이용하는 n채널 TFT가 TFT의 주류를 이루고 있다.
한편, 상기 a-Si:H를 이용하여 활성층(4)을 형성할때 a-Si:H의 경우는 통상 RIE(Reactive Ion Etching)에 의해 패터닝하여 활성층을 형성하게 되는데 RIE에 사용하는 가스는 프레온계통의 가스로서 이는 최근 오존층 파괴의 원인으로 환경 문제로 심각하게 대두되고 있으며, 세계적으로 프레온계 가스사용금지 협약이 체결되고 있는 상태이다.
따라서 프레온 가스가 사용금지될 경우 이를 사용하는 식각공정에 있어 대체가스의 필요성이 대두될 것이고 대체가스의 비용으로 인한 제조 단가의 상승 문제가 초래될 전망이다.
한편, P채널 TFT의 경우에는 캐리어가 정공이 되기 때문에 그 이동도가 0.4∼0.5로 매우 낮아 전자기기등에 적용할 경우 동작속도가 매우 늦어지는 문제가 발생한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 다이아몬드 박막을 이용하여 n형의 TFT를 제조함으로써 캐리어의 이동도를 증가시켜, TFT의 특성을 향상시킴과 동시에 활성층 식각시에 프레온(CFC) 계통의 가스를 사용하지 않는 새로운 TFT 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 절연기판(1)상에 활성층(23,27)과 게이트전극(2) 및 소오스/드레인전극(25,35)을 구비하여 이루어지는 박막트랜지스터의 제조방법에 있어서, 상기 활성층(23,27)을 다이아몬드 박막으로 형성하고, 상기 활성층(23,27)과 소오스/드레인전극간(25,35)의 오믹 접촉을 위해 활성층상에 n+-a-SiC로 오믹접촉층(24,28)을 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도에 본 발명의 일실시예에 의한 TFT 구조를 도시하였다.
먼저, 기판(1)상에 게이트전극을 형성하기 위한 금속으로서, 예컨대 알루미늄(A1)을 증착하고 이를 소정 패턴으로 패터닝하여 게이트전극(2)을 형성하고 이어서 결과물 전면에 절연물질로서, 예컨대 SiNx를 증착하여 게이트절연막(3)을 형성한다.
이어서 상기 게이트 절연막(3)상에 다이아몬드 박막을 증착하고 이어서 n+-a-SiC를 증착한 다음 포토리소그래피(Photolithography)공정 및 Ar 플라즈마를 이용한 식각 공정에 의해 소정 패턴으로 DLC막 및 n+-a-SiC를 패터닝하여 다이아몬드 박막으로 된 활성층(23)을 형성하고 계속해서 금속을 증착하고 패터닝하여 소오스/드레인전극(258)을 형성한 후, 이 소오스/드레인 패턴을 이용하여 상기 n+-a-SiC를 식각하여 오믹접촉층(24)을 형성한다.
여기서 종래 방법과 동일하게 상기 활성층(23)을 형성한 다음 n+-a-SiC를 패터닝하여 오믹접촉층(24)을 형성하고 나서 소오스/드레인전극(25)을 형성할 수도 있다.
상기와 같이 다이아몬드 박막을 이용하여 활성층을 형성하면 다이아몬드 박막의 전자이동도는 1900으로 매우 높기때문에 TFT의 이동도가 증가하게 된다.
또한 상기 활성층을 이루는 다이아몬드 박막의 격자상수가 3.57이고 오믹 접촉층을 이루는 n+-a-SiC의 SiC의 격자상수는 3.08로서 비슷하여 서로 탄소결합을 이루므로 계면형성에 무리가 없다.
그러나 Si의 경우는 격자상수가 5.43이므로 좋은 계면이 형성되지 않으나 일함수는 Si와 다이아몬드 박막이 모두 4.8eV 정도이므로 다이아몬드 박막과 a-SiC와의 오믹콘택 형성에는 별무리가 따르지 않는다.
또한 상술한 바와 같이 다이아몬드 박막을 패터닝하여 활성층을 형성하는 공정시, 다이아몬드 박막을 Ar플라즈마를 이용하여 식각하므로 환경 오염의 문제가 없으며 이에 따른 부대시설의 감소와 저렴한 가스 가격으로 인해 생산 단가가 절감된다.
제3도는 본 발명의 다른 실시예를 나타낸 것으로, 상기한 제2도의 구조에서 게이트 절연막을 Al2O3(33)로 형성한 경우이다.
이 경우에는 게이트 절연막 형성을 위한 특별한 증착 및 패터닝공정이 필요없고, 게이트 전극 형성수 양극산화를 통해 산화막(Al2O3)을 형성하므로 공정이 간단해지는 장점이 있다.
제4도는 본 발명의 또 다른 실시예를 나타낸 것으로서, 본 발명의 방법을 보다 높은 이동도를 얻기위하여 n채널 수직형 TFT(Vertical Thin Film Transistor)에 적용한 경우이다.
제4도(a) 및 (b)를 참조하여 본 발명에 의한 수직형 TFT의 제조방법을 설명하면 다음과 같다.
먼저, 기판(1)상에 게이트 전극 형성을 위한 금속을 증착하고 소정 패턴으로 패터닝하여 게이트전극(2)을 형성하고, 이어서 상기 게이트전극(2)상에 게이트절연막(3)과 다이아몬드박막으로 된 활성층(23)을 차례로 형성한다.
다음에 n+-a-SiC 및 금속을 차례로 증착하고 패터닝하여 오믹접촉층(24)과 소오스전극(25)을 형성한후, 결과물 전면을 덮도록 절연층(26)을 형성하고 다시 다이아몬드박막(27)을 결과물 전면에 증착하고 이어서 n+-a-SiC 및 금속을 연속적으로 증착한 후 패터닝하여 다이아몬드 박막으로 된 활성층(27)과 n+-a-SiC로 된 오믹접촉층(28) 및 드레인전극(35)을 형성함으로써 수직형 TFT를 완성한다.
상기한 n채널 수직형 TFT는 P채널 TFT에 비해 절연막이 첨가되는 공정으로 인해 공정의 복잡성이 있으나 이동도의 향상을 위해서는 n채널 TFT가 훨씬 유리하다.
상기한 바와 같이 다이아몬드 박막을 이용하여 활성층을 형성함으로써 TFT의 이동도가 증가되면 전체적인 신호처리가 빨라지므로 우수한 소자를 제조할 수 있게 된다.
예를들어 팩시밀리의 경우 포토다이오드(Photodiode) 스위칭 소자인 TFT는 각각의 포토다이오드에 연결되어있고 이를 블럭단위로 묶어 게이트를 연결한 매트릭스 구조이므로 하나의 게이트 펄스(Pulse)가 블럭의 숫자만큼의 게이트에 인가된다.
즉, 64블럭일 경우 첫번째 게이트 펄스를 인가하면 각 블럭의 첫번째 게이트에 펄스가 인가되고 TFT가 온(ON)되면서 포토다이오드에 입력된 신호가 출력된다.
그 다음 게이트 펄스에서 두번째, 세번째…게이트가 연속적으로 열리면서 신호가 출력된다.
따라서 TFT의 이동도가 높아야만 게이트 펄스폭을 줄일 수 있고 스캐닝 속도(Scanni-ng speed)를 줄일 수 있다.
GⅢ급 팩시밀리의 경우 라인당 스캐닝 속도가 10msec이지만 GIV급 팩시밀리에서는 1msec 이하 64 그레이 레벨(gray level)이 사양으로 되어있다.
또한 게이트 펄스폭이 충분해야만 포토다이오드 신호가 완전히 출력되어 그레이 레벨을 주기에 용이하다.
상기한 두가지 이유, 즉 스캐닝 속도를 줄여 원고 독취시간을 줄이는 것과 64 그레이 레벨을 주어 선명한 화질을 얻기 위해 TFT의 이동도가 클것이 요구된다.
따라서 본 발명의 TFT는 그 향상된 이동도로 인해 상기 예로든 팩시밀리등의 전자기기에 적용할 경우 매우 유용하다.
이상 상술한 바와 같이 본 발명에 의하면, TFT의 이동도 증가로 TFT가 적용되는 팩시밀리등에서 요구되는 빠른 스캐닝 속도와 높은 그레이 레벨을 만족시킬 수 있으며, TFT 제조공정에서 식각시 사용하는 가스로 인한 환경오염 문제 및 제조단가 상승문제를 해결할 수 있다.
Claims (4)
- 절연기판(1)상에 활성층(23,27)과 게이트전극(2) 및 소오스/드레인전극(25,35)을 구비하여 이루어지는 박막트랜지스터의 제조방법에 있어서, 상기 게이트전극(2) 전면에 절연막(3)을 형성하는 공정과, 상기 절연막(3)상에 다이아몬드 박막으로 된 활성층(23)을 형성하는 공정, 상기 활성층(22)상에 상기 활성층(23)과 소오스/드레인전극(25)간의 오믹접촉을 위해 N+-a-SiC로 오믹접촉층(24)을 형성하는 공정을 포함하는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 절연기판(1)상에 게이트전극(2)을 형성하는 공정과, 상기 게이트전극(2)상에 게이트절연막(3)과 다이아몬드박막으로 된 활성층(23)을 차례로 형성하는 공정, 상기 활성층(23)상에 n+-a-SiC로 된 오믹접촉층(24)과 소오스전극(25)을 차례로 형성하는 공정, 결과물 전면에 절연층(26)을 형성하는 공정, 결과물 전면에 다이아몬드박막과 n+-a-SiC 및 금속을 연속적으로 증착하고 패터닝하여 다이아몬드박막으로 된 활성층(27)과 n+-a-SiC로 된 오믹접촉층(28) 및 드레인전극(35)을 형성하는 공정을 구비하여 구성된 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기 절연막(3,33)은 SiNx 또는 Al2O3중의 어느 하나로 형성함을 특징으로 하는 박막트랜지스터 제조방법.
- 제2항에 있어서, 상기 절연막(3,33)은 SiNx 또는 Al2O3층의 어느 하나로 형성함을 특징으로 하는 박막트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930010079A KR970001348B1 (ko) | 1993-06-04 | 1993-06-04 | 박막 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930010079A KR970001348B1 (ko) | 1993-06-04 | 1993-06-04 | 박막 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950002058A KR950002058A (ko) | 1995-01-04 |
| KR970001348B1 true KR970001348B1 (ko) | 1997-02-05 |
Family
ID=19356777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930010079A KR970001348B1 (ko) | 1993-06-04 | 1993-06-04 | 박막 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970001348B1 (ko) |
-
1993
- 1993-06-04 KR KR1019930010079A patent/KR970001348B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950002058A (ko) | 1995-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5346833A (en) | Simplified method of making active matrix liquid crystal display | |
| US4700458A (en) | Method of manufacture thin film transistor | |
| US6451630B2 (en) | Method for manufacturing a thin-film transistor | |
| US5488005A (en) | Process for manufacturing an offset gate structure thin film transistor | |
| US4720736A (en) | Amorphous silicon thin film transistor | |
| US6329672B1 (en) | Thin film transistor having a second gate metal layer preventing formation of hillocks | |
| KR950008261B1 (ko) | 반도체장치의 제조방법 | |
| JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| US5289016A (en) | Thin film transistor with excellent stability for liquid crystal display | |
| US5130772A (en) | Thin film transistor with a thin layer of silicon nitride | |
| JPH05243547A (ja) | 薄膜光センサ | |
| US5266825A (en) | Thin-film device | |
| JPH07162003A (ja) | 薄膜トランジスタの製造方法 | |
| KR970001348B1 (ko) | 박막 트랜지스터 제조방법 | |
| JPH0366134A (ja) | 第２制御電極を有する高圧薄膜トランジスタ | |
| US6396106B2 (en) | Thin film transistor and fabricating method thereof | |
| JP2592044B2 (ja) | 垂直形薄膜トランジスターの製造方法 | |
| JPH09321305A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| JPH0720494A (ja) | アクティブマトリックス基板及びその製造方法 | |
| JPH03185840A (ja) | 薄膜トランジスタ | |
| KR20010002981A (ko) | 수소화 비정질실리콘 박막트랜지스터의 저온 제조방법 | |
| JP3123722B2 (ja) | 薄膜半導体トランジスターの製造方法及び薄膜トランジスター | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07131019A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0562996A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010926 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |