KR960043541A - 순환형 다단 아날로그/디지탈 변환기의 오차 보상 방법 - Google Patents
순환형 다단 아날로그/디지탈 변환기의 오차 보상 방법 Download PDFInfo
- Publication number
- KR960043541A KR960043541A KR1019950011730A KR19950011730A KR960043541A KR 960043541 A KR960043541 A KR 960043541A KR 1019950011730 A KR1019950011730 A KR 1019950011730A KR 19950011730 A KR19950011730 A KR 19950011730A KR 960043541 A KR960043541 A KR 960043541A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- error
- analog
- digital converter
- amplifying
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
이 발명은 순환형 다단 아날로그/디지탈 변환기(Recycling Multistep Analog-to-Digital Converter)의 오차 보상(Error Calibration) 방법에 관한 것으로서, 멀티플라잉 아날로그/디지탈 변환기의 구조를 변경하고, 커패시터 오차를 증폭한 오차 증폭 전압을 일정한 비로 다시 한번 증폭하므로써, 적은 분해능의 플래쉬 아날로그/디지탈 변환기를 사용하여도 충분한 분해능을 달성하여 미세한 오차도 감지하여 보상할 수 있는 순환형 다단 아날로그/디지탈 변환기의 오차 보상 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 실시예에 따른 멀티플라잉 디지탈/아날로그 변환기의 구조를 나타낸 회로도이다, 제4도는 이 발명의 실시예에 따른 오차 보상 방법을 수행하는 순환형 다단 아날로그/디지탈 변환기의 구조를 나타낸 블럭도이다, 제5도는 이 발명의 실시예에 따른 순환형 다단 아날로그/디지탈 변환기의 오차 보상 방법을 보여주는 흐름도이다.
Claims (2)
- 멀티플라잉 디지탈/아날로그 변환기의 각 커패시터의 오차를 증폭하여 샘플 앤드 홀드 회로에 홀드하는 단계와, 상기 단계에서 홀드된 오차 증폭 전압을 LSB 커패스터에 의한 증폭을 수행하여 증폭된 값 Vol을 얻는 단계와, 상기 단계에서 홀드된 오차 증폭 전압을 MSB 커패스터에 의한 증폭을 수행하여 증폭된 값 Vo2를 얻는 단계와, 증폭된 값 Vo1과 Vo2를 조합하여 각 커패스터의 오차 전압을 계산하는 단계와, 상기 단계에서 얻은 각 커패스터의 오차 전압을 메모리에 저장하는 단계와, 아날로그/디지탈 변환기의 최종 출력에서 메모리에 저장된 오차값을 빼서 출력값을 보상하는 단계로 이루어지는 것을 특징으로 하는 순환형 다단 아날로그/디지탈 변환기의 오차 보상 방법.
- +단자가 접지되어 있고, 오차를 증폭하여 출력하는 증폭기와, 상기한 증폭기의 -단자에 병렬로 연결되어 있고, 커패시터 C+Cd를 포함한 다수개의 커패스터로 이루어지며, 오차 측정의 대상인 커패스터부와, 상기 한 커패스터부의 각 커패스터에 아날로그 입력을 스위칭하여 공급하는 아날로그 입력 스위칭부와, 한쪽이 병렬로 접지되어 있고, 상기한 커패스터부의 각 커패스터에 기준전압 입력을 스위칭하여 공급하는 기준전압 입력 스위칭부와, 한쪽 단자는 상기한 커패스터부에 연결되어 있고, 다른 한쪽 단자는 상기한 증폭기의 출력에 연결된 스위치로 이루어지는 것을 특징으로 하는 멀티플라잉 디지탈/아날로그 변환기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950011730A KR0154784B1 (ko) | 1995-05-12 | 1995-05-12 | 순환형 다단 아날로그/디지탈 변환기의 오차 보정 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950011730A KR0154784B1 (ko) | 1995-05-12 | 1995-05-12 | 순환형 다단 아날로그/디지탈 변환기의 오차 보정 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960043541A true KR960043541A (ko) | 1996-12-23 |
KR0154784B1 KR0154784B1 (ko) | 1998-12-15 |
Family
ID=19414314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950011730A KR0154784B1 (ko) | 1995-05-12 | 1995-05-12 | 순환형 다단 아날로그/디지탈 변환기의 오차 보정 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0154784B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100380834B1 (ko) * | 1998-06-25 | 2003-04-18 | 엔이씨 일렉트로닉스 코포레이션 | 스위칭 커패시터형 d/a 변환기 및 디스플레이 구동회로 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030078299A (ko) * | 2002-03-29 | 2003-10-08 | 주식회사 하이닉스반도체 | 선형성을 향상시킨 멀티플라잉 디지탈 아날로그 변환기 |
KR101017047B1 (ko) * | 2004-02-25 | 2011-02-23 | 매그나칩 반도체 유한회사 | 아날로그 디지털 컨버터 |
-
1995
- 1995-05-12 KR KR1019950011730A patent/KR0154784B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100380834B1 (ko) * | 1998-06-25 | 2003-04-18 | 엔이씨 일렉트로닉스 코포레이션 | 스위칭 커패시터형 d/a 변환기 및 디스플레이 구동회로 |
Also Published As
Publication number | Publication date |
---|---|
KR0154784B1 (ko) | 1998-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5499027A (en) | Digitally self-calibrating pipeline analog-to-digital converter | |
US20050116846A1 (en) | A/D converter with minimized transfer error | |
US7501965B2 (en) | Correcting for errors that cause generated digital codes to deviate from expected values in an ADC | |
US5510789A (en) | Algorithmic A/D converter with digitally calibrated output | |
EP2571169A1 (en) | A/d converter | |
JP3643253B2 (ja) | ディザを利用する多段アナログ−デジタル変換器 | |
KR930018864A (ko) | 파이프라인 아날로그 디지탈 변환기 | |
RU2008102395A (ru) | Способ оцифровки аналоговой величины, оцифровывающее устройство, осуществляющее указанный способ, и детектор электромагнитного излучения, содержащий такое устройство | |
DE69928057D1 (de) | Komparator and DA-Umsetzer mit geschalteten Kapazitäten | |
US5861828A (en) | Apparatus and method for monotonic digital calibration of a pipeline analog-to-digital converter | |
US6229472B1 (en) | A/D converter | |
US6720895B2 (en) | Method of calibrating an analog-to-digital converter and a circuit implementing the same | |
US7042373B2 (en) | Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof | |
KR20010050412A (ko) | 네스티드 파이프라인형 아날로그 디지털 컨버터 | |
US7764214B2 (en) | Analog-to-digital converter for converting input analog signal into digital signal through multiple conversion processings | |
US20100073206A1 (en) | Analog-to-digital conversion circuits and method for calibrating thereof | |
JPH0233219A (ja) | A/d変換用回路配置 | |
US7161521B2 (en) | Multi-stage analog to digital converter architecture | |
KR960043541A (ko) | 순환형 다단 아날로그/디지탈 변환기의 오차 보상 방법 | |
US5973517A (en) | Speed-enhancing comparator with cascaded inventors | |
US10505560B2 (en) | Analog-to-digital converter with noise elimination | |
KR100446283B1 (ko) | 아날로그/디지털 변환기를 포함한 다단구조의 프로그래머블이득 제어 증폭장치 및 그에 따른 이득 오차 보정방법 | |
JP2008182333A (ja) | 自己補正型アナログデジタル変換器 | |
JPH05167449A (ja) | 逐次比較型アナログデジタル変換器 | |
US20240162913A1 (en) | Sample and hold circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090615 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |