KR960042330A - 푸리에변환 연산장치 및 방법 - Google Patents

푸리에변환 연산장치 및 방법 Download PDF

Info

Publication number
KR960042330A
KR960042330A KR1019960015772A KR19960015772A KR960042330A KR 960042330 A KR960042330 A KR 960042330A KR 1019960015772 A KR1019960015772 A KR 1019960015772A KR 19960015772 A KR19960015772 A KR 19960015772A KR 960042330 A KR960042330 A KR 960042330A
Authority
KR
South Korea
Prior art keywords
data
delayed
delay
calculation
selecting
Prior art date
Application number
KR1019960015772A
Other languages
English (en)
Inventor
오사무 이또
야스나리 이께다
Original Assignee
이데이 노브유끼
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노브유끼, 소니 가부시끼가이샤 filed Critical 이데이 노브유끼
Publication of KR960042330A publication Critical patent/KR960042330A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Discrete Mathematics (AREA)
  • Complex Calculations (AREA)

Abstract

본 발명의 목적은, 지연회로의 수를 적게 하고, 저코스트와, 소형화를 도모하는데 있다.
그 구성은, 할당스위치(21-1)에 의해 입력된 각 심벌의 데이터를 1/4씩 순차 분할한다. 최초의 1/4의 데이터를 지연회로(22A-1)에 의해 3회 지연하고, 합계 3N/4만큼 지연한다. 제2번째의 1/4의 데이터를 지연회로(22D-1)에 의해 2회 지연하고, 합계 N/2만큼 지연한다. 제3번째의 1/4의 데이터를 지연회로(22F-1)에 의해 N/4만큼 지연한다. 최후의 1/4의 데이터는 지연시키지 않는다. 버터플라이연산기(24-1)의 제1 내지 제4입력단자에는 4분할한 데이터가 순차 동시에 입력된다. 버터플라이연산기(24-1)로 버터플라이연산하여 출력한다.

Description

푸리에변환 연산장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 푸리에변환 연산장치의 일실시예의 구성을 나타내는 블록도이다, 제2도는 본 발명의 푸리에변환 연산장치의 다른 실시예의 구성을 나타내는 블록도이다, 제3도는 본 발명의 푸리에변환 연산장치의 다른 실시예의 구성을 나타내는 블록도이다, 제4도는 본 발명의 푸리에변환 연산장치의 다른 실시예의 구성을 나타내는 블록도이다.

Claims (16)

  1. 입력된 데이터를 시간적으로 앞에 입력된 제1데이터와, 시간적으로 후에 입력된 제2데이터와로 분할하는 분할수단과, 상기 분할수단에 의해 분할된 상기 제1데이터를 지연하여, 상기 제2데이터와 타이밍을 맞추는 제1지연수단과, 상기 제2데이터와, 상기 제1지연수단에 의해 지연된 상기 제1데이터와를, 버터플라이연산하는 제1연산수단과, 상기 제1지연수단에 의해 지연된 후의 상기 제1데이터와, 상기 제1지연수단에 의해 지연되기 전의 상기 제1데이터의 한편을 선택하여 상기 제1지연수단에 공급하는 제1선택수단과, 상기 제1연산수단에 입력되는 데이터 또는 상기 제1연산수단에 출력된 데이터이 소정의 것에 대하여 회전자용연산을 행하는 제2연산수단과를 갖추는 것을 특징으로 하는 푸리에변환 연산장치.
  2. 제1항에 있어서, 상기 제1연산수단이 출력하는 제3데이터를 지연하여, 상기 제1연산수단이 출력하는 제4데이터와 티이밍을 맞추는 제2지연수단과, 상기 제2지연수단에 의해 지연된 후의 상기 제3데이터와, 상기 제1연산수단이 출력하는 제4데이터의 한편을 선택하여 상기 제2지연수단에 공급하는 제2선택수단과를 다시 갖추는 것을 특징으로 하는 푸리에변환 연산장치.
  3. 제2항에 있어서, 상기 제1연산수단 또는 상기 제2지연수단이 출력을 선택하고, 직렬의 데이터로 하는 제3선택수단을 다시 갖추는 것을 특징으로 하는 푸리에변환 연산장치.
  4. 입력된 데이터를 소정시간씩 순차 지연하는 복수의 제1지연수단과, 상기 제1지연수단에 의해 지연된 제1데이터와, 지연되지 않은 제2데이터와를 버터플라이연산하는 제1연산수단과, 상기 제1연산수단에 입력되는 데이터 또는 상기 제1연산수단에서 출력된 데이터의 소정의 것에 대하여 회전자용연산을 행하는 제2연산수단과를 갖추는 것을 특징으로 하는 푸리에변환 연산장치.
  5. 제4항에 있어서, 상기 제1연산수단이 출력하는 제3데이터를 지연하여, 상기 제1연산수단이 출력하는 제4데이터와 타이밍을 맞춰서 출력하는 복수의 제2지연수단과, 상기 제2지연수단에 의해 지연된 후의 상기 제3데이터와, 상기 제1연산수단이 출력하는 제4데이터의 한편을 선택하여 후단의 상기 제2지연수단에 공급하는 제2선택수단과를 다시 갖추는 것을 특징으로 하는 푸리에변환 연산장치.
  6. 제5항에 있어서, 상기 제1연산수단 또는 상기 제2지연수단의 출력을 선택하고, 직렬의 데이터로 하는 제3선택수단을 다시 갖추는 것을 특징으로 하는 푸리에변환 연산장치.
  7. 입력된 데이터를, 시간적으로 앞에 입력된 제1데이터와, 시간적으로 후에 입력된 제2데이터와로 분할하는 분할수단과, 데이터를 소정시간만큼 지연하여 출력하는 지연수단과, 상기 분할수단에 의해 분할된 상기 제1데이터와 제2데이터와를, 버터플라이연산하는 제1연산수단과, 상기 분할수단이 출력하는 데이터, 상기 지연수단에 의해 지연된 데이터 또는 상기 제1연산수단이 출력하는 데이터의 어느 것을 선택하여 상기 지연수단에 공급하는 제1선택수단과, 상기 제1연산수단에 입력되는 데이터 또는 상기 제1연산수단에서 출력된 데이터의 소정의 것에 대하여 회전자용연산을 행하는 제2연산수단과를 갖추는 것을 특징으로 하는 푸리에변환 연산장치.
  8. 제7항에 있어서, 상기 제1연산수단 또는 상기 지연수단의 출력을 선택하고, 직렬데이터로 하는 제2선택수단을 다시 갖추는 것을 특징으로 하는 푸리에변환 연상장치.
  9. 입력된 데이터를 순차 지연하여 출력하는 복수의 지연수단과, 상기 지연수단에 의해 지연되기 전의 데이터와, 지연된 후의 데이터와를 버터플라이연산하는 제1연산수단과, 상기 제1연산수단이 출력하는 데이터와, 전단의 상기 지연수단이 출력하는 데이터의 한편을 선택하여, 후단의 상기 지연수단에 공급하는 제1선택수단과, 상기 제1연산수단에 입력되는 데이터 또는 상기 제1연산수단에서 출력된 데이터의 소정의 것에 대하여 회전자용연산을 행하는 제2연산수단과를 갖추는 것을 특징으로 하는 푸리에변환 연산장치.
  10. 제9항에 있어서, 상기 제1연산수단 또는 상기 지연수단의 출력을 선택하고, 직렬의 데이터로 하는 제2선택수단을 다시 갖추는 것을 특징으로 하는 푸리에변환 연산장치.
  11. 입력된 데이터를 시간적으로 앞에 입력된 제1데이터와, 시간적으로 후에 입력된 제2데이터와로 분할하는 분할수단과, 상기 제1데이터와 제2데이터와를, 버터플라이연산하는 제1연산수단과, 상기 제1연산수단이 출력하는 데이터와, 상기 분할수단이 출력하는 상기 제1데이터의 한편을 선택하는 제1선택수단과, 상기 제1선택수단에 의해 선택된 데이터를 지연하여 상기 제1연산수단을 출력하는 지연수단과, 상기 제1연산수단에 입력되는 데이터 또는 상기 제1연산수단에서 출력된 데이터의 소정의 것에 대하여 회전자용연산을 행하는 제2연산수단과를 갖추는 것을 특징으로 하는 푸리에변환 연산장치.
  12. 제11항에 있어서, 상기 지연수단 또는 상기 제1연산수단의 출력을 선택하여, 직렬의 데이터로 하는 제2선택수단을 다시 갖추는 것을 특징으로 하는 푸리에변환 연산장치.
  13. 입력된 데이터를, 시간적으로 앞에 입력된 제1데이터와, 시간적으로 후에 입력된 제2데이터와로 분할하고, 분할된 상기 제1데이터를 지연수단에 의해 지연하고, 상기 지연수단에 의해 지연한 상기 제1데이터를, 상기 지연수단에 의해 다시 지연하는 동작을 소정회수만큼 행하고, 상기 제2데이터와 타이밍을 맞춰서, 상기 제2데이터와, 지연된 상기 제1데이터와를 버터플라이연산하고, 버터플라이연산되기 전의 데이터 또는 버터플라이연산된 후의 데이터의 소정의 것에 대하여 회전자용연산을 행하는 것을 특징으로 하는 푸리에변환 연산방법.
  14. 입력된 데이터를, 복수의 지연수단에 의해 소정의 시간씩 순차 지연하고, 상기 제1지연수단에 의해 지연된 제1데이터와, 지연되지 않은 제2데이터와를 버터플라이연산하고, 버터플라이연산되기 전의 데이터 또는 버터플라이연산된 후의 데이터의 소정의 것에 대하여 회전자용 연산을 행하는 것을 특징으로 하는 푸리에변환 연산방법.
  15. 입력된 데이터를, 시간적으로 앞에 입력된 제1데이터와, 시간적으로 후에 입력된 제2데이터와로 분할하고, 분할된 상기 제1데이터를 지연수단에 의해 지연하고, 상기 지연수단에 의해 지연한 상기 제1데이터를, 상기 지연수단에 이해 다시 지연하는 동작을 소정회수만큼 행하고, 상기 제2데이터와 타이밍을 맞춰서, 상기 제2데이터와, 상기 지연수단에 의해 지연된 상기 제1데이터와를 버터플라이연산하고, 상기 버터플라이연산된 데이터를 상기 지연수단에 의해 지연하고, 지연한 그 데이터를 상기 지연수단에 의해 다시 지연하는 동작을 소정회수만큼 행하고, 버터플라이 연산된 다른 데이터와의 타이밍을 맞춰서 출력하고, 버터플라이 연산되기 전의 데이터 또는 버터플라이 연산된 후의 데이터의 소정의 것에 대하여 회전자용연산을 행하는 것을 특징으로 하는 푸리에변환 연산방법.
  16. 입력된 데이터를 복수의 지연수단에 의해 순차 지연하고, 상기 지연수단에 의해 지연되기 전의 데이터와, 지연된 후의 데이터와를 버터플라이연산하고, 상기 버터플라이연산된 데이터를 상기 지연수단에 공급하여 지연시키고, 지연한 그 데이터를 상기 지연수단에 의해 다시 지연하는 동작을 소정회수만큼 행하고, 버터플라이연산된 다른 데이터와의 타이밍을 맞춰서 출력하고, 버터플라이연산되기 전의 데이터 또는 버터플라이연산된 후의 데이터의 소정의 것에 대하여 회전자용연산을 행하는 것을 특징으로 하는 푸리에변환 연산방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960015772A 1995-05-25 1996-05-13 푸리에변환 연산장치 및 방법 KR960042330A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7126227A JPH08320857A (ja) 1995-05-25 1995-05-25 フーリエ変換演算装置および方法
JP95-126227 1995-05-25

Publications (1)

Publication Number Publication Date
KR960042330A true KR960042330A (ko) 1996-12-21

Family

ID=14929917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015772A KR960042330A (ko) 1995-05-25 1996-05-13 푸리에변환 연산장치 및 방법

Country Status (5)

Country Link
US (1) US5808925A (ko)
EP (2) EP0744700A3 (ko)
JP (1) JPH08320857A (ko)
KR (1) KR960042330A (ko)
CN (1) CN1144362A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366116B1 (ko) * 2012-10-31 2014-02-24 전자부품연구원 Ｆｆｔ 병렬 처리 방법, 이를 적용한 데이터 처리 방법 및 홀로그램 복원 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6098088A (en) * 1995-11-17 2000-08-01 Teracom Ab Real-time pipeline fast fourier transform processors
FR2772950B1 (fr) * 1997-12-19 2000-03-17 St Microelectronics Sa Dispositif electronique de calcul d'une transformee de fourier a architecture dite "pipelinee" et procede de commande correspondant
US6549925B1 (en) 1998-05-18 2003-04-15 Globespanvirata, Inc. Circuit for computing a fast fourier transform
US6490672B1 (en) 1998-05-18 2002-12-03 Globespanvirata, Inc. Method for computing a fast fourier transform and associated circuit for addressing a data memory
EP0971482A1 (en) * 1998-07-09 2000-01-12 Canon Kabushiki Kaisha Digital signal transformation device and method
US6347071B1 (en) * 1998-10-13 2002-02-12 Lucent Technologies Inc. Time division multiplexed transmission of OFDM symbols
US6334650B1 (en) * 2000-01-12 2002-01-01 Cheng Chien-Chuan Flexible seat pad with position-adjustable nape and waist rests
WO2003021973A2 (en) * 2001-09-01 2003-03-13 Bermai, Inc. Ram-based fast fourier transform unit for wireless communications
US7299252B2 (en) * 2003-10-09 2007-11-20 Northrop Grumman Corporation Power saving zero pruning algorithm for fast fourier transform (FFT) circuitry
US7835454B2 (en) * 2004-04-30 2010-11-16 Analog Devices, B.V. Multicarrier modulation systems
US20070157355A1 (en) * 2005-12-22 2007-07-12 Katsin Daniel H Engineered toweling
JP4955756B2 (ja) * 2006-04-28 2012-06-20 クゥアルコム・インコーポレイテッド マルチポート混合基数ｆｆｔ
TWI396096B (zh) * 2008-12-31 2013-05-11 Ind Tech Res Inst 快速傅利葉轉換處理器
JP5219920B2 (ja) * 2009-05-20 2013-06-26 三菱電機株式会社 送受信回路、通信装置および送受信方法
US9002919B2 (en) 2009-09-24 2015-04-07 Nec Corporation Data rearranging circuit, variable delay circuit, fast fourier transform circuit, and data rearranging method
JP5556323B2 (ja) * 2010-04-15 2014-07-23 日本電気株式会社 データ並び替え回路に対する制御情報自動生成方法、データ並び替え回路、コンピュータ、及び制御情報自動生成プログラム
CN103970718B (zh) * 2014-05-26 2017-03-01 中国传媒大学 一种快速傅里叶变换实现装置及方法
JP7086321B2 (ja) * 2020-04-14 2022-06-17 三菱電機株式会社 周波数解析装置、周波数解析方法、制御回路および記憶媒体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702393A (en) * 1970-10-21 1972-11-07 Bell Telephone Labor Inc Cascade digital fast fourier analyzer
US3892956A (en) * 1971-12-27 1975-07-01 Bell Telephone Labor Inc Cascade digital fast fourier analyzer
JPS593790B2 (ja) * 1975-06-20 1984-01-26 日本電気株式会社 Ｆｆｔ エンサンシヨリソウチ
US4534009A (en) * 1982-05-10 1985-08-06 The United States Of America As Represented By The Secretary Of The Navy Pipelined FFT processor
US5293330A (en) * 1991-11-08 1994-03-08 Communications Satellite Corporation Pipeline processor for mixed-size FFTs
US5365470A (en) * 1993-02-10 1994-11-15 Trw Inc. Fast fourier transform multiplexed pipeline

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366116B1 (ko) * 2012-10-31 2014-02-24 전자부품연구원 Ｆｆｔ 병렬 처리 방법, 이를 적용한 데이터 처리 방법 및 홀로그램 복원 장치

Also Published As

Publication number Publication date
EP0944005A1 (en) 1999-09-22
JPH08320857A (ja) 1996-12-03
US5808925A (en) 1998-09-15
EP0744700A2 (en) 1996-11-27
CN1144362A (zh) 1997-03-05
EP0744700A3 (en) 1997-09-10

Similar Documents

Publication Publication Date Title
KR960042330A (ko) 푸리에변환 연산장치 및 방법
KR930002917A (ko) 가변 클럭 분주 회로
EP0212571A3 (en) Method and circuit for performing discrete transforms
US5034910A (en) Systolic fast Fourier transform method and apparatus
GB1328489A (en) Data processing apparatus
US3777131A (en) High base multiple rail fourier transform serial stage
KR20060133446A (ko) 메모리의 판독 및 기록방법, 메모리 제어방법과, 그것을이용한 연산장치
JP3323312B2 (ja) 高速化した試験パターン発生器
KR960042421A (ko) 푸리에변환 연산장치 및 방법
US3577086A (en) Generator of delayed sequences employing shift register techniques
JPH10283341A (ja) 高速フーリエ変換演算回路
KR970068365A (ko) 통신제어장치 및 그것을 사용한 통신시스템
JP2001156644A (ja) 直交変換装置
KR960006247A (ko) 주파수 변환 회로
JP2008052504A (ja) 離散フーリエ変換装置および離散フーリエ逆変換装置
KR100617248B1 (ko) 고속 푸리에 변환 장치 및 방법
JPS60220466A (ja) 高速フ−リエ変換装置
US20230206045A1 (en) Deep learning acceleration with mixed precision
GB2216693A (en) Fourier transformation
KR0179499B1 (ko) 움직임 추정기의 출력 장치
SU742948A1 (ru) Каскадный процессор спектральной обработки сигналов
TW201643746A (zh) 資料分配裝置、訊號處理裝置及其資料分配方法
JP3848764B2 (ja) デジタル乗算ユニットおよびデジタル乗算方法
JP3135357B2 (ja) 遅延シミュレーション装置
SU385272A1 (ru) УСТРОЙСТВО дл УЛ1НОЖЕНИЯ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid