Claims (5)
캐패시터의 전하저장전극 제조방법에 있어서, 반도체 기판상에 층간 절연막 및 질화막을 순차적으로 형성한 후 콘택홀을 형성하고, 상기 콘택홀을 포함한 상기 질화막상에 전하저장전극용 폴리실리콘을 두껍게 증착하는 단계와, 열산화공정으로 상기 폴리실리콘상에 제1산화막을 형성하는 단계와, 상기 제1산화막상에 희생 폴ㄹ실리콘을 증착하고, 상기 희생 폴리실리콘상에 열산화공정으로 제2산화막을 형성하는 단계와, 상기 제2산화막을 제거한 후, 전하저장전극용 마스크를 사용한 리소그라피 공정 및 식각공정을 실시하고, 상기 제1산화막상에 희생 폴리실리콘이 그레인 단위로 남아있도록 상기 희생 폴리실리콘을 건식식각 방식으로 식각하여 폴리실리콘 패턴을 형성하는 단계와, 상기 폴리실리콘 패턴을 식각 마스크로하여 상기 제1산화막의 노출된 부분을 식각하여 산화막 패턴을 형성하는 단계와, 상기 산화막 패턴을 식각 마스크로 하여 상기 전하저장전극용 폴리실리콘을 일정깊이 식각하여 미로형 트랜치를 형성하므로, 이로인하여 다수의 기둥을 갖는 전하저장전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 캐패시터의 전하저장전극 제조방법.A method of manufacturing a charge storage electrode of a capacitor, comprising: sequentially forming an interlayer insulating film and a nitride film on a semiconductor substrate, forming a contact hole, and thickly depositing polysilicon for a charge storage electrode on the nitride film including the contact hole. And forming a first oxide film on the polysilicon by thermal oxidation, depositing sacrificial polysilicon on the first oxide film, and forming a second oxide film on the sacrificial polysilicon by thermal oxidation. And removing the second oxide layer, performing a lithography process and an etching process using a mask for a charge storage electrode, and dry-etching the sacrificial polysilicon so that sacrificial polysilicon remains in grain units on the first oxide layer. Etching to form a polysilicon pattern, and using the polysilicon pattern as an etching mask, the furnace of the first oxide layer Etching the exposed portion to form an oxide pattern, and etching the polysilicon for the charge storage electrode to a predetermined depth by using the oxide pattern as an etching mask to form a labyrinth trench, thereby forming a charge storage electrode having a plurality of pillars Method for manufacturing a charge storage electrode of a capacitor, characterized in that it comprises the step of forming a.
제1항에 있어서, 상기 전하저장전극용 폴리실리콘은 580 내지 630℃ 온도 범위에서 SiH4개스의 열분해에 의해 LPCVD방법으로 소자에서 원하는 두께보다 두껍게 형성하는 것을 특징으로 하는 캐패시터의 전하저장전극 제조방법.The method of claim 1, wherein the polysilicon for the charge storage electrode is formed in a device thicker than the desired thickness by the LPCVD method by thermal decomposition of SiH 4 gas in the temperature range of 580 to 630 ℃. .
제1항 또는 2항에 있어서, 상기 전하저장전극용 폴리실리콘은 소자에서 원하는 두께가 2000 내지 3000Å일 경우, 상기 제1산화막이 형성두께를 고려하여 200 내지 300Å 더 증착하는 것을 특징으로 하는 캐패시터의 전하저장전극 제조방법.The capacitor of claim 1 or 2, wherein the polysilicon for charge storage electrode is further deposited in an amount of 200 to 300 microseconds in consideration of the formation thickness of the first oxide film when the desired thickness of the device is 2000 to 3000 microseconds. Method for manufacturing a charge storage electrode.
제1항에 있어서, 상기 제1 및 제2산화막은 700 내지 800℃에서 O2및 H2가스에 의한 열산화공정으로 400 내지 600Å두께로 형성하는 것을 특징으로 하는 캐패시터의 전하저장전극 제조방법.The method of claim 1, wherein the first and second oxide films are formed at a thickness of 400 to 600 kPa by a thermal oxidation process using O 2 and H 2 gas at 700 to 800 ° C.
제1항에 있어서, 상기 희생 폴리실리콘은 900 내지 1100Å의 두께로 증착하는 것을 특징으로 하는 캐패시터의 전하저장전극 제조방법.The method of claim 1, wherein the sacrificial polysilicon is deposited to a thickness of 900 to 1100 μs.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.