KR960025185A - 디지탈 감마 보정 회로 - Google Patents
디지탈 감마 보정 회로 Download PDFInfo
- Publication number
- KR960025185A KR960025185A KR1019940032978A KR19940032978A KR960025185A KR 960025185 A KR960025185 A KR 960025185A KR 1019940032978 A KR1019940032978 A KR 1019940032978A KR 19940032978 A KR19940032978 A KR 19940032978A KR 960025185 A KR960025185 A KR 960025185A
- Authority
- KR
- South Korea
- Prior art keywords
- gamma correction
- value
- bits
- output
- correction circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/202—Gamma control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
- H04N9/69—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits for modifying the colour signals by gamma correction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
본 발명은 디지탈 감마 보정에 관한 것으로, 특히 메모리의 데이타를 압축하여 메모리의 크기를 줄이는데 적당하도록 한 디지탈 감마 보정 회로(Digital Gamma Correction Circuit)에 관한 것이다.
상기와 같은 본 발명은 디지탈 감마 보정 회로는 입력되는 R, G, B의 화소값 X의 하위비트(ℓ)를 제외한 X의 (n-ℓ) 비트를 입력 주소로하여 하나의 어드레스 공간에 △ij(비트크기)를 저장하는 메모리와, 상기 메모리의 출력값 m1, m2, m3, …mj를 복수개의 가산기(Adder)로 구성되어 가산하여 출력하는 SUM1과, 화소값 X의 n비트를 입력으로 하여 하위비트(Lower Bit)를 이용하여 디코딩된 제어 신호를 출력하는 디코더와, 상기 디코더의 제어 신호에 의해 SUM1의 출력 신호에서 addj에서의 j의위치값을 선택하는 멀티플렉서(MUX)와, 상기 MUX에서 선택된 값(△i)과 입력값 X(n비트)를 더하여 감마 보정값(Y=△i+X)을 출력하는 SUM2로 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 디지탈 감마 보정 회로를 나타낸 구성 블럭도, 제4도는 본 발명의 감마 보정의 특성을 나타낸 그래프.
Claims (3)
- 입력되는 R, G, B의 화소값 X의 하위비트(ℓ)를 제외한 X의 (n-ℓ) 비트를 입력 주소로하여 하나의 어드레스 공간에 △ij(비트크기)를 저장하는 메모리와, 상기 메모리의 출력값 m1, m2, m3, …mj를 복수개의 가산기(Adder)로 구성되어 가산하여 출력하는 SUM1과, 화소값 X의 n비트를 입력으로 하여 하위비트(Lower Bit)를 이용하여 디코딩된 제어 신호를 출력하는 디코더와, 상기 디코더의 제어 신호에 의해 SUM1의 출력 신호에서 addj에서의 j의 위치값을 선택하는 멀티플렉서(MUX)와, 상기 MUX에서 선택된 값(△i)과 입력값 X(n비트)를 더하여 감마 보정값(Y=△i+X)을 출력하는 SUM2로 구성된 것을 특징으로 하는 디지탈 감마 보정 회로.
- 제1항에 있어서, △ij는 2의 보수(2'S Complement) 형태를 갖는 것을 특징으로하는 디지탈 감마 보정 회로.
- 제1항에 있어서, MUX의 △i의 값은인 것을 특징으로 하는 디지탈 감마 보정 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940032978A KR0147408B1 (ko) | 1994-12-06 | 1994-12-06 | 디지탈 감마 보정회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940032978A KR0147408B1 (ko) | 1994-12-06 | 1994-12-06 | 디지탈 감마 보정회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960025185A true KR960025185A (ko) | 1996-07-20 |
KR0147408B1 KR0147408B1 (ko) | 1998-09-15 |
Family
ID=19400479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940032978A KR0147408B1 (ko) | 1994-12-06 | 1994-12-06 | 디지탈 감마 보정회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0147408B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100438715B1 (ko) * | 2002-02-09 | 2004-07-05 | 삼성전자주식회사 | 감마 보정 장치 및 방법 |
-
1994
- 1994-12-06 KR KR1019940032978A patent/KR0147408B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100438715B1 (ko) * | 2002-02-09 | 2004-07-05 | 삼성전자주식회사 | 감마 보정 장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR0147408B1 (ko) | 1998-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5706058A (en) | Gamma correction circuit for correcting video data obtained by photoelectric transfer and having a non-linear characteristic | |
KR950009042A (ko) | 코드분류에 의한 병렬처리 가변장 부호 복호기 | |
KR900017405A (ko) | 화상 신호 보간 회로 | |
KR950030479A (ko) | 디지탈필터 | |
KR970068633A (ko) | 가변길이 코드 디코더 | |
KR960025185A (ko) | 디지탈 감마 보정 회로 | |
TW374885B (en) | The arithmetic unit | |
US4769778A (en) | Circuit arrangement comprising a matrix-shaped memory arrangement for digital filtration of image signals in row and column directions | |
US5126738A (en) | Circuit for decoding a sequentially and serially inputted, variable length code | |
KR950009737A (ko) | Rom의 판독 전환 회로 | |
KR970025146A (ko) | 데이타압신(Companding)을 위한 메모리제어신호 및 어드레스 발생장치 | |
JP2778415B2 (ja) | ディストーション効果装置 | |
JPH0471222B2 (ko) | ||
KR880008140A (ko) | 디지탈 신호 처리용 집적 회로 | |
KR970006631B1 (ko) | 오디오엔코딩/디코딩을 위한 서브밴드필터링 장치 | |
JPH0369239B2 (ko) | ||
KR920007433A (ko) | 적응형 디지탈 윤곽보상 소음 말소 회로 | |
KR0125861Y1 (ko) | 디지탈신호 감쇄회로 | |
JPS6182520A (ja) | デジタルフイルタ回路 | |
JPH03254525A (ja) | ディジタル信号処理装置 | |
KR950009765B1 (ko) | 스퀘어롬을 이용한 디지탈 필터용 승산기 및 이를 포함한 유한 임펄스 응답(fir) 디지탈 필터 | |
KR940012343A (ko) | 비데오 롬 플레이어 시스템 | |
GB2332834A (en) | Convolution encoder with look-up table | |
KR970059934A (ko) | 가상주소비트를 구현하는 어드레싱 회로 | |
JPH0730780A (ja) | 輪郭補正回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130422 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 17 |
|
EXPY | Expiration of term |