KR960018944A - 핫 스워핑을 위한 데이지 체인 신호처리 로직을 갖는 브이엠이버스 시스템 - Google Patents
핫 스워핑을 위한 데이지 체인 신호처리 로직을 갖는 브이엠이버스 시스템 Download PDFInfo
- Publication number
- KR960018944A KR960018944A KR1019940031052A KR19940031052A KR960018944A KR 960018944 A KR960018944 A KR 960018944A KR 1019940031052 A KR1019940031052 A KR 1019940031052A KR 19940031052 A KR19940031052 A KR 19940031052A KR 960018944 A KR960018944 A KR 960018944A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- pbg
- flop
- flip
- logic
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
본 발명은 브이엠이 버스 시스템에서 핫 스워핑 기능을 위한 신호처리 수단과 관련된 것으로서, 종래에는 이러한 시스템에서 핫 스워핑을 위한 기능이 구비되어져 있지 않아 시스템의 이용 효율을 떨어뜨리는 원인이 되어 왔다.
본 발명은 이러한 종래의 문제점을 개선할 수 있도록 상기 시스템의 브이엠이 보드(6)와 백플레인 보드(7)사이에는 핫 스워핑을 위한 데이지 체인 신호처리 로직(1)이 구비되어져 있는 구성을 특징으로 하는 핫 스워핑을 위한 데이지 체인 신호처리 로직을 갖는 브이엠이 버스 시스템을 제공하는데 있는 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 구비된 브이엠이버스(VME Bus)시스템에서 백플레인(Backplane) 보드측과 브이엠이 보드간의 시스템 회로 블럭도.
제2도는 제1도에서 데이지 체인(Daisy Chain) 신호처리 로직을 좀더 구체적으로 나타낸 실시예도.
Claims (4)
- 브이엠이 보드(6)와 백플레인 보드(7) 등으로 구성되는 브이엠이 버스 시스템에 있어서, 상기 브이엠이 보드(6)와 백플레인 보드(7)사이에는 핫 스워핑을 위한 데이지 체인 신호처리 로직(1)이 구비되어져 있는 구성을 특징으로 하는 핫 스워핑을 위한 데이지 신호처리 로직을 갖는 브이엠이 버스 시스템.
- 제1항에 있어서, 상기 데이지 체인 신호처리 로직(1)은 백플레인 보드(7)측으로부터의 데이지 체인 버스승인 입력신호인 PBG×IN* 신호를 입력 받아 상태논리를 플립플롭(11)이나 제어로직(3)에 제공하는 게이트부(12)와, 이 게이트부(12) 및 제어로직(3)에서의 출력측에 연결되어져서 이들의 출력상태에 따라 PBG×IN*와 브이엠이 보드(6)측에서의 데이지 체인 버스승인 입력신호인 JBG×IN* 신호등을 중계하기 위한 플립플롭(11)과, 이 플립플롭(11)의 출력과 제어로직(3)의 제어신호출력측에 이어져서 이들에 의하여 PBG×IN* 및 JBG×IN*을 PBG×OUT* 및 JPG×OUT*로 전달하는 스위치부(13)와, 상기 제어로직(3)의 출력측에 이어져서 게이트부(12)의 출력과 관련하여 핫 스워핑을 위한 버스 요청신호를 생성하는 버스요청게이트(G1)로 이뤄져 있는 구성을 특징으로 하는 핫 스워핑을 위한 데이지 체인 신호처리 로직을 갖는 브이엠이 버스 시스템.
- 제2항에 있어서, 상기 게이트부(12)는 PBG×IN* 신호를 반전시켜 플립플롭(11)의 클럭입력으로 제공하는 인버터(G2)와, 이 인버터 (G2)의 출력과 플립플롭(11)의 출력을 두 입력으로 하여 플립플롭(11)의 리세트(RT) 단자를 제어하는 오어게이트(G3)와, 인버터(G1)의 출력과 플립플롭(11)의 출력을 두 입력으로 하여 제2낸드게이트(G5)에 출력을 제공하는 제1낸드게이트(G4)와, 이 제1낸드게이트(G4)와 다른 다수의 버스승인 입력신호들을 입력으로 하여 제어로직(3)에 핫 스워핑 입력을 제공하는 제2낸드게이트(G5)로 이뤄져 있는 구성을 특징으로 하는 핫 스워핑을 위한 데이지 체인 신호처리 로직을 갖는 브이엠이 버스 시스템.
- 제2항에 있어서, 상기 스위칭부(13)는 제어로직(3)의 BUSEN*신호에 의하여 PBG*IN신호를 PBG×OUT*로 보내는 인버터(G6)과 제2트랜지스터(Q2) 및 상기 PBG×IN* 신호를 브이엠이 보드(6)측으로의 JBG×IN*로 연결하거나 또는 JBG×OUT* 신호를 PBG×OUT*측으로 연결하는 제1, 3트랜지스터(Q1,Q3)로 이루어져 있는 구성을 특징으로 하는 핫 스워핑을 위한 데이지 체인 신호처리 로직을 갖는 브이엠이 버스 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940031052A KR960018944A (ko) | 1994-11-24 | 1994-11-24 | 핫 스워핑을 위한 데이지 체인 신호처리 로직을 갖는 브이엠이버스 시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940031052A KR960018944A (ko) | 1994-11-24 | 1994-11-24 | 핫 스워핑을 위한 데이지 체인 신호처리 로직을 갖는 브이엠이버스 시스템 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960018944A true KR960018944A (ko) | 1996-06-17 |
Family
ID=66648716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940031052A KR960018944A (ko) | 1994-11-24 | 1994-11-24 | 핫 스워핑을 위한 데이지 체인 신호처리 로직을 갖는 브이엠이버스 시스템 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960018944A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100350676B1 (ko) * | 2000-10-20 | 2002-08-28 | 삼성전자 주식회사 | 소형 컴퓨터 시스템 인터페이스 백플레인 보드 |
| KR100617678B1 (ko) * | 1998-08-13 | 2007-04-25 | 삼성전자주식회사 | 데이지 체인드 시스템의 일련 번호 배정 시스템및 방법 |
-
1994
- 1994-11-24 KR KR1019940031052A patent/KR960018944A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100617678B1 (ko) * | 1998-08-13 | 2007-04-25 | 삼성전자주식회사 | 데이지 체인드 시스템의 일련 번호 배정 시스템및 방법 |
| KR100350676B1 (ko) * | 2000-10-20 | 2002-08-28 | 삼성전자 주식회사 | 소형 컴퓨터 시스템 인터페이스 백플레인 보드 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970062923A (ko) | 마이크로컴퓨터 | |
| KR880010365A (ko) | 디지탈 데이타 프로세서용 버스 인터페이스 회로 | |
| KR970076288A (ko) | 핫 플러거블 모듈식 베이를 갖는 휴대용 컴퓨터를 제공하는 방법 및 장치 | |
| KR970059951A (ko) | Pcmcia 카드를 위한 인터럽트 분배 기술 | |
| KR960015311A (ko) | 데이타 처리 시스템 및 데이타 처리 방법 | |
| ES2075059T3 (es) | Un sistema de sonido para automovil. | |
| KR960018880A (ko) | 배경 모드에서 투명 동작을 갖는 데이타 처리기 및 그 방법 | |
| KR890005739A (ko) | 선택된 지연 버스트를 구비한 버스 마스터 | |
| KR960018944A (ko) | 핫 스워핑을 위한 데이지 체인 신호처리 로직을 갖는 브이엠이버스 시스템 | |
| WO1995022095A1 (en) | Two clock microprocessor design with stall | |
| EP0104545A3 (en) | Input and output port control unit | |
| KR900018822A (ko) | 다중버스 마이크로컴퓨터 시스템 | |
| KR940022292A (ko) | 디지탈 신호 프로세서 칩의 버스 구조 | |
| ATE347137T1 (de) | Multiport i2c-hub | |
| KR970076160A (ko) | 이중화 회로 및 그 제어 방법 | |
| KR950024078A (ko) | 컴퓨터의 버스중재오동작 방지회로 | |
| KR950009633B1 (ko) | 발광 표시 소자(led) 모듈 구동회로 | |
| KR950020167A (ko) | 피씨아이(pci)카드의 아이사(isa) 카드로의 전환장치 | |
| KR940015843A (ko) | 다중 프로세서 시스템에서 프로세서 보드 사이의 데이타 전송을 지원하는 방법 | |
| KR960025088A (ko) | 핫 스와핑을 위한 제어회로를 갖는 브이엠이버스 시스템 | |
| KR970049626A (ko) | 저소비 전력 데이타 전송 버스 | |
| KR860003535Y1 (ko) | 듀얼 포트(Dual Port)를 가지는 제어 논리회로 | |
| KR960015259A (ko) | 백플레인 보드를 이용한 다중 이더넷 버스 중재 처리 시스템 | |
| KR960018929A (ko) | 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈 | |
| KR950012232A (ko) | 브이엠이 버스 인터페이스 보오드에서의 로컬 블록 전송 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |