KR960015607B1 - 패킷 버스 장치의 데이터버스 이중화 운용시스템 및 운용 방법 - Google Patents

패킷 버스 장치의 데이터버스 이중화 운용시스템 및 운용 방법 Download PDF

Info

Publication number
KR960015607B1
KR960015607B1 KR1019940005780A KR19940005780A KR960015607B1 KR 960015607 B1 KR960015607 B1 KR 960015607B1 KR 1019940005780 A KR1019940005780 A KR 1019940005780A KR 19940005780 A KR19940005780 A KR 19940005780A KR 960015607 B1 KR960015607 B1 KR 960015607B1
Authority
KR
South Korea
Prior art keywords
packet
call control
arbitration means
control processor
arbiter
Prior art date
Application number
KR1019940005780A
Other languages
English (en)
Other versions
KR950028363A (ko
Inventor
장재득
이규옥
김진태
Original Assignee
조백제
한국전기통신공사
양승택
재단법인한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조백제, 한국전기통신공사, 양승택, 재단법인한국전자통신연구소 filed Critical 조백제
Priority to KR1019940005780A priority Critical patent/KR960015607B1/ko
Publication of KR950028363A publication Critical patent/KR950028363A/ko
Application granted granted Critical
Publication of KR960015607B1 publication Critical patent/KR960015607B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06Management of faults, events, alarms or notifications
    • H04L41/0654Management of faults, events, alarms or notifications using network fault recovery
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/55Prevention, detection or correction of errors
    • H04L49/557Error correction, e.g. fault recovery or fault tolerance
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5625Operations, administration and maintenance [OAM]
    • H04L2012/5627Fault tolerance and recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

내용없음

Description

패킷 버스 장치의 데이터버스 이중화 운용시스템 및 운용 방법
제1도는 본 발명에 따른 패킷 버스 장치의 구성도,
제2도는 본 발명에 따른 중앙중재기의 이중화 절체 흐름도.
제3도는 본 발명에 따른 국부중재기의 이중화 절체 흐름도.
제4도는 본 발명에 따른 국부중재기의 이중화 절체 인터럽트 흐름도.
제5도는 본 발명에 따른 중앙중재기의 이중화 절체 인터럽트 흐름도.
본 발명은 패킷 버스 장치의 데이터 버스 이중화 운용 시스템 및 운용방법에 관한 것이다.
종래의 패킷 버스 장치의 중재기들은 단일 구성으로 운용되어 패킷 통신시 신뢰성있는 데이터 전송에 보장 받을 수 없는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해서 안출된 것으로 패킷 버스 장치를 이중화로 구성하여 데이터 버스를 이중화로 운용 한쪽 버스가 고장시 상대편 버스로 절체되어 패킷 데이터 전송을 계속할 수 있어 신뢰성있는 통로 제공을 할 수 있도록 한 패킷 버스 장치의 데이터 버스 이중화 운용 시스템 및 운용방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명을 이루는 장치의 구성은, 패킷호 제어 프로세서와 패킷 처리 장치를 상호 연결하기 위한 패킷 버스 장치에 있어서, 4쌍으로 구성된 상기 패킷호 제어 프로세서들이 순차적으로 패킷을 전송할 수 있도록 중재기능을 수행하는 이중화된 패킷호 제어 프로세서 중재수단; 10쌍의 상기 패킷처리 장치들이 차례대로 패킷을 전송할 수 있도록 중재기능을 수행하는 이중화된 패킷처리 장치 중재수단; 상기 이중화된 패킷호 제어 프로세서 중재수단 및 상기 이중화된 패킷 처리 장치 중재수단으로부터 패킷정보를 취합하여 총괄적인 중재기능을 수행하는 이중화된 중앙 중재수단을 구비하는 것을 특징으로 한다.
또한, 패킷 버스 장치의 데이타 버스 이중화 운용시스템에 적용되는 운용방법에 있어서, 중앙 중재수단을 초기화한 후 동작상태에 따라 국부 중재수단(패킷호 제어 프로세서 중재수단, 패킷처리장치 중재수단)의 동작상태 및 대기 상태를 셋트하고 각각의 상태를 체크하여 송신요구신호 및 경보 블러킹을 셋트시키고 동작상태를 셋트하고 대기 상태 해제처리를 수행하는 중앙중재수단의 이중화 절체 단계; 상기 국부중재수단을초기화한 후 동작상태에 따라 에러 및 대기 상태를 체크하여 중앙중재수단에 보고하고 상태에 따라 이중화된 다른 중재수단을 절체하도록 하는 국부중재수단 이중화 절체 단계; 각 중재수단에 경보가 발생하면 해당 중재수단 경보/다른 중재수단 상태를 셋트시키고 동작/대기를 해제하고 리턴하는 이중화 절체 인터럽트 처리 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제1도는 본 발명에 따른 패킷 교환 시스템 구성도로서, (a)도는 시스템 구성도, (b)도는 각 장치간의 신호 흐름을 도식화한 것이다.
교환장치내의 패킷호 제어 프로세서(11)와 패킷 처리 장치(18)사이를 상호 연결시켜 주는 기능을 수행하며, 이들 장치간의 충돌없이 패킷 교환을 위해 패킷 버스장치(19)는 2단계의 중재기능을 수행하는데, 1단계는 2종류의 중재기에 수행되며 이들은 4쌍의 패킷호 제어 프로세서(11∼11-c)들이 순차적으로 패킷을 전송할 수 있도록 중제 기능을 수행하는 패킷호 제어 프로세서 중재기(12,13)와 10쌍의 패킷 처리장치(18~18-i)들이 차례대로 패킷을 전송할 수 있도록 중재 기능을 수행하는 패킷 처리 장치 중재기(16,17)이며, 2단계는 패킷호 제어 프로세서 중재기(12,13)와 패킷 처리 장치 중재기(16,17)로부터 패킷 정보를 취합하여 총괄적으로 중재 기능을 수행하는 중앙 중재기(14,15)에서 수행한다.
상기와 같이 이중화로 구성되어 패킷 버스 장치의 데이터 버스 이중화 운용은 (b)도의 이중화 절체 신호도에 의하여 수행된다.
패킷 버스 장치(19)의 이중화 절체 결정권은 중앙 중재기(14,15)에서 관장하도록 되어 있다. 패킷 버스 장치의 이중화 절체에 대하여 설명하면 다음과 같다.
초기 상태의 중앙 중계기(14,15), 패킷호 제어 프로세서 중재기(12,13), 패킷 처리 장치 중재기(16,17)들은 비활성화(Deactive) 상태가 되어 패킷 버스 통신을 할 수 없게 된다. 그러나, 4쌍의 패킷호 제어 프로세서중 선택된 1쌍의 패킷호 제어 프로세서(11)에 의해 정상적일 경우 이중화로 구성된 중앙 중재기(14,15)에 각각 연결된 제어 버스 신호를 이용하여 중앙 중재기 0(14)를 동작 상태 중앙 중재기(15)을 대기 상태로 만들어 준다. 그렇게 되면 패킷 버스 장치(19) 내의 각 중재기들 사이에 연결된 제어 버스 신호를 이용하여 패킷호 제어 프로세서 중재기 0(14)와 패킷 처리 장치 중재기 0(16)는 동작 상태 패킷호 제어 프로세서 중재기 1(13)과 패킷 처리 장치 중재기 1(17)은 대기 상태가 되어 동작상태의 중재기들의 버스를 이용하여 패킷 통신을 할 수 있는 통로 제공을 할 수 있다.
여기서, 패킷호 제어 프로세서 이중화 운용은 시스템 차원에서 동작 대기 방식의 이중화 상태를 유지한다. 그리고 패킷호 제어 프로세서 중재기가 관장하는 패킷호 제어 프로세서(11)의 패킷 버스 정합부는 이중화 운용을 위하여 LAN(Local Area Network)칩 2개로 구성되어 있으며, 전송속도는 최대 10Mbps이다. 패킷호 제어 프로세서(11)내의 패킷 버스 정합부(0,1)의 A 사이드 데이터 버스는 패킷호 제어 프로세서 중재기 0(12)에 연결되고, B사이드 데이터 버스는 패킷호 제어 프로세서 중재기 1(13)에 연결되어 패킷 버스 장치와 호제어 메시지 교환을 한다.
상기 패킷호 제어 프로세서 중재기 0(12)는 사이드 선택 신호의 로우 상태(동작)를 패킷 버스 정합부 A 사이드로 전송해 주고, 상기 패킷호 제어 프로세서 중재기 1813)은 사이드 선택 신호를 하이 상태(대기)로 패킷 버스 정합부 B 사이드로 전송하여 패킷호 제어 프로세서 내의 패킷 버스 정합부의 이중화 운용이 가능하도록 구성하였다. 아울러 패킷 처리 장치(0~11)도 데이터 버스의 이중화를 위하여 LAN칩 2개로 구성하여 A 사이드 데이터 버스는 패킷 처리 장치 중재기 0(16)에 연결되고, B 사이드 데이터 버스는 패킷 처리 장치 중재기 1(17)에 연결되어 패킷 버스 장치와 패킷 통신을 한다.
상기 패킷 처리 장치 중재기 0(16)는 사이드 선택 신호의 로우 상태(동작)를 패킷 처리 장치 A 사이드를 전송해주고, 상기 패킷 처리 장치 중재기 1(17)은 사이드 선택 신호를 하이 상태(대기)로 패킷 처리 장치 B 사이도로 전송하여 패킷 처리 장치내의 이중화 운용을 할 수 있도록 구성하였다. 여기서, 패킷 버스 장치의 이중화 운용 절체의 기본 원칙에 대하여 설명하면 다음과 같다.
(b)도의 이중화 절체 신호도를 참조하여 설명해보면 동작상태에 있는 패킷호 제어 프로세서 중재기 0(12), 패킷 처리 장치 중재기 0(16)에서 장애가 발생하면 대기중인 패킷호 제어 프로세서 중재기 1(13), 패킷 처리 장치 중재기 1(17)로 경보 신호를 송출하여 동작중인 중재기들의 이상 상태를 알려준다. 그리고, 경보 신호가 제어 신호를 통해 중앙 중재기 0(14)로 보고되어 중앙 중재기 내의 마이크로 컨트롤러에 인터럽트를 발생시켜 중앙 중재기 0(14)가 제어버스를 통해 패킷호 제어 프로세서 0(11')내의 패킷 버스 정합부, 패킷호 제어 프로세서 중재기 0(12), 패킷 처리 장치 중재기 0(16)로 각각 경보신호를 보내주고, 아울러 대기중인 중앙 중재기 1(15)도 경보 신호를 보내준다.
상기 패키서 처리 장치 중재기(16,17)들을 패킷 처리 장치의 에러 신호를 수집하여 에러 값등을 저장해 둔다. 또한, 패킷호 제어 프로세서 중재기(12,13)들도 패킷 버스 정합부의 에러 신호를 취합하여 에러 값을 저장해 놓는다. 상기 저장된 에러 신호에 의해서는 패킷 버스 장치(19)의 이중화 절체는 되지 않도록 운용하고 있다. 그리고, 중앙 중재기 0(14)가 관장하고 있는 패킷호 제어 프로세서 중재기 0(12)와 패킷 처리 장치 중재기 0(16)를 리세트하여 대기중인 중앙 중재기 1(15)로 절체된다. 그러면, 중앙 중재기 1(15)이 관장하고 있는 패킷호 제어 프로세서 중재기 1(13)과 패킷 처리 장치 중재기 1(17)을 각각 제어 버스 신호를 이용해 동작 상태로 만들어 준다. 이때, 패킷 처리 장치 중재기 1(17)과 패킷호 제어 프로세서 중재기 1(13)에 각각 연결된 패킷 처리 장치(18) 및 패킷호 제어 프로세서(11) 내의 패킷 버스 정합부로 사이드 선택 신호를 로우(동작)로 보내주어 B 사이드 데이터 버스로 패킷 통신을 할 수 있도록 통로를 제공하게 된다.
그동안 장애가 발생된 패킷 버스 장치 중재기들이 원상 복구가 되어 ㅈ되어 초기화 상태가 되면 패킷호 제어 프로세서(11) 내의 패킷 버스 정합부에 연결된 중앙 중재기 0(14)를 제어버스 신호를 통해 대기 상태로 만들어 준다. 그러면 중앙 중재기 0(14)가 관장하고 있는 패킷호 제어 프로세서 중재기 0(12)와 패킷 처리 장치 중재기 0(16)를 제어 신호를 이용해 대기 상태로 만들어 동작/대기 방식의 이중화 운용이 가능하도록 한다.
상기 가정의 반대 상황도 같은 방식으로 운용되므로 여기서는 생략한다.
제2도에 도시된 중앙 중재기 이중화 절체 흐름도를 상세히 설명한다.
이중화로 구성되어 있는 중앙 중재기들의 전원을 온하고 난후 중앙중재기가 초기화되면(31) 동작상태의 검사 여부가 판정되어(32) 그 결과가 검사하지 않은 상태라면 중앙 중재기의 대기상태 검사 여부를 판정하게 된다(33). 그리고 판정결과가 검사한 상태라면 경보 블러킹 해제를 하고 난후(41)(이하, 패킷호 제어 프로세서 중재기, 패킷 처리 장치 중재기) 국부 중재기 경보를 검사하여(43) 그 결과 검사 완료이면 경보 블러킹은 세트되고 상기 과정(32)로 천이한다(42). 상기 과정(33)에 판정결과가 검사 미완료이면 자체시험 프로그램을 수행하고 상기 과정(32)으로 천이한다(39). 대기 상태 검사여부의 결과가 검사 완료이면 경보 블럭킹 해제를 실행하고(34) 국부 중재기들을 대기 상태로 세트한후(35) 대기 상대를 검사하여(36) 그 결과가 검사완료이면 경보 블러킹을 세트하고 상기 과정(32)로 천이하고(40), 그리고 상기 (36)과정의 결과가 대기상태 검사 완료이면 국부 중재기들의 상대편 경보를 검사하여(37) 판정결과가 미완료이면 상기 과정(6)의 수행을 계속한다(37).
상기 과정(37)의 판정 결과가 완료라면 데이터 버스 통신을 할 수 있도록 송신 요구 신호를 블러킹을 해제한다(38). 그리고 상기 과정의 판정 결과가 미완료이거나, 상기 과정(38) 수행후이면 송신 요구 신호 블러킹을 해제하고(44) 국부 중재기 동작 상태를 세트하고 난후(45) 동작 상태를 체크하여(46) 판정 결과가 완료라면 전 단계를 반복 실행하고, 판정 결과가 미완료이면 송신 요구 신호 및 경보 블러킹을 세트하게 되며, 이어 상기 과정(32)로 되돌아 가서 전 단계의 수행을 계속한다(47).
제4도에 도시된 국부 중재기 이중화 절체 흐름도를 상세히 설명한다.
이중화로 구성되어 있는 국부 중재기들의 전원을 온하고 난후 국부 중재기(이하, 패킷호 제어 프로세서 중재기, 패킷 처리 장치 중재기)가 초기화되면(48) 동작 상태의 검사 여부가 판정되어(49) 그 결과가 미완료이면 국부 중재기 대기 상태 검사 여부를 판정하게 된다(50). 그리고 상기 과정(49)에서 판정 결과가 완료 각 중재기가 관장하고 있는 패킷 처리 장치 및 패킷 버스 정합부에서 수집된 에러 신호 여부를 판정하여(58) 수집된 에러 신호가 있으면 중앙 중재기에 에러 보고를 하고(59) 에러 신호가 없으면 송신 요구 신호 블러킹을 해재하고 난후(60) 패킷 처리 장치 및 패킷 버스 정합부에 각각 사이드 선택 신호를 세트 해 준다(61).
국부중재기의 동작상태를 체크하여(62) 판정결과가 완료라면 동작상태인 국부 중재기에 에러 검사 여부를 판정하게 된다(63). 그 결과 에러가 없으면 동작 상태로 세팅되고 에러가 있으면 중앙 중재기에 에러 보고를 하고 난후 전 단계를 반복 수행한다(64).
상기 과정(62)에서 판정결과가 미완료라면 송신 요구 신호 블러킹을 세트하고 사이드 선택 선택 신호를 해제하여 다시 처음 동작상태 체크 과정(49)으로 되돌아 간다(56). 그리고 상기 과정(49)의 판정 결과가 미완료라면 국부 중재기들의 대기 상태를 검사하여(50) 판정 결과가 미완료라면 자체 시험 프로그램을 실행시킨다(57).
이어, 상기 과정(50)에서 판정결과가 완료라면 에러 검사를 한후(51) 판정결과가 미완료라면 대기상태를 세팅하고(53) 판정결과가 완료라면 중앙 중재기에 에러보고를 하게 된다(52). 상기 과정(53)의 판정결과가 미완료라면, 다시 처음 동작상태 체크 과정(49)으로 이행되고, 판정결과가 완료라면 각 국부 중재기들의 상태편 경보를 세트하게 된다(54).
이어, 상기 과정(54)에서 판정결과가 미완료라면, 상기 전 단계를 반복 수행하게 되고, 판정 결과가 완료라면 국부 중재기들의 동작 상태를 세트하고 대기 상태를 해제 한후(55), 상기 과정(60)이하를 수행한다.
이하, 제4도와 제5도에 도시된 국부 중재기, 중앙 중재기 이중화 절체 인터럽트 흐름도로서 각 중재기들에서 경보가 발생되면(65,69)경보가 발생된 각 중재기 경보 상태와 정상적인 상대편 중재기들의 정상 상태를 세트한 후(66,70) 동작/대기를 해제한다(67,71). 그리고 난후 다시 각각 초기 상태로 되돌아 간다(68,82). 이어, <표>에 도시된 사이드 선택 신호에 의해 이중화 운용이 수행되며, 상세히 설명하면 다음과 같다.패킷호 제어 프로세서 0(11')와 패킷호 제어 프로세서 1(11")은 패킷호 제어 프로세서 자체의 이중화 운용 구조에 따라 동작/대기모드가 결정된다.
패킷호 제어 프로세서(11',11")중 동작 모드 측은 중앙 중재기 0와 중앙 중재기 1의 경보신호를 검사하여 그 결과를 <표>와 같이 정해진 사이드 선택 신호를 보내주어 이중화 운용을 수행한다. 이때 대기 상태의 패킷호 제어 프로세서 측은 중앙 중재기에 대하여 사이드 선택 신호를 H(대기)로 보내준다. 상기에서 동작상태가 결정된 중앙 중재기는 자신에서 연결된 패킷호 제어 프로세서 중재기 및 패킷 처리 장치 중재기들이관장하는 패킷 버스 정합부 및 패킷 처리 장치들에게 사이드 선택 신호를 L(동작)로 보내주고, 대기 상태의 중앙 중재기는 자신에게 연결된 패킷호 제어 프로세서 중재기 및 패킷 처리장치 중재기들이 관장하는 패킷버스 정합부 및 패킷 처리 장치들에게 사이드 선택 신호를 H(대기)로 보내주어 패킷 데이터 버스의 동작/대기 방식 이중화 운용을 할수 있도록 사이드 선택 신호를 규정하였다.
따라서, 상기한 바와 같이 본 발명은 패킷 버스 통신의 신뢰성을 높여 주기 위하여 패킷 버스 장치 즉, 패킷호 제어 프로세서 중재기, 중앙 중재기, 패킷 처리 장치 중재기들이 각각 동작/대기 방식의 이중화로 구성되어 있으며, 동작중인 중재기들 사이에 장애가 발생하여 경보 신호가 송출되면 제어 버스를 통해 중앙 중재기로 보고되어 중앙 중재기 내의 마이크로 컨트롤러에 인터럽트를 발생시켜 대기중인 중재기로 절체되어 패킷 데이터 버스의 기능을 수행하도록 구성되어 있어 패킷 교환 장치 내의 패킷 버스 통신을 원활히 수행할 수 있으며, 아울러 이중화 기능이 수행되므로써 운용의 편의성이 향상되어 있는 효과가 있다.

Claims (2)

  1. 패킷호 제어 프로세서(11)와 패킷 처리 장치(18)를 상호 연결하기 위한 패킷 버스 장치(19)에 있어서, 4쌍으로 구성된 상개 패킷호 제어 프로세서(11)들이 순차적으로 패킷을 전송할 수 있도록 중재기능을 수행하는 이중화된 패킷호 제어 프로세서 중재수단(12,13); 10쌍의 상기 패킷 처리 장치(18)들이 차례대로 패킷을 전송할 수 있도록 중재기능을 수행하는 이중화된 패킷 처리 장치 중재수단(16,17); 상기 이중화된 패킷호 제어 프로세서 중재수단(12,13) 및 상기 이중화된 패킷 처리 장치 중재수단(16,17)으로 부터 패킷정보를 취합하여 총괄적인 중재기능을 수행하는 이중화된 중앙 중재수단(14,15)을 구비하는 것을 특징으로 하는 패킷 버스 장치의 데이터 버스 이중화 운용시스템.
  2. 패킷 버스 장치의 데이타 버스 이중화 운용시스템에 적용되는 운용방법에 이써서, 중앙 중재수단을 초기화한 후 동작상태에 따라 국부 중재수단(패킷호 제어 프로세서 중재수단, 패킷 처리 장치 중재수단)의 동작상태 및 대기 상태를 셋트하고 각각의 상태를 처리하여 송신요구 신호 및 경보 블러킹을 셋트시키고 동작상태를 셋트하고 대기상태 해제처리를 수행하는 중앙중재수단의 이중화 절체 단계(31 내지 47); 상기 국부중재수단을 초기화한 후 동작상태에 따라 에러 및 대기 상태를 체크하여 중앙 중재수단에 보고하고 상태에 따라 이중화된 다른 중재수단을 절체하도록 하는 국부 중재수단 이중화 절체 단계(48 내지 64); 각 중재수단에 경보가 발생하면 해당 중재수단 경보/다른 중재수단 상태를 셋트시키고 동작/대기를 해제하고 리턴하는 이중화 절체 인터럽트 셋트시키고 동작/대기를 해제하고 리턴하는 이중화 절체 인터럽트 처리단계(65 내지 72)를 포함하는 것을 특징으로 하는 패킷 버스 장치의 데이터 버스 이중화 운용시스템 및 운용방법.
KR1019940005780A 1994-03-22 1994-03-22 패킷 버스 장치의 데이터버스 이중화 운용시스템 및 운용 방법 KR960015607B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940005780A KR960015607B1 (ko) 1994-03-22 1994-03-22 패킷 버스 장치의 데이터버스 이중화 운용시스템 및 운용 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940005780A KR960015607B1 (ko) 1994-03-22 1994-03-22 패킷 버스 장치의 데이터버스 이중화 운용시스템 및 운용 방법

Publications (2)

Publication Number Publication Date
KR950028363A KR950028363A (ko) 1995-10-18
KR960015607B1 true KR960015607B1 (ko) 1996-11-18

Family

ID=19379404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940005780A KR960015607B1 (ko) 1994-03-22 1994-03-22 패킷 버스 장치의 데이터버스 이중화 운용시스템 및 운용 방법

Country Status (1)

Country Link
KR (1) KR960015607B1 (ko)

Also Published As

Publication number Publication date
KR950028363A (ko) 1995-10-18

Similar Documents

Publication Publication Date Title
EP0493934B1 (en) Communications network
US4979108A (en) Task synchronization arrangement and method for remote duplex processors
US20040001449A1 (en) System and method for supporting automatic protection switching between multiple node pairs using common agent architecture
US5058056A (en) Workstation takeover control
US7424640B2 (en) Hybrid agent-oriented object model to provide software fault tolerance between distributed processor nodes
Hecht et al. A distributed fault tolerant architecture for nuclear reactor and other critical process control applications
US5182554A (en) Third party evavesdropping for bus control
JP3176548B2 (ja) Atm交換局における回線インタフェース装置
KR960015607B1 (ko) 패킷 버스 장치의 데이터버스 이중화 운용시스템 및 운용 방법
KR20000033935A (ko) 이중화된 교환시스템의 이더넷 통신 장애에대한 대처 방법
JPH07152697A (ja) 疎結合計算機システム
KR100388965B1 (ko) 교환기의 프로세서 보드별 크로스 이중화 장치
KR960003784B1 (ko) 프로세서간 단위 통신망간의 상호 연결장치 및 그 운용방법
JPS63285053A (ja) 網管理装置の障害処理方式
KR950001517B1 (ko) 패킷호 제어 프로세서의 이중화 패킷 버스 제어회로
KR920004292B1 (ko) 이중화 장치 및 방법
CA1269141A (en) Task synchronization arrangement and method for remote duplex processors
CN117148703A (zh) 基于三模冗余can控制器的can链路控制方法和系统
JPH05175980A (ja) 系間交絡通信制御方式
KR0121970B1 (ko) 전전자 교환기의 공통 버스를 관리하는 방법
KR100260089B1 (ko) 전전자 교환기의 알람 제어 장치
JPH0248736A (ja) 情報処理システム
JPS63279646A (ja) 網管理装置の自動再開処理方式
JPH04160531A (ja) クロスコール制御装置
JPH02143633A (ja) データ転送制御方式

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee