KR960015394B1 - 지그재그 어드레스 생성 장치 - Google Patents

지그재그 어드레스 생성 장치 Download PDF

Info

Publication number
KR960015394B1
KR960015394B1 KR1019930009910A KR930009910A KR960015394B1 KR 960015394 B1 KR960015394 B1 KR 960015394B1 KR 1019930009910 A KR1019930009910 A KR 1019930009910A KR 930009910 A KR930009910 A KR 930009910A KR 960015394 B1 KR960015394 B1 KR 960015394B1
Authority
KR
South Korea
Prior art keywords
state
column
generating
response
row
Prior art date
Application number
KR1019930009910A
Other languages
English (en)
Other versions
KR950002457A (ko
Inventor
김봉남
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019930009910A priority Critical patent/KR960015394B1/ko
Priority to JP12126194A priority patent/JP3737141B2/ja
Priority to US08/253,253 priority patent/US5479466A/en
Publication of KR950002457A publication Critical patent/KR950002457A/ko
Application granted granted Critical
Publication of KR960015394B1 publication Critical patent/KR960015394B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/129—Scanning of coding units, e.g. zig-zag scan of transform coefficients or flexible macroblock ordering [FMO]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/18—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a set of transform coefficients
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S345/00—Computer graphics processing and selective visual display systems
    • Y10S345/904—Display with fail/safe testing feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Image Input (AREA)
  • Complex Calculations (AREA)
  • Image Processing (AREA)

Abstract

내용없음.

Description

지그재그 어드레스 생성 장치
도면 1은 본 발명에 따른 지그재그 어드레스 생성 회로를 도시한 개략적인 블럭도.
도면 2는 본 발명에 따른 지그재그 어드레스 생성 방식을 도시한 도면.
도면 3은 도면 2에서 로우 및 컬럼 어드레스로 분류한 테이블을 도시한 도면.
도면 4의 a는 도면 3의 테이블을 근거로 하여 로우의 상태변환을 도시한 상태도이며 b는 도면 3의 테이블을 근거로 하여 컬럼의 상태 변환을 도시한 상태도.
도면 5의 a는 도면 4의 a의 상태도를 근거로 하여 로우의 상태 천이를 도시한 테이블이며, b는 도면 4의 b의 테이블을 근거로 하여 컬럼의 상태 천이를 도시한 테이블.
도면 6은 본 발명에 따른 지그재그 어드레스 생성 장치의 바람직한 일실시예를 도시한 상세회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 로우 어드레스 생성부 20 : 컬럼 어드레스 생성부
11 : 로우상태 레지스터 디코더 12 : 제 1 업카운더
13 : 다음 로우상태 생성회로 21 : 컬럼상태 레지스터 디코더
22 : 제 2 업카운터 13 : 다음 컬럼상태 생성회로
본 발명은 디지탈 영상 압축 기술에 관한 것으로, 특히 하드웨어 구현을 보다 간단하게 하여 응답 속도를 빠르게 하고, 보다 적은 메모리 용량으로도 어드레스 생성 회로를 구현가능하게 한 지그재그 어드레스 생성장치에 관한 것이다.
디지탈 영상 압축 기술로써 지그재그 어드레스 생성 기법은 영상 전화(video phone), 영상 회의(video conference) 등의 동영상 부호화기 뿐만 아니라 일반적인 고화질을 구현하는 영상 압축 방법으로써도 활용이 가능하며, 특히 고선명 TV(HDTV)에서의 영상 압축 알고리즘으로 적용이 가능한 것으로 알려져 있다.
예를들면, 데이타 전송시 이산 코사인 변환(Discrete Cosine Transform: DCT), 양자 화기(quantizer)및 가변 길이 부호기(variable length coding)등을 통상 영상 데이타 압축을 행하는데, 상기 DCT 및 양자화기 등을 통과한 DCT 계수는 일반적으로 저주파 영역에 집중되어 있다. 그러므로 저주파 영역에서 고주파 영역으로 계수를 순차적으로 배열함으로써 앞부분(저주파 영역)에는 큰값들이 불규칙적으로, 뒷부분(고주파 영역)에는 0에 가까운 작은 값들이 배열된다.
전술한 양자화된 계수를 순서대로 배열하는 방식으로는 직교 스캔 방식(orthogonal scan method)과 지그재그 스캔 방식(zigzag scan method)등이 있다. 직교 스캔 방식은, 전술한 바와 같이 DCT 계수가 저역에 집중되어 있는데도 저주파 영역으로부더 고주파 영역으로 순차적으로 스캔닝을 수행하기 때문에 비효율적으로 압축을 수행한다. 반면에, 지그개그 스캔 방식은 큰 값들이 접중 되어 있는 저주파 영역으로부터 지그재그식으로 스캔닝하는 방식으로써, 큰 값들은 그대로 전송하되, 0이 많이 발생하는 높은 주파수 영역에는 더 값을 모두 전송하지 않고 연속되는 0들의 갯수를 전송함으로서 보다 효율적으로 데이터를 압축할 수 있는방식이다.
따라서, 전술한 원리의 이점 등에 의해 디지탈 영상 압축 기법은 JPEG 규격(JPEG-8-R5), H. 261(COM XV-R 17-E)등의 국제규격으로서 지그재그 어드레스 생성 기법을 사용하도록 규정하고 있다.
그러나, 이와 같은 이점 등에도 불구하고 현재까지 실용화가 되지 않고 있으며, 최근 들어 이 기술분야의 전문가들에 의해 연구가 활발히 진행되고 있다.
따라서, 본 발명의 목적은 동일 기판상에 양자화된 디지탈 영상 신호 및 가변길이 복호화된 영상 신호에 응답하여, 하드웨어 구현을 보다 간단하게 하여 응답속도를 빠르게 하며, 따라서 보다 적은 메모리 용량으로도 어드레스 생성 회로를 구현하여 메모리로 기록하거나 메모리로부터 판독하는 지그재그 어드레스 생성 장치를 제공하는데 있다.
본 발명은 상기 목적을 달성하기 위하여 동일기판상에 양자화기로부터 출력되는 디지탈 영상 신호를 압축하는 지그재그 어드레스 생성 장치에 있어서, 상기 양자화기로부터 입력되는 인에이블 신호에 의해 현재 상태를 정지, 증가 및 감소하기 위한 제어신호를 발생하는 로우 상태 레지스터 디코더와; 상기 로우 상태 레지스터 디코더에 응답하여 현재 상태의 카운터 값을 유지하거나 증가 또는 감소시키는 제 1 업-다운 카운더와: 상기 로우 상태 레지스터 디코더 및 제 1 업-다운 카운터 값에 응답하여 다음 로우 상태 값을 생성하는 다음 로우 상태 생성 회로, 상기 양자화기로부터 입력되는 인에이블 신호에 의해 현재 상태를 정지, 증가 및 감소하기 위한 제어신호를 발생하는 컬럼 상태 레지스터 디코더와; 상기 컬럼 상태 레지스터 디코더에 응답하여 현재 상태의 카운터 값을 유지하거나 증가 또는 감소시키는 제 2 업-다운 카운터와; 상기 컬럼 상태 레지스터 디코더 및 제 2 업-다운 카운터 값에 응답하여 다음 컬럼 상태 값을 생성하는 다음 컬럼상태 생성회로를 포함하여 구성함을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도면 1은 본 발명에 따른 지그재그 어드레스 생성 장치를 도시한 블럭도로써, 지그재그 어드레스 생성 장치(100)는 로우 어드레스 생성(row addres generation)부(10)와 컬럼 어드레스 생성(column addres generating)부(20)를 포함한다.
로우 어드레스 생성부(10)는 로우 상태 레지스터 디코더(11), 제 1 업-다운 카운터(12) 및 다음 로우 상태 생성회로(13)를 포함한다. 컬럼 어드레스 생성부(20)는 컬럼 상태 레지스터 디코더(21), 제 2 업-다운카운터(22) 및 다음 컬럼 상태 생성회로(23)를 포함한다. 로우 상태 레지스터 디코더(11)는 소정의 인에이블 신호를 입력받아 데이타 압축 및 복원을 개시하며, 2비트 레지스터를 통해 정지, 증가 및 감소 상태 제어신호(14)를 블럭(12) 및 (13)으로 제공하는 디코딩 회로로서 작동된다. 제 1 업-다운 카운터(12)는 현재의 로우 상태 신호(14)가 정지임을 규정하는 카운터 값을 유지하며, 또한 증가 상태 신호가 유효하면 카운터 값을 1만큼 증가시키고, 감소 상태 신호가 유효하면 카운터 값을 1만큼 감소시킨다. 또한, 블록(12)을 통과한 로우 3비트 데이타는 가변길이 부호기(도시안됨)로 전달되며, 다음 로우 상태를 생성하기 위해 블럭(13)으로 전달된다.
다음 로우 상태 생성회로(13)는 현재의 로우 상태 신호(14), 로우 업-다운 카운터값(15) 및 컬럼 업-다운 카운더 값(27)을 후술하는 상태도(state diagram)의 천이 조건(transition condition)에 의해 생성할 수 있다.
컬럼 어드레스 생성부(20)의 동작은, 도면 1에 도시한 바와 같이 전술한 로우 어드레스 생성부(10)의 구성요소 및 동작과 동일하므로 생략한다. 전술한 동작 과정을 통해 전체 2n 비트 어드레스(90)는 n비트 로우 어드레스{R[n]}를 상위 비트로, n비트 컬럼 어드레스{R[n]}를 하위 비트로 설정하여 ADDR{R[n], C[n]}와 같이 생성할 수 있다.
도면 2는 본 발명에 따른 지그재그 어드레스 생성 방식을 예시하는 도면으로써 2n×2n의 메모리방으로 이루어진 메모리로(로부터) 데이타를 기록하거나 판독할 때 그 순서가 지그재그 순서로 스캔닝하는 과정을 나타낸다. 이와 같은 순서에 의해 메모리로부터 판독하거나 또는 메모리로 기록할 때에는 통상적인 메모리에서 사용되는 순차적으로 증가하는 어드레스 카운터로는 실현할 수 없음을 이 기술분야의 통상적인 지식을 습득한 자는 쉽게 알 수 있을 것이다.
이와 같은 방식으로 구현할 수 있는 본 발명은 n의 값이 증가하더라도 회로의 크기를 크게 최소화 할 수 있다.
도면 3은 전술한 도면 2에서 로우 및 컬럼 어드레스로 분류한 테이블로써, 로우 및 컬럼 어드레스 각각은 서로 인접하는 값의 변화의 유,무에 따라 정지, 증가 및 감소 관계를 나타낸다.
도면 2 및 도면 3을 참조하여, 먼저 로우 어드레스(A)를 살펴보면, 순서 1(101)을 초기로 하여 순서2(102)로의 변화는 변화가 없음(정지상태)을 나타내며, 또한 순서 2(102)에서 순서 3(103)으로의 변화는 1만큼의 증가가 있음을 나타낸다. 마찬가지로 순서 3(103)에서 순서 4(104)로의 변화는 역시 2만큼의 중가가 있음을 나타내며, 순서 5(l05),···순서 2n×2n(110) 및 컬럼 어드레스(B)도 전술한 바와 동일한 방법으로 나타낼 수 있다.
도면 4의 a 및 b는 전술한 도면 3의 테이블에 근거하여 로우 및 컬럼의 상태 변환을 도시한 상태도로써, 정지(41)(52), 증가(42)(63) 및 감소(43)(53) 상호간의 상태를 나타낸다. 또한, 도면 5의 a 및 b는 로우 및 컬럼 상태 천이(row and column state transiton) 테이블로써, 도면 5의 a는 현재 상태들(32A 내지 32H), 천이값들(35 내지 38) 및 다음 상태들(33A 내지 33H)을 나타낸다.
이제 도면 4a 및 도면 5a를 참조하면, 먼저 현재 상태들에서 현재상태가 00(32A)이고, 다음 상태가 10(33A)인 경우는 정지상태(41)에서 증가 상태(42)로의 상태 변환을 나타내며, 이때는 RS0(34)만 1이고, 그외(RS1 내지 RS4)(35 내지 38)는 X(0 또는 1)를 나타낸다. 또한, 현재 상태가 정지상태(00)(32B)이고, 다음 상태가 감소상태(01)(33B)인 경우는, RS0(34)는 0, 즉 RS0를 나타낸다. 동일한 방법으로, 현재 상태가 감소상태(01)(32H)이고, 다음 상태가 증가상태(10)(33H)인 경우는, RS4(38)만 1이고, 그외 (RS0 내지 RS3)(34 내지 37)는 모두 X를 나타낸다.
도면 5b는 컬럼 상태 천이 테이블로써, 현재상태들(72A 내지 72H), 여기값들(74 내지 78) 및 다음 상태들(73A 내지 73H)을 나타낸다.
도면 4b 및 도면 5b를 참조하면, 상기 도면 4a 및 도면 5a를 통해 설명된 방법과 유사하게 설명할 수 있다. 먼저 현재 상태들(72A 내지 72H)에서 현재 상태가 00(72A)이고, 다음 상태가 10(73A)인 경우는 정지상태(52)에서 증가상태(63)로외 상태변환을 나타내며, 이때는 CSO(74)만 1이고, 그외(CS1 내지 CS3)(73 내지 77)는 모두 X를 나타낸다.
도면 6은 본 발명의 바람직한 일실시예로써, 전술한 도면 3, 도면 4 및 도면 5를 참조하여 지그재그 어드레스 생성회로를 구현한 상세 회로도이다. 도시된 바와 같이, 상기 지그재그 어드레스 생성회로는 업-다운카운터 제어 신호를 제공하기 위해 RS 플립플롭(F/F)과 AND 게이트들로 이루어진 로우 및 컬럼 상태 레지스터 디코더(11)(21)와 상기 회로(11)(21)에 응답하여 이전 상태를 그대로 유지(HOLD)하거나 업 또는 다운하는 업-다운 카운터(12)(22)와 상기 회로(11)(12) 및 (21)(22)에 의해 다음 상태를 생성하기 위해 다수의 인버터 게이트, 다수의 OR 게이트 및 다수의 AND 게이트들로 구성된 다음 로우 및 컬럼 상태 생성회로(13)(23)를 포함한다.
도면 6을 참조하여 보다 상세하게 설명하면, 먼저 본 발명의 실시예를 통해 영상데이타 압축 및 복원을 개시하는 인에이블 신호(로직 하이; 1)에 의해 RS F/F(11A) 및 (11B)의 출력(111)(112)은 00(정지상태)이 되며, RS F/F(21A) 및 (21B)의 출력(121)(122)은 01(증가상태)이 된다. 이때 제 1 및 제 2 업-다운 카운터(l2)(22)는 출력이 리셋트 상태로 된다. 이때 로우 어드레스 생성 섹션에서는 업-다운 카운터(12)의 HOLD 단자로의 입력은 1로, 업/다운(UP/DOWN) 단자로의 입력은 0으로, 상태 RS F/F들(11A)(11B)의 입력들(201)(202)은 01의 값을 갖게 된다. 또한 컬럼 어드레스 생성 섹션에서는 업-다운 카운터(22)의 HOLD 단자로의 입력은 0, 업/다운 단자로의 입력은 0, 상태 RS F/F들(21A)(21B)의 입력들(203)(204)은 10의 값을 갖게 된다. 그 후 다음 클럭의 상승부(→)에서 업-다운 카운터(12)는 전 상태의 값(0)을 유지하며, 업-다운카운터(22)의 출력은 이전 출력값에 1증가된 값을 갖게 된다. 또한 로우 상태 레지스터(11)의 출력(111)(112)은 01(증가상태), 칼럼상태 레지스터(21)의 출력(121)(122)은 10(감소상태)으로 천이하게 된다.
이와 같은 일련의 동작 과정은 전술한 로우 및 컬럼 상태 천이 테이블에 따라 상태가 천이하며, 로우 어드레스의 컬럼 어드레스는 전술한 도면 3의 순서에 따라 매 클럭마다 새로운 값으로 또는 이전상태를 계속 유지하게 된다. 따라서 2n 비트 어드레스(90)는, n비트 로우 어드레스를 상위 비트로, n비트 컬럼 어드레스를 하위 비트로 하여 최종 ADDR{R[n], C[n]}를 생성할 수 있다.
본 발명의 다른 실시예로써, 전술한 방법과 동일하게 데이타 복호화시에도 메모리로부터 데이타를 지그재그 스캔 방식으로 판독하여 수행할 수 있음을 본 기술분야의 숙련자는 쉽게 체득할 수 있을 것이다.
전술한 바와 같이, 본 발명은 지그재그 어드레스 생성회로를 구현하기 위해 단지 소수의 RS F/F 및 업-다운 카운터와 다소의 AND, OR 및 인버터 게이트들로만 구성된다. 본 발명은 이와같은 소자들로만 구성될 수 있기 때문에 보다 저렴하고 보다 유러하게 집적회로로 구현할 수 있으며, 본 발명의 바람직한 실시예로써는, n=3인 경우를 기술하였으나, n값의 증가에도 이에 상응하는 레지스터만 부가함으로써 보다 간단한 회로로서 응답속도가 빠르고, 보다적은 용량의 메모리로도 용이하게 구현할 수 있는 큰 이점이 있다.
비록, 본 발명이 특정 실시예를 참조하여 설명되고, 도시되었으나, 본 기술분야에 숙련된자라면 본 발명의 범주 및 사상을 벗어남이 없이도 부가적인 변경 및 변형이 있을 수 있음을 알 수 있을 것이다.

Claims (3)

  1. 동일기판상에 양자화기로부터 출력되는 디지탈 영상 신호를 압축하는 지그재그 어드레스 생성 장치에 있어서, 상기 양자화기로부터 입력되는 인에이블 신호에 의해 현개 상태를 정지, 증가 및 감소하기 위한 제어신호를 발생하는 로우상태 레지스터 디코더(11)와, 상기 로우 상태 레지스터 디코더(11)에 응답하여 현재상태의 카운터 값을 유지하거나 증가 또는 감소시키는 제 1 업-다운 카운터(12)와; 상기 로우 상태 레지스터 디코더(11) 및 제 l 업-다운 카운터(12) 값에 응답하여 다음 로우 상태 값을 생성하는 다음 로우 상태생성회로(13), 상기 양자화기로부터 입력되는 인에이블 신호에 의해 현재 상태를 정지, 증가 및 감소하기 위한 제어신호를 발생하는 컬럼 상태 레지스터 디코더(21)와: 상기 컬럼 상태 레지스터 디코더(21)에 응답하여 현재 상태의 카운터 값을 유지하거나 증가 또는 감소시키는 제 2 업-다운 카운터(22)와; 상기 컬럼상태 레지스터 디코더(21) 및 제 2 업-다운 카운터(22) 값에 응답하여 다음 컬럼 상태 값을 생성하는 다음 컬럼 상태 생성회로(23)를 포함하는 지그재그 어드레스 생성 장치.
  2. 제 1 항에 있어서, 상기 로우 및 컬럼 상태 레지스터 디코더(11)(21)는, 다수의 RS F/F들(11A)(11B)(21A)(21B)과, 다수의 AND 게이트들 (11a 내지 11c)(21a 내지 21c)로 이루어짐을 특징으로 하는 지그재그 어드레스생성 장치.
  3. 제 1 항에 있어서, 상기 제 1 및 제 2 업-다운 카운터(12)(22)는, 상기 로우 및 컬럼 상태 레지스터 디코더(11)(21)에 응답하여 소정의 로우 및 컬럼 어드레스를 생성하며, 이 로우 컬럼 어드레스 값에 의해 상기 다음 로우 및 컬럼 상태 생성회로(13)(23)로 소성의 데이터를 제공하도록 디코딩하는 디코더를 더 포함하는 지그재그 어드레스 생성 장치.
KR1019930009910A 1993-06-02 1993-06-02 지그재그 어드레스 생성 장치 KR960015394B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930009910A KR960015394B1 (ko) 1993-06-02 1993-06-02 지그재그 어드레스 생성 장치
JP12126194A JP3737141B2 (ja) 1993-06-02 1994-06-02 ジグザグスキャンアドレス発生回路
US08/253,253 US5479466A (en) 1993-06-02 1994-06-02 Zigzag scanning address generator and method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930009910A KR960015394B1 (ko) 1993-06-02 1993-06-02 지그재그 어드레스 생성 장치

Publications (2)

Publication Number Publication Date
KR950002457A KR950002457A (ko) 1995-01-04
KR960015394B1 true KR960015394B1 (ko) 1996-11-11

Family

ID=19356685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009910A KR960015394B1 (ko) 1993-06-02 1993-06-02 지그재그 어드레스 생성 장치

Country Status (3)

Country Link
US (1) US5479466A (ko)
JP (1) JP3737141B2 (ko)
KR (1) KR960015394B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583851B2 (en) * 1992-03-17 2003-06-24 Sony Corporation Photographic and video image system
JP3394067B2 (ja) * 1993-04-13 2003-04-07 株式会社日立国際電気 画像発生装置
US6032242A (en) * 1997-10-15 2000-02-29 Industrial Technology Research Institute Methods and systems for generating alternate and zigzag address scans based on feedback addresses of alternate and zigzag access patterns
US6078637A (en) * 1998-06-29 2000-06-20 Cypress Semiconductor Corp. Address counter test mode for memory device
DE60044179D1 (de) 1999-12-28 2010-05-27 Sony Corp System und Verfahren für den kommerziellen Verkehr von Bildern
EP1670235A1 (en) 1999-12-28 2006-06-14 Sony Corporation A portable music player
US20060227865A1 (en) * 2005-03-29 2006-10-12 Bhaskar Sherigar Unified architecture for inverse scanning for plurality of scanning scheme
CN108400977A (zh) * 2018-02-07 2018-08-14 苏州科达科技股份有限公司 视频数据调取方法及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197590A (en) * 1976-01-19 1980-04-08 Nugraphics, Inc. Method for dynamically viewing image elements stored in a random access memory array
US5386233A (en) * 1993-05-13 1995-01-31 Intel Corporation Method for efficient memory use

Also Published As

Publication number Publication date
US5479466A (en) 1995-12-26
JP3737141B2 (ja) 2006-01-18
JPH07168933A (ja) 1995-07-04
KR950002457A (ko) 1995-01-04

Similar Documents

Publication Publication Date Title
JP3007496B2 (ja) 可変長復号化器
JP3136796B2 (ja) 可変長符号デコーダ
US6043765A (en) Method and apparatus for performing a parallel speculative Huffman decoding using both partial and full decoders
US20030085822A1 (en) High performance memory efficient variable-length coding decoder
US6100826A (en) Symbol decoding method and apparatus
US6653955B1 (en) Multi-symbol variable length code decoder
US5706001A (en) Run-length decoding apparatus for use in a video signal decoding system
JP2831888B2 (ja) Ｈｄｔｖ復号化器
KR960015394B1 (ko) 지그재그 어드레스 생성 장치
KR0152038B1 (ko) 상대 주소를 이용한 가변장 복호화 장치
US6285789B1 (en) Variable length code decoder for MPEG
US20030053700A1 (en) System and method for decoding signal and method of generating lookup table for using in signal decoding
US6987811B2 (en) Image processor and image processing method
JPH07222164A (ja) ディジタルビデオ・ビットストリームコーダ
US6313766B1 (en) Method and apparatus for accelerating software decode of variable length encoded information
JPH10271016A (ja) 符号／復号化器
US6091856A (en) Picture encoding device for compressing picture data
JPH0738445A (ja) 可変長さ符号復号化装置
US6233280B1 (en) Video decoder for high picture quality
Fukuzawa et al. A programmable VLC core architecture for video compression DSP
US5701126A (en) High speed variable length decoder
US5754232A (en) Zig-zag and alternate scan conversion circuit for encoding/decoding videos
US6324306B1 (en) Variable length code decoder and moving picture decoder having variable length code decoder
KR0166721B1 (ko) 가변장 복호화기
JP3304745B2 (ja) 可変長符号復号化器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091016

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee