KR960014680B1 - 신호 등화 장치 및 데이터 신호 등화 방법 - Google Patents

Abstract

내용없음.

Description

신호 등화 장치 및 데이터 신호 등화 방법

제1도는 4개의 데이터 신호(T1 내지 T4)의 순차(sequence)를 도시하는 신호도.

제2도는 분산 채널을 통한 전송의 결과로서 심볼간 간섭에 의해서 왜곡된 데이터 신호를 도시하는 신호도.

제3도는 채널 임펄스 응답의 일 예를 도시하는 신호도.

제4도는 5개의 탭을 갖는 소정의 탭형 지연 선호(a tapped delay line)를 통한 심볼예들의 진행(progression)을 도시하는 신호 흐름도.

제5도는 소정의 판정 궤환 등화기(DFE; decision feedback equaliser)의 일실시예를 도시하는 블록도.

제6도는 기준 탭의 위치가 채널 임펄스 응답(CIR)최종 샘플에 정렬되어 있는 DFE의 다른 예를 도시하는 블록도.

* 도면의 주요부분에 대한 부호의 설명

16 : 피드포워드(feedforward) 필터부 18 : 궤환 필터부

20 : 판정 회로(decision stage) 22 : 지연 선로

24 내지 32, 44 내지 52 : 곱셈기 34, 54 : 합산기

36 : 덧셈기 40 : 시프트 레지스터

42 : 출력 단자 56 : 입력 단자

58, 64 : 후입 선출(LIFO) 기억장치 T1 내지 T4 : 심볼

S1 내지 S5 : 샘플 W₀내지 W₉: 가중계수

본 발명은 신호 등화 장치 및 수신 데이터 신호 등화 방법에 관한 것으로써, 특히 데이터 또는 디지털화 신호를 무선 채널로 전송할때 적용된다. 본원 명세서의 설명의 편의상, 디지털 신호를 데이타라고 칭한다.

분산형 통신 채널의 데이터 전송시에 얻어지는 심볼간 간섭의 문제는 공지된 것으로서, 수신 채널에서 데이터를 정확하게 평가(estimate) 하기 위하여 이 신호는 신호 등화기에 인가된다. 기존의 신호 등화기로는, 기본적으로 피드포워드 디지털 필터인 선형 등화기(LE)와, 기본적으로 판정회로를 포함하고 있는 피드포워드 필터 및 궤환(또는 순환) 필터의 조합인 판정 궤환 등화기 및, 수신 신호가 메모리 뱅크에 기억되어 있는 신호와 비교되어 최적의 정합이 얻어지는 비터비 등화기가 있다. 본 발명은 특히 판정 궤환 등화기(DFE)에 적용 가능하다.

판정 궤환 등화기(DFE) 동작시, 데이터는 통상 수신되는 순서로 처리된다. 피드포워드 필터부 및 궤환 필터부에 사용되는 탭 가중치(tap weights)는 채널 임펄스 응답(CIR)에 따라서 결정된다. 채널 임펄스 응답(CIR)은 전화선과 같은 통신 채널의 경우에는 거의 일정하지만, 탭가중치를 재(再)계산해서 변화하는 채널 임펄스 응답(CIR)을 알맞게 할 필요가 있는 (휴대용을 포함한) 이동형의 무선 기기에서는 가변일 수도 있다. 판정 궤환 등화기(DFE)의 성능에 영향을 미치고 신호 대 잡음비(SNR) 대 비트 오차율(BER)로 표현되는 다른 요소로는 기준 탭 위치의 선택이 있다.

본원의 명세서에 있어서, 기준 탭과 기준 탭 위치라는 표현은 송신기와 수신기 간의 동기 위치 표식(synchronisation marker)을 의미하는 것으로 이해되어야 한다. 기준 탭 위치는 현재 검출된 심볼의 전송 순간과 심볼들을 평가하기 위한 판정이 이루어지는 순간 사이에 발생하는 시간 지연을 보상하는 역할을 한다.

케이. 에이취. 뮤엘러(K. H. Mueller)와 엠. 뮬러(M. Muller)가 전기 전자 통신 공학회의 통신 분야의 학회지(IEEE Transactions on Communications), 1976년 5월호의 Vol. Com.-24 No. 5의 516 내지 531쪽에 기고한 그들의 논문, "디지털 동기 데이터 수신기에서의 타이밍 회복방법(Timing Recovery in Digital Synchronous Data Receivers)"에 의하면, 그들의 견해로는 클록킹 접이 채널의 임펄스 응답의 최대값과 나란할때까지 수신기의 클록을 조정함으로써 수신 신호 샘플의 에너지가 잡음에 대해 최대로 될 수 있음을 보고하였다. 따라서, 전화 채널로 DFE를 작동시킬때 DFE의 기준 탭을 임펄스 응답의 최대값에 동기시키는 것이 관례이다.

에이취. 사리(H. Sari)가 전기 전자 통신 공학회의 글로벌 전기 통신 회의 회보(IEEE Global Telecommunications Conference Proceedings), 1983년 111쪽 내지 117쪽에 기고한 그의 논문, "선택적 페이딩하에서의 저역 등화기의 성능(Baseband Equaliser Performance in the Presence of Selective Fading)"에서는 LE와 DFE를 논하고, 기준 탭의 위치를 고정시키고 나서 그 고정된 기준 탭의 위치에 대한 출력 평균 자승 오차(MSE)를 최소화하여 항상 저역 등화기의 탭 이득 최적화를 수행한다고 언급하고 있다. 사리는 기준 탭의 위치를 적응(adaptive)시킴으로써 등화기 구조 특히 DFE에서 상당한 성능의 개선이 이루어질 수 있음을 보여주고 있다. RTP 적용을 이루기 위해서, 살리는 최적의 RTP를 평가하고 그것을 주 등화기(main equaliser)로 이송시키기 위해서 제2(또는 종속) 등화기를 사용할 것을 제안하고 있다. 동작 시작시, 주 등화기는 중앙 탭의 기준에서 시작된다. 그 이유는 페이딩(fading)부재시의 최적 위치인 것으로 여겨지기 때문이다. 종속 등화기는 주기적으로 N개의 기준 탭 위치를 지정하려 하고 각 RTP마다 평가된 출력 MSE는 주 등화기로 얻어진 출력 MSE와 비교되며 매번 보다 적은 MSE가 종속 등화기로 얻어지고 종속 등화기의 기준 탭의 위치와 탭이득 값은 주 등화기로 이송된다.

또한, 현행 심볼의 최종, 다시말해 가장 최근 수신된, 수용 가능한 샘플을 포함하며, 탭 지연 선로(atapped delay line) 또는 시프트 레지스터로 구현되는 피드포워드 필터의 위치와 기준 탭이 위치를 정렬시키는 것이 공지되어 있다. 본 명세서에서 수용 가능한 샘플이란 잡음층 이상에 있는 샘플을 의미한다.

현행 심볼의 가장 긴 헬드 샘플인 제1수용 가능 샘플을 내포하는 피드포워드 필터의 위치와 기준 탭의 위치를 일직선에 맞춤으로써 DFE의 동작이 개선된다.

때때로, EBR대 SNR로 표현되는 DFE의 동작이 이론적으로 최적값보다 수 dB낮은 것이 발견된다. 따라서, DFE의 동작을 개선하는 것이 본 발명의 목적이다.

본 발명의 제1양태에 의하면, 데이터의 순차를 역전시키고, 그 역전된 순차를 갖는 데이터를 판정 궤환 등화기에 인가하며, 등화기에 의해 만들어진 판정 순차를 역전시키는 것을 포함하는, 분산형 통신 채널을 통한 전송에 의해 왜곡되는 데이터 신호를 등화하는 방법이 제공된다.

본 발명의 제2양태에 의하면, 데이터 신호의 연속적인 블록을 수신하기 위한 신호 입력과 동작에 있어서 각각의 블록내의 데이터 신호가 역순으로 판독되는 신호 출력을 갖는 제1시간 역전 수단을 구비하며, 판정회로를 포함하는 순환 필터링 수단을 구비하고, 상기 필터링 수단은 시간 역전된 순서로 데이터를 수신하기 위한 신호 입력과 출력 신호를 발생하기 위해 판정 회로의 출력에 결합된 신호 출력을 가지며, 순환 필터링 수단의 신호 출력에 결합된 신호 입력과 등화된 데이터 신호용 신호 출력을 갖는 제2시간 역전 수단을 구비하는 신호 등화 장치가 제공된다.

본 발명은 DFE의 동작이 수신된 데이터 샘플의 순차를 역전시킴으로써, 예컨대 CIR에서의 최대 또는 피드포워드 필터의 첫 번째 또는 최종 샘플 위치와 일직선에 맞추는 기준 탭을 갖는 소정의 미리 선택된 기준 탭의 위치에 대해, 개선될 수 있는 현실성에 기초를 두고 있다.

이하, 첨부 도면을 참고하여 실례를 통해 본 발명에 대해서 설명한다.

도면에서, 동일한 참조 번호는 대응하는 특성을 나타내는데 사용되었다.

제1도 내지 제3도에 있어서, 채널 임펄스 응답에서 제1샘플, 최종 샘플 및 최대값 샘플(peak sample)의 의미를 명확히 하기 위해서, 제1도에서는 송신기가 t₁에 뒤이어 시간 t₂가 따르는 식으로 시간 t₁,t₂,t₃및 t₄에서 T₁,T₂,T₃및 T₄의 순서로 심볼을 전송한다고 가정한다. 통신 채널의 분산 성질로 인해, 각 심볼의 전송 에너지는 통신 채널의 채널 임펄스 응답(CIR)에 따라 시간에 대하여 점점 약해진다. 제2도는 수신기에서 약해진 심볼 T'₁,T'₂,T'₃및 T'₄에 관한 상황을 도시하는데, 여기서 각 심볼은 원래의 심볼이 전송되는 시간과 사실상 동일한 순간, 즉 t₁,t₂,t₃및 t₄에 시작된다. 약해진 신호는 일정한 간격, 예컨대 채널 임펄스 응답을 도시하고 있는 제3도에 도시된 바와 같이 x₁,x₂,x₃및 x₄에서 샘플화 된다. 샘플 S2는 최대값 샘플이며 따라서 제1샘플 S1은 시간상 그 샘플 S2에 앞서고 샘플 S3 내지 S5가 시간상 최대값 샘플을 뒤따른다. 다시 말해서, 오실로스코프 스크린으로 관찰해보면, "제1샘플" S1은 x₁에서 출현하고 동일한 심볼의 샘플링이 x₂내지 x₅에서 일어남에 따라 제1샘플은 제2샘플 S2로부터 오른쪽으로 변위되며, 최종 샘플 S5가 x₅에 출현할 때가지 상기와 같이 진행된다. 일련의 심볼이 버스트(burst)로 전송됨에 따라, 수신기에서 임의의 순간에 예컨대 제2도의 x_n에서 샘플 Sn은 심볼 T₄,T₃,T₂및 T₁로부터의 에너지 합으로 이루어지며, DFE는 전송되고 있는 샘플의 값에 관해서 판정해야 한다.

수신기에서 수신된 신호는 대역 제한되기 때문에, 채널 임펄스 응답의 최대값은 항상 적어도 제1심볼 샘플보다 앞선다. 그러나, 무선 통신 시스템에 있어서는, 적어도 수신된 제1심볼 샘플은 수신 신호의 잡음층(noise floor)과 구별될 수 없는 경우가 발생될 수도 있는데 이 경우에는 그 샘플은 무시되고 다음 샘플이 채택된다. 예외적인 경우로, 제2샘플, 또는 제1수용 가능 샘플이 채널 임펄스 응답에 있어서 최대값이 될 수도 있다.

제3도에서, 샘플 S1 내지 S5는 h₁A_K내지 h₅A_K의 진폭을 가지며, 여기서 h₁내지 h₅는 각각 0.45, -0.73, 0.39, 0.2 및 -0.28의 상대 진폭을 갖는다. 제4도는 등간격으로 떨어져 있는 심볼의 순차가 일련의 간격 t₀-4 내지 t₀+4으로 전송되고 t₀은 현행 샘플이며 t₀-4 내지 t₀-1은 선행 샘플이고 t₀+1 내지 t₀+4는 후속 샘플인 상황에서 탭 지연 선로(a tapped delay line)를 통한 심볼 샘플의 진행을 도시하고 있다. 채널에서의 분산 결과, 각 심볼의 에너지는 분산되어, 임의의 한 순간에 수신기는 다수의 심볼, 본 실시예에서는 5개의 분산된 심볼 각각의 에너지의 일부로 구성되는 에너지를 수신한다.

만일 심볼들이 동일하다면, 수신된 에너지는 실질적으로 일정하다. 에너지는 행(column)에서의 공헌도. 즉 0.45A_K, -0.75A_K, 0.39A_K, 0.2A_K, -0.28A_K의 제곱을 합을 더해서 판정된다. 채널 임펄스 응답이 일정하게 유지된다고 가정하면, 전체 에너지에 기여한 각각의 심볼의 지분을 임의의 한 순간에 산정할 수 있다.

제5도는 정상 또는 전향 데이터 모드에서 또는 데이터 역전 모드에서 동작될 수 있는 판정 궤환 등화기(DFE)를 도시한다. DFE는 피드포워드 필터부(16)와 판정 회로(20)를 포함하고 있는 궤환 필터부(18)를 구비한다. 피드포워드 필터부(16)는 탭 지연 선로(22)로 형성하는 횡단 필터(transversal filter)를 구비한다. 탭은 유도된 신호가 각 가중 계수 w₀내지 w₄로 곱해지는 각 곱셈기(24 내지 32)에 연결된다. 곱셈기의 출력은 합신호가 궤환 필터부(18)의 뺄셈 회로(36)에 인가되는 덧셈 회로(34)에서 합산된다. 궤환 필터부(18)는 기본적으로 순환 필터(recursive filter)이다. 판정 회로(20)는 뺄셈 회로(36)의 출력과 다른 탭 지연 선로 또는 시프트 레지스터(40)의 입력 사이에 연결된다. 회로(20)에서 이루어진 판정은 출력(42)으로 유도된다. 지연 선로의 각 탭 또는 시프트 레지스터(40)의 회로들로부터의 출력들은 각 곱셈기(44 내지 52)에 연결되며, 여기에서 출력들에는 가중 계수 w₅내지 w₉가 곱해진다. 곱셈기(44 내지 52)의 출력은 출력이 뺄셈 회로(36)에 연결되는 덧셈 회로(54)에서 합산된다.

도시된 DFE의 기본 동작은 공지된 것으로서, 피드포워드 필터부(16)가 수신 입력 신호 샘플을 받아서 상기 입력 신호 샘플의 가중 부여된 합을 만들어낸다는 말로 요약될 수 있다. 이 합은 현행 입력으로부터의 에너지와 선행 및 후속 심볼로부터의 에너지를 포함한다. 궤환 필터부(18)는 선행 데이터 판정에 의해서 유도되며, 그렇게 함으로써 현행 판정에서 선행 심볼의 영향을 제거한다.

판정 회로(20)는 특정한 시점에 그의 입력 신호값에 기초하여 판정한다. 이것은 전송된 펄스의 에너지가 시간적으로 분산되고 채널 임펄스 응답(제3도)으로 표현되기 때문에 반드시 필요하다.

상기 시점은 송신기와 수신기 사이에 동기화 표식(synchronisation marker)의 역할을 하는 기준 탭 위치(RTP)에 의해 결정된다. 본 명세서에서의 서두에서 언급한 바와 같이, 신호대 잡음비가 큰 전화 시스템에서처럼 채널 임펄스 응답이 거의 일정한 상황에서는 RTP가 채널 임펄스 응답의 최대값으로 선택된다. 예시된 실시예에 있어서, RTP는 샘플 S2(제3도)를 내포하고 있는 탭 지연 선로의 기억 장소에 정렬(align)된다. 그러나, 채널 임펄스 응답이 변화하고 신호대 잡음비가 불량하며 이 경우의 성능이 dB로 측정된 신호대 잡음비(SNR)와 비트 에러율(BER)을 비교하여 측정되는 상황에서는, 최대값을 갖는 샘플과 RTP를 정렬시키는 것이 이론상의 최적값에 접근하는 결과를 필연적으로 발생시키는 것은 아니다. 이러한 상황에서는, 심볼과 연관된 트레인(train)의 제1수용 가능 펄스가 배치된 위치에 RTP를 정렬시키는 것이 적절하다는 것이 알려져 있다. 양호하게는, 심볼과 연관된 트레인의 모든 펄스는 아니라고 하더라도 대다수의 펄스가 피드포워드 필터부(16)에 포함되는 것이 좋다. 만일 탭 지연 선로가 채널 임펄스 응답시 펄스 수에 대응하는 길이를 갖는다면, 제1펄스 및 RTP는 피드포워드 필터부(16)의 가장 끝에 존재한다. 제이 샬즈(J. Salz)가 1973년 10월, 벨 시스템 테크니컬 저널(The Bell System Technical Journal)호의 1341쪽 내지 1373쪽에 개재된 논문 "최적 평균 제곱 판정 궤환 등화방법(Optimum Mean-Square Decision Feedback Equalisation)"에서 예시된 바와 같이, 심볼의 제1펄스 자리에 RTP를 정렬시킴으로써 DFE는 가변 라디오 채널에 대해 이론적으로 최적값에 근접한 동작을 이룰 수 있다.

예시된 실시예에서 곱셈기(24 내지 32)에 인가된 탭 가중치 w₀내지 w₄는 DFE의 신호 출력을 최적화하도록 동적으로 열을 지어있다. 채널 임펄스 응답시 예측되는 펄스 샘플의 수가 가변적, 즉 5 또는 6개의 펄스인 경우에는, 탭 지연 선로(22)는 더 커지고 따라서 예컨대 채널 임펄스 응답에서 단지 5개의 펄스가 존재하는 경우에 탭 가중치는 열을 지어 있으며, RTP는 가장 끝에 또는 가장 끝에서 두번째에 위치에 있고, 탭 지연 선로(22)의 끝부분 또는 가장 자리 끝에서 곱셈기에 인가된 탭 가중치는 각각 매우 작거나 또는 0이 된다.

기억된 샘플에서 벗어난 선(off-line)으로 등화가 실행될 수 있다면, 등화 처리를 역시간으로 동작시킴으로써 이론상의 최적값에 더 가까운 성능을 발생할 수 있다는 것이 알려져 있다. 이것은 특히 채널 임펄스 응답이 매우 비대칭적일때 적용될 수 있다. 역시간 및 정방향 시간으로 기억된 샘플을 처리할 수 있게 하기 위해서 제5도에 도시된 DFE의 입력부는 입력 단자(56)를 구비하는데, 상기 단자는 전환 스위치(58)의 한 극에 연결되며, 스위치(58)의 제2극에 연결된 흡입 선출(LIFO) 기억 장치(60)에 연결된다. 따라서, LIFO(60)가 입력(56)과 탭 지연 선로(22) 사이에 연결되는 경우, 입력 신호는 역 시간 순으로 인가된다.

다른 LIFO 기억장치(62)는 판정 회로(20)의 출력에 연결된다. 판정 회로(20)의 출력은 전환 스위치(64)의 한 극에 연결되며, LIFO(62)의 출력은 스위치(64)의 제2극에 연결된다. 스위치(58 및 64)는, 역 시간순으로 동작하는 것이 바람직한 경우 LIFO 기억장치(60,62)는 등화가 역 시간 순으로 행해져도 심볼은 적당한 순차로 출력(42)에 유도되는 결과를 갖는 회로 내에 존재하도록 짝을 이룬다. LIFO 기억 장치(60,62)는 수신된 데이터의 블록을 형성하는 모든 샘플에 대응하는 기억 용량을 갖는다.

동작시, 기억된 데이터의 블록은 전방향 시간 및 역 시간 모두에서 처리될 수 있으며 상기 결과는 최소 평균 제곱 에러를 기초로 하여 이론상의 최적값에 근접한다.

최종 샘플 또는 분산된 샘플, 즉 제3도의 S5의 펄스와 함께 정렬되도록 RTP를 선택함으로써 DFE가 동작되는 것도 역시 공지되어 있다. 그러나, 제1펄스, 즉 제3도의 S1이 최종 펄스, 즉 S5 보다 크면, 일반적으로 데이터가 역 순차로 나타내어지는 DFE를 동작시킴으로써 개선된 결과를 얻는다.

단지 최종 샘플만을 동작시키고자 할 경우, 제5도에 도시된 DFE에 대해서 탭 가중치 w₀는 1로 설정되고, 탭 가중치 w₁내지 w₄는 0으로 설정될 수 있다. DFE의 구조는 제6도에 도시된 바와 같이 간략하게 될 수 있다.

제5도와 비교하면, 피드포워드 필터부(16)를 형성하는 횡단 필터(22)가 생략되었으며, 전환 스위치(58)의 출력은 궤환 필터부(18)의 뺄셈 회로(36)에 연결된다. 탭 가중치 w₅내지 w₉는 최종 샘플에 앞서는 CIR의 샘플의 값을 갖는다. 예시된 실시예에서는, 단지 4개의 선행 샘플 S1 내지 S4(제3도)가 존재하므로, 이들은 각각 w₈내지 w₅에 할당되고, w₉에서 0값이 주어진다. 제5도에 도시된 실시예에서와 같이, 제6도에 도시된 DFE는 순방향 데이터 모드에서든 또는 역시간 데이터 모드에서든 원하는대로 동작될 수 있다.

Claims (10)

1. 분산성 통신 채널을 통해서 전송함으로써 왜곡되는 데이터 신호를 등화하는 방법에 있어서, 데이터의 순차를 역전시키는 단계와, 역전된 순차를 갖는 데이터를 판정 궤환 등화기(16 및 18)에 인가하는 단계 및, 상기 판정 궤환 등화기(16 및 18)에 의해 발생된 판정의 순차를 역전시키는 단계를 포함하는 것을 특징으로 하는 데이터 신호 등화 방법.
2. 제1항에 있어서, 상기 데이터는 연속적인 블록으로 제1후입 선출 기억장치(60)에 인가되며, 상기 판정은 제2후입 선출 기억 장치(62)에 인가되는 것을 특징으로 하는 데이터 신호 등화 방법.
3. 제1항에 있어서, 상기 판정 궤환 등화기(16 및 18)는 판정 회로(20)를 포함하는 궤환 필터부(18)에 연결된 피드포워드(16)를 구비하며, 기준 탭 위치는 통신 채널의 채널 임펄스 응답중에 최대값을 이루는 기억 장소에 정렬되는 것을 특징으로 하는 데이터 신호 등화 방법.
4. 제1항에 있어서, 상기 판정 궤환 등화기(16 및 18)는 판정 회로(20)를 포함하는 궤환 필터부(18)에 연결된 피드포워드 필터부(16)를 구비하며, 기준 탭 위치는 피드포워드 필터부에 인가되는 순차대로 심볼의 제1샘플을 포함하는 기억 장소에 정렬되는 것을 특징으로 하는 데이터 신호 등화 방법.
5. 제4항에 있어서, 적어도 심볼 샘플의 대다수가 피드포워드부(16)에 기억되는 것을 특징으로 하는 데이터 신호 등화 방법.
6. 제1항에 있어서, 상기 판정 궤환 등화기(16 및 18)는 판정 회로(20)를 포함하는 궤환 필터부(18)에 연결된 피드포워드 필터부(16)를 구비하고, 기준 탭의 위치는 상기 피드포워드 필터부(16)에 인가되는 순차대로 심볼의 최종 샘플을 포함하는 기억 장소에 정렬되는 것을 특징으로 하는 데이터 신호 등화 방법.
7. 제1항 내지 제6항중 어느 한항에 있어서, 통신 채널로부터 수신된 순서대로 데이터의 순차를 선택적으로 처리하는 단계를 더 구비하는 것을 특징으로 하는 데이터 신호 등화 방법.
8. 신호 등화 장치에 있어서, 데이터 신호의 연속 블록을 수신하기 위한 신호 입력과 동작시 각 블록의 데이터 신호가 역순으로 판독되는 신호 출력을 갖는 제1시간 역전 수단(60)과, 판정 회로(20)를 포함하며, 데이터 시간의 역순으로 수신하기 위한 신호 입력과 상기 판정 회로(20)의 출력에 결합되어 출력 신호를 발생하는 신호 출력은 갖는 순환 필터링 수단(18) 및, 상기 순환 필터링 수단(18)의 신호 출력에 결합된 신호 입력과, 등화된 데이터 신호용의 신호 출력을 갖는 제2시간 역전 수단(62)을 구비하는 것을 특징으로 하는 데이터 신호 등화 장치.
9. 제8항에 있어서, 상기 제1시간 역전 수단(60)의 신호 출력에 연결된 신호 입력과 상기 순환 필터링 수단(18)의 신호 입력에 연결된 신호 출력을 갖는 횡단(transversal) 필터(22)를 더 구비하는 것을 특징으로 하는 데이터 신호 등화 방법.
10. 제8항 또는 제9항에 있어서, 제1 및 제2시간 역전 수단(60,62)을 통해서 신호 통로를 선택적으로 우회하기 위한 수단(58,64)을 더 포함하는 것을 특징으로 하는 데이터 신호 등화 방법.

Images