KR960013757B1 - 집적회로장치 및 집적회로장치를 이용한 전자장치 - Google Patents

Abstract

내용 없음.

Description

집적회로장치 및 집적회로장치를 이용한 전자장치

제1도는 본 발명의 바람직한 제1실시예에 따른 반도체 집적회로(IC)장치의 전체구성을 개략적으로 도시한 회로도.

제2도는 제1도의 집적회로장치의 변형을 도시한 회로도.

제3도 내지 제6도는 제1도 및 제2도에 도시한 트랜지스터 논리회로의 내부구성을 각각 도시한 회로도, 제7a도 및 제7b도는 제1도 또는 제2도의 논리회로에 이용되는 다이오드 논리회로를 각각 도시한 회로도.

제8도는 많은 반도체 집적회로를 웨이퍼상에 형성하는데 있어서, 본 발명의 다른 실시예에 따른 반도체 웨이퍼 장치의 평면도.

제9도는 본 발명의 또다른 실시예에 따른 액정표시부 및 구동회로부로 구성된 집적회로장치의 전체구상을 개략적으로 도시한 회로도.

제10도는 본 발명의 또다른 실시예에 따른 LCD 구동시스템의 전체구성을 도시한 회로도.

제11도는 제10도의 실시예의 주 구성부품에서 발생되는 주전기적 신호들의 펄스시퀀스를 도시한 타이밍도.

제12도 및 제13도는 제10도에 도시한 LCD 구동회로의 2가지 예의 평면도.

제14도는 본 발명의 또다른 실시예의 따른 LCD 구동시스템을 도시한 회로도.

제15도는 제14도의 실시예의 동작에 대하여 펄스시컨스를 도시한 타이밍도.

제16도는 본 발명의 또다른 실시예를 도시한 회로도.

제17도 및 제18도는 종래기술의 중요성을 설명하기 위한 구체적인 특성도이다.

* 도면의 주요부분에 대한 부호의 설명

22 : 내부회로 24 : 입력단자

30 : 출력단자 32 : 논리회로

38 : 검사단자

본 발명은 고집적 전자회로장치에 관한 것으로, 특히 미세한 피치로 정렬된 많은 입출력 단자핀을 가지는 다단자 반도체 집적회로(IC) 장치에 대하여 동작테스트를 용이하게 하기 위한 회로소자에 관한 것이다. 또한, 본 발명은 액티브 매트릭스형 액정표시(LCD) 장치와 같은 낮은 측면이나 박판형 표시장치를 전기적으로 구동하기 위한 반도체 집적회로장치에 대하여 동작테스트 및 /또는 탑재된 상태의 점검을 용이하게 하는 기술에 관한 것이다.

최근, 집적회로(IC) 기술의 개발로 반도체 IC 장치 또는 대규모 집적회로(LSI) 내부소자의 패키지 밀도와 집적밀도가 크게 증가되었다. 집적밀도가 증가하기 때문에 반도체 IC 패키지의 외부접속단자핀들이 많이 늘어나서 래치아웃피치(패드피치)가 감소한다. 현재 이용할 수 있는 반도체 IC 장치로는 외부단자수가 300개 이상이고 패드피치가 80㎛ 이하인 고집적 LSI 장치가 있다. 이러한 다단자/저피치 반도체 장치는 디지탈 장비의 제조에 있어서, 특히 ASIC, 박판형 디스플레이(LCD 패널 등), 서멀프린터의 프린티헤드 등을 구동하는 보다 진보된 전자회로에서 광범위하게 사용되고 있다.

관례대로, 고집적반도체 IC 장치의 동작테스트를 포함한 점검을 할 때, 프로브카드의 테스트 프로브핀들을 신호입력단자 및 신호출력단자를 가지는 점검할 각 IC의 모든 외부단자핀들에 접촉시켜서 각 내부회로의 동작을 검사하고 양품장치를 판별한다. 이 경우 역시 입출력단자들은 검사단자들로서 사용된다. 어떤 IC는 입출력단자뿐만 아니라 점검하는 데에만 사용되는 검사단자들을 가지기도 한다. 이러한 경우에도 점검시에 프로브핀들은 모든 패키지단자핀들에 접촉되어야 한다.

그러나, 단자수가 증가하고 피치가 감소하는 경향이 IC 장치들의 집적밀도 증가와 함께 계속되기 때문에, 다단자/저피치 IC 장치에 만족스럽게 대처하는 것이 종래의 IC 점검기구로는 점점 더 어려워지고 있다.

기계적 및 치수적 제약은 프로브카드의 최소 핀 피치 및 전체 핀수에도 적용된다. 일반적으로 현재의 조건으로서는 프로브카드의 최소 핀 피치 및 최대 핀수는 각각 80㎛, 300정도이다. 만약 IC의 최소 핀 피치 및 최대 핀 수가 상기 제약을 초과하면, 상술한 종래의 점검방법은 더 이상 효율적이지 않다.

최근 소형화 추세에 있는 전자장치에 광범위하게 적용되는 LCD의 동작점검에 있어서도 상기와 같은 문제점이 발생하고 있다. 패널기판에 배열된 외부접속 단자패드수가 증가함에 따라, 종래의 프로브점검'기구로는 만족스러운 프로브핀들이 단자패드에 동시에 접촉하도록 위치시키는 것이 더욱 어려워지고 그 결과 점검신뢰도가 떨어지게 된다.

본 발명의 목적은 고집적 다단자/저피치 전자장치에 대해서 동작테스트를 용이하게 하고 신뢰도를 향상시키는 새롭고 개선된 점검기술을 제공하는 것이다.

발명의 또 다른 목적은 고집적 다단자/저피치 전자장치에 대해서 동작테스트를 용이하게 하고 신뢰도가 향상된 새롭고 개선된 고집적 다단자/저피치 전자장치를 제공하는 것이다.

본 발명의 목적에 따르면, 본 발명은 기판과 기판상의 복수의 첫 번째 신호운반단자를 가지는 전자회로 소자를 포함하는 특정한 전자회로장치에 6역점을 두고 고안된 것이다. 하나 또는 복수의 두 번째 여분단자가 기판에 배열된다. 이들 여분단자는 신호운반단자수 보다 적고, 전기점검기구에 외부적으로 결합되게끔 조절되어 있다. 점검할 수 있는 부분은 기판에 배열되고, 신호운반단자 및 외부단자에 결합되어, 여분단자에 전달되게끔 신호운반단자에서 전위를 발생한다.

이하, 제1도를 참조해서 본 발명의 바람직한 제1실시예에 따른 반도체 집직회로(IC) 장치를 20으로 일반적으로 표시한다. IC(20)는 기능적 블록회로(22)를 포함하고 있다. 내부회로(22)는 소정의 회로기능을 달성하기 위해 반도체칩 기판(도시되지 않음)에 설계되어 있다. 내부회로(22)는 외부접속단자핀(24)의 어레이를 가지고 있다. 이들 단자핀(24)은 장치의 패키지(도시되지 않음)에 배열된 금속핀의 그룹이다. 단자핀(24)에는 전기적 입력신호가 공급되고, 이 전기적 입력신호는 해당되는 신호전송라인(26)을 경유하여 전송된다. 이 입력신호는 제1도에서 A로 표시된다.

내부회로(22)의 복수의 출력신호(B)는 신호전송라인(28)을 거쳐서 외부출력단자핀(30)의 어레이에 보내어진다. 출력신호(B)는 라인(28)으로 부터 분기된 신호전송라인(34)을 거쳐서 논리회로(32)에 동시에 전송된다.

논리회로(32)는 입력신호수 보다 작은 수의 출력신호를 발생하도록, 공급되는 입력신호(B)에 대응하여 미리 선택된 논리동작을 실행하는 디지탈 논리회로이다. 논리회로(32)의 출력신호(C)는 점검하는데 사용되는 검자단자핀(38)의 어레이에 신호전송라인(36)을 거쳐서 공급된다. 이들 핀들(38)은 외부 모니터회로(도시되지 않음)에 결합되게끔 조절되어 있다. 검사단자핀(38)에서 신호(C)를 외부적으로 취하므로서 내부회로(22)가 정상적으로 동작하는지를 판단할 수 있다.

제2도에 도시된 집적회로소자(20a)는 출력단자(30)의 어레이를 경유하여 논리회로(32)에 공급되는 출력신호(B)로서 제1도의 것과 유사하다. 양쪽회로(20)(20a)에 있어서, 회로 (22)(32) 및 단자어레이 (24)(30)(38)는 동일한 반도체(실리콘)웨이퍼상에 배열된다.

제1도 또는 제2도의 논리회로(32)를 위해 가능한 구성을 제3도 내지 제5도에 도시하였다. 첫 번째 대안으로서 제3도에 도시된 바와 같이 논리회로(32)는 다입력 NOR 게이트회로를 포함하고, 이 다입력 NOR 게이트회로는 각각 N채널형 산화금속 반도체 전계효과 트랜지스터(MOSFET) Qnl, Qn2, ‥‥, Qnk 로 구성된다. MOSFET Qn은 검사단자(38a)에 공통결합된 첫 번째 전류운반전극(드레인) 및 저항소자 Rl, R2, …, Rk를 거쳐서 각각 접지전위(저 또는 L 레벨)에 결합된 두 번째 전류운반전극(소스)을 가진다. 첫 번째 단계 MOSFET Qnl의 첫 번째 전류운반전극은 저항 RO을 경유하여 고 또는 H레벨전압 H에 결합된다.

MOSFET Qn의 게이트전극은 출력 01, 02, …, Ok로서 작용하고, 병렬로 내부회로(22)의 출력신호(B)를 수신하도륵 제1도 또는 제2도에 도시된 바와 같이 출력단자핀(30)의 어레이에 결합된다.

제4도에 도시된 논리회로는 택일적으로 복수의 AND 게이트틀 포함하여 구성되어도 되며, 이 AND 게이트 각각은 P 채널형 MOSFET Qpl, Qn2, …, Qpk 로 구성된다. 이들 MOSFET Qp는 제3도의 회로와 실질적으로 동일한 방법으로 해당하는 검사단자(38b)에 결합된다.

제5도에 도시된 논리회로는 쇼트회로테스트, 즉 종래기술로 공지된 바와 같이 어떤 바람직하지 않은 쇼트회로의 발생이 일어나는 일 없이 출력단자가 정확하게 그것들의 인접한 것들 사이에서 절연되었는지 여부를 결정하는 테스트를 실행하는 특정의 회로소자이다. 재5도의 논리회로는 N 채널형 MOSFET qn1, … 및 p 채널형 MOSFET Qpl, …을 포함하여 구성되며, 이것은 제5도에 도시된 바와 같이 택일적으로 배열된다. 각각의 MOSFET Qn, Qp의 접속은 제3도 및 제4도의 MOSFET에 해당하는 것과 유사하다.

제3도 및 제4도에 도시된 2개의 논리회로의 논리기능은 아래의 표 1과 같이 요약된다.

표 1에서 명백한 바와 같이, NOR형 논리회로에 있어서, 내부회로(22)가 L 레벨로 되는 출력신호 01, 02, …, Ok를 발생하는 1세트의 입력신호(A)를 수신하므로써 정상적으로 동작할 때, 검사단자(38a)의 포텐셜이 H레벨로 상승한다. 이때 판단결과 Ok가 출력된다. 택일적으로 출력신호 01-Ok중의 적어도 하나가 동작에러의 발생에 의해 H 레벨로 되면, 검사단자 포텐셜은 L레벨로 설정된다. 이러한 경우에는 내부회로(22)가 불량(NG)인 것으로 판정한다.

AND형 논리회로에 있어서, 내부회로(22)가 H레벨로 되는 출력신호 01-Ok를 설정하는 1세트의 입력신호 A를 수신하므로서 정상적으로 동작할 때, 검사단자(38a)의 포텐셜은 H 레벨로 상승한다. 이때 판정결과 Ok가 출력된다. 다른 경우에, 즉 출력4신호 01-Ok 중의 적어도 하나가 동작에러에 의해 L레벨로 하강하면, 검사단자의 포텐셜은 L레벨로 된다. 이러한 경우에는 내부회로(22)가 불량(NG)인 것으로 판정한다. 여기서, 논리게이트 회로가 제4도에 도시된 회로에서의 P채널 MOSFET를 이용해서 배열될 때, 이들 MOSFET가 서로 접속되는 각 트랜지스터의 드레인과 소스를 가지는 N채널 MOSFET로 대체되면, NAND형 논리회로가 얻어진다. 이러한 경우에 입력신호가 H 레벨의 출력신호 01-Ok를 설정하도록 내부회로(22)에 공급될 때, 검사단자는 L레벨로 된다. L레벨로 되는 해당 포텐셜을 발생하는 내부회로(22)의 입력단자중의 하나가 비정상적으로 발생하면, 검사단자의 포텐셜이 H레벨로 된다.

제5도의 쇼트회로검사게이트회로의 논리기능을 표 2에 요약한다.

N 채널 MOSFET 의 게이트 전극을 L 레벨이라고 하고, 동시에 P 채널 MOSFET의 것을 H 레벨이라고 하자, 이러한 경우에 내부회로(22)가 정상적으로 동작하면, H 레벨 포텐셜이 검사단자(38c)에 나타난다. 바람직하지 않은 쇼트회로가 내부회로(22)의 단자의 인접한 것들 사이에서 발생하면, 해당하는 부분에서의 포텐셜이 회로설계에서 기본적으로 기대되는 정상값에서 이탈하도륵 번화한다. 결과포텐셜은 회로에 있어서 저항과 같은 설계값에 기초하여 계산될 수 있다. 결함을 판정하는 임계값으로서 연산된 값을 사용하므로써 결함회로는 신뢰성 있게 판정될 수 있다. 제3도 내지 제5도의 논리회로를 적당히 이용하므로써, 다단자/저피치 내부회로(22)에 대한 동작테스트의 판정은 요구되는 검사단자수를 감소시켜도 성공적으로 수행될 수 있다.

제3도의 NOR형 논리회로(32)의 실제회로구성을 여기에서 제6도에 도시한다. 여기에서 길이를 최소화한 한쌍의 병렬배선라인(40)(42)을 이용하여 N채널 MOSFET Qnl-Qnk가 그것들의 소스, 드레인 및 게이트 전극에 서로 결합된다. 제3도 내지 제6도의 회로에 있어서, MOSFET는 요구에 따라 잘 알려진 바이폴라, 트랜지스터 또는 다이오드로 대체되어도 된다.

다이오드를 이용한 논리회로구성의 가능예를 제7a도 및 제7b도에 도시하였다. 제7a도에 도시된 바와 같이, 다이오드 Dl, D2, …, Dk는 서로 병렬로 배열되어 있다. 다이오드 D는 각각 출력이 01-Ok에 결합되는 제1전극(N측 전극) 및 배선라인(44)을 경유하여 검사단자(38d)에 함께 접속되는 제2전극(P측 전극)을 가진다. 라인(44)은 저항 RO을 거쳐서 H 레벨포텐셜에 결합되는 한쪽 끝부분을 가지는데 내부회로(22)가 H레벨로 되는 출력신호 01-Ok를 발생하는 출력신호 A를 수신하므로서 정상적으로 동작할 때, 검사단자(38d)는 H레벨로 상승한다. 비정상, 예를 들어 동작 에러가 회로(22)에서 발생할 때, 하나 또는 복수의 출력신호 01-Ok는 L 레벨로 된다. 만약, 그렇다면 검사단자(38d)의 저항에서 전압강하에 대한 특정차에 의해 H레벨에서 H레벨보다 낮은 소정의 레벨로 잠정적으로 하강한다. 다음에 판정은 결함(NG)를 나타내게 된다.

다른 다이오드 논리회로가 다이오드 Dl-Dk가 제7a도의 다이오드에 반대방향으로 접속된 것이 제7b도에 도시되어 있다. 배선라인(44)은 검사단자(38e)에 접속되는 한쪽 끝부분 및 L 레벨인 접지전위에 저항Rm을 거쳐서 접속되는 다른 한쪽 끝부분을 가진다. 이러한 구성으로 내부회로(22)가 모든 출력신호 01-Ok를 L레벨로 정하는 1세트의 출력신호를 받음으로써 정상적으로 동작하면, 검사단자(38e)는 L레벨로 된다. 비정상, 예를 들어 동작에러가 회로(22)에서 발생할 때, 하나 또는 복수의 출력신호 01-Ok는 H레벨로 된다. 만약, 그렇다면 검사단자(38e)의 포텐셜은 실제 발생되는 전압에 해당하는 일정차에 의해 H레벨에서 H레벨보다 높은 소정의 레벨로 상승한다. 그 결과 결함(NG)이 판정된다.

빌트인(built-in) 점검논리형 반도체 IC 장치(20)(20a)의 잇점은 논리회로(32)의 보조로 쉽고 정확하게 내부회로(22)에 대한 동작테스트를 수행할 수 있다는 것이다. 논리회로(32)는 상술한 바와 같이 비록 입력신호(B) 수 보다 적은 수의 논리 출력신호(C)를 발생하기 위한 논리게이트회로이므로, 내부회로(22)의 출력신호(B)를 발생하는 단자수가 집적밀도가 높아져서 단자수가 늘고 피치가 작아지는 경향에 의해 증가되더라도, 동작점검은 현 제조기술제약에 따르고 이들 검사단자의 포텐셜을 모니터링할 때에 감소된 검사단자(38)수에 따르는 통상의 검사 프로브 장치를 접속하므로써 높은 신뢰도를 가지고 수행될 수 있다. 이것은 고집적 반도체 IC 장치를 제조하는 것이 요구되는 반도체 제조자에게는 계속해서 잇점으로 될 것이다.

본 발명의 다른 실시에는 제8도에 도시된 바와 같이 개별반도체 IC 칩보다 오히려 절단되는 반도체 웨이퍼(50)에 대하여 본 발명의 상술한 빌트인 점검논리를 적용하는 배열된 점검회로소자이다.

논리회로(52)는 웨이펴(50)상에 형성되어 있으며 복수의 내부회로(22)(제8도에 도시되지 않음)는 규정되어 있다. 각각의 이러한 회로는 제1도의 내부회로와 유사한 구성이어도 된다. 논리회로(52)에는 각 칩의 논리회로(32)(도시되지 않음)의 출력신호(C) 또는 각 내부회로(22)의 출력신호(B)가 공급된다. 테스트단자(54)는 외부적으로 입력될 논리회로(52)의 출력신호(C')를 허락하기 위해서 웨이퍼(50)상에 형성되어 있다. 입력단자부(56)는 외부입력신호(A')를 수신하도륵 웨이퍼(50)상의 소정위치에 형성되어 있다.

웨이퍼(50)상의 IC칩의 내부회로(22)에 입력신호(A)로서 전달되는 입력신호(A')를 입력단자부(56)으로부터 발생하기 위한 것이다.

이러한 배열에 의하여 각 내부회로(32)의 출력신호(B) 또는 각 논리회로(32)의 출력신호(C)를 결합하므로써, 그리고 점검단자(56)에다 논리회로(52)에 의해 진행되는 출력신호(C')를 접속하므로써, 수가 감소된 핀접속점(웨이퍼당 10-20개 정도)이 가능할 때의 웨이퍼 조건하에서 웨이퍼(50)상의 내부회로(22)의 동작점검을 수행하고 번인(burn-in) 테스트라 불리우는 것을 실행하는 것이 가능하게 된다. 이 배선은 특별히 양산화를 위한 반도체소자에 대해서 보다 효율적이다.

웨이퍼(50)상에 논리회로(52)를 위치맞춤시키는데 관해서, 만약 웨이퍼의 소자형성 영역내에 회로를 형성하는데 어떤 심각한 문계가 없다면, 점검한 후에는 (IC장치가 물리적으로 웨이퍼(50)으로부터 제거된 후에) 상기 논리회로(52)가 더 이상 요구되지 아니한다는 사실과 다이싱 라인(58)근처의 웨이퍼 주변영역(이 영역은 IC 장치의 제조에서 본질적으로 쓸모 없는 영역이다)에 회로(52)가 위치한다는 사실을 고려함으써 웨이퍼 표면 사용의 효율을 높이는 것이 권고된다. 점검하는데 사용되는 각 단자의 크기에 관하여, 쉬운 프로브를 고려해서, 점검은 일반적으로 입력단자, 예를 들어 전원 및 제어단자와 검사단자의 단자크기 및 단자피치를 출력단자의 그것들보다 크게 설정하므로써 용이하게 된다.

반도체장치의 단자수가 증가하고 그리고 피치가 감소하기 때문에, IC 장치를 위한 패키징은 수지성형 플라스틱 IC 패키지 및 세라믹 IC 패키지를 적용하던 것에서 테이프 케리어 패키지(TCP)를 적용하는 것으로 변경되었으며, 이것은 다단자/축소된 피치접촉을 제공할 수가 있다. 이 직접접속칩탑재 방법은 역시 직접적으로 접속되는 플립(flip)칩 등의 베어(bare)칩에 역시 적용되어 왔다. 특별히 베어칩이 탑재되었을 때, 반도체장치의 점검 또는 번인테스트는 만족스럽게 수행되어질 수 없었는데 이것은 반도체 장치의 신뢰성의 보장이 종래에는 곤란하였기 때문이다. 이 문제점은 제8도의 실시예를 이용하므로써 성공적으로 제거될 수 있으며 역시 이러한 관점에서 큰 만족도를 얻는 것이 증명될 것이다.

본 발명의 또다른 실시예에 따른 액정표시(LCD) 장치를, 가장 인기있는 장치들중의 하나인 LCD 장치, 즉 TFT-LCD라고 통상 불리워지는, 박막트랜지스터(TFT)를 설치한 액티브 매트릭스형 LCD에 대해서 제9도에 도시하였다.

제9도에 도시된 바와 같이, 패널탑재형 인쇄배선보드(60)는 LCD부(62), 신호라인(64) 및 주사라인(66)을 형성한 표면을 가진다. 신호라인(64) 및 주사라인(66)에 접속된 입력단자를 갖도륵 인쇄회로보드(60)에 형서되어 있다. 인쇄회로보드(60)에는 역시 논리회로(68)로부터 출력신호를 추출하기 위해 검사단자(70)가 설치되어 있다.

이러한 구성에 있어서, 입력신호(A)는 인쇄회로보드(60)에 공급된다.

입력신호(A)는 신호라인(64) 및 주사라인(66)을 거쳐서 보드(60)상의 논리회로(68)에 전송되어진다. 논리회로(68)는 역시 보드(60)의 임의의 부분, 예를들어 외부 또는 내부 신호라인(64)에 형성되어도 된다. 이 동작결과는 출력신호(C)로서 검사단자(70)에 전송되어 진다. 신호(C)는 검사단자(70)에서 외부적으로 취하여 진다. 모니터링신호(C)는 구동 IC가 정상적으로 동작하는지 또는 정상적으로 탑재되어 있는지를 판정 할 수 있다.

논리회로(68)는 제3도 내지 제6도를 참조해서 설명된 상술한 실시예의 구성과 마찬가지인 구성이다. 실제 검사에 있어서, 입력신호(A)는 구동 IC를 보드(60)에 탑재한 후에 보드(60)에 공급되고, 점검프로브장치의 프로브핀들이 검사단자(70)와 접촉하게 되므로 출력신호들온 논리회로(18)로부터 유도되게된다. 이러한 경우에 신호라인(64)의 점검에 부가해서 이들 신호라인(64) 또는 주사라인(66)중의 쇼트회로의 발생은 판별될 수 있으므로 동작점검은 높온 신뢰도로 용이하게 얻어질 수 있다.

이러한 실시예에서 구동 IC는 저융점금속을 이용하는 COG 탑재기술을 사용하므로써 탑재될 수 있다. 제3도 내지 제6도에서 명백한 바와 같이 구동 IC의 동작 및 탑재상태의 점검은 구동 IC로 부터의 많은 출력수(신호라인 또는 주사라인의 수)에 관계없이 IC가 정상적으로 동작하는지를 판정하는데 요구되는 논리회로의 체크단자들에만 프로브핀을 접촉해서 수행될 수 있으므로 점검공정은 크게 용이하게 될 수가 있다

COG에 의해 탑재된 구동 IC를 이 실시예에서 예시하였지만 이러한 실시예는 다음과 같이 변형되어도 된다. LCD 장치는 다결정 실리콘을 사용하고 그리고 구동 IC로 집적화되어도 된다. 이러한 경우에 본 발명의 논리회로를 배열하는 것은 디스플레이에서 LCD 장치의 점검을 보다 용이하게 할 수 있다.

제9도의 실시예에서, 논리회로(68)는 각 구동 IC의 출력에 대응해서 설치되게 되지만, 구동 IC가 동작결함 및 탑재결함의 발생이 적다고 예측 될 때 점검은 신호라인 또는 주사라인을 가지는 논리회로들 형성하므로써 더욱더 용이하게 될 수 있다.

요구되는 마스크부재 및 공정수가 논리회로(68) 및 검사단자(70)의 부가에 의해 장치제조시 미소하게 증가되지만, LCD 장치는 현 LCD 제조기술에 의해 용이하게 제조될 수가 있다. 일반적으로, 구동 IC를 탑재하는 스텝은 셀 제조스탭 다음에 수행된다. 그러나, 본 발명의 LCD장치를 사용하면 검사가 용이하게 된다. 그러으로 셀제조스텝에 탑재하는 스텝을 결합하므로써, 상기 탑재하는 스텝의 제약은 리플로우(reflow) 스텝의 실행을 허락하도륵 감소되거나 가벼워질 수 있으며 이것에 의하여 고신뢰도의 탑재공정이 달성되게 된다.

특히, 구동 IC 탑재공정은 셀 제조스텝에서 러빙(rubbing) 다음에 그리고 액정의 점검 및 반대기판의 본딩 이전에 하고, 구동 IC의 동작 및 탑재상태의 점검은 논리회로를 사전에 제조하는 표시기판상의 검사단자에서 나타나는 신호를 모니터링하므로써 수행되어 진다. 이러한 동작에 있어서, 칩탑재 공정의 제약이 감소되어 6점검이 용이하게 된다. 더욱이, 초기단계에서 적은 결함을 가지는 구동 IC를 탑재하므로써, 수리공정시에 발생하는 정상부분에 대한 어떤 바람직하지 않은 손상을 줄일 수 가 있다. 이러한 공정은 표시기판의 점검을 용이하게 하고 초기단계에서 수행될 점검이 가능하게 되어 표시기판의 점검에 대해서는 효과적이다.

제9도의 실시예에 따르면, LCD부(62)를 구동하기 위해 어떤 또는 모든 신호라인(64) 및 주사라인(66)에 접속된 논리회로(68)는 논리회로(68)로 부터의 출력에 따라 점검의 실행이 가능하도륵 표시패널 탑재 인쇄배선보드(60)에 형성되어 있다. 그러므로, 구동 IC의 동작 및 탑재상태의 점검4은 용이하게 된다. 즉, 표시화면을 구동하기 위해 프로브핀들이 복수의 단자(어떤 경우에는 수백개)와 접촉하는 일 없이 수행될 수 있다. 그 결과 점검의 신뢰성은 개선될 수 있다. 부가적으로 신호라인(64), 주사라인(66) 및 각 구동 IC의 출력단자는 프로브핀들에 접속될 필요가 없기 때문에 구동 IC의 출력단자의 피치 또는 화소피치는 더옥 감소될 수 있다.

본 발명의 또 다른 실시예를 도면부호 80으로 통상 표시되어진 액티브 매트릭스형 액정표시(LCD) 시스템에 대하여 제10도에 도시하였다. LCD 구동시스템(80)은 두 개의 주 구성요소(82)(84)를 포함한다. 첫 번째 구성요소(82)는 반도체 IC장치이고, 두 번째 구성요소(84)는 LCD 매트릭스회로장치이다. 이들 두 개로 분류된 장치(82)(84)는 공지된 유연성 있는 얇은 배선컨넥터(86)등과 같은 전기적 접속수단에 의해 서로 접속된다.

집적회로유니트(82)는 내부회로(88)로 구성되고, 이 내부회로는 시프트레지스터(90) 및 복수의 샘플/홀드 회로(92-1)(92-2)…(92-n)로 구성되므로, 소위 아날로그 구동회로라고 불리우는 기능이 달성되게 된다. 스프트레지스터(960)는 각각 신호전송라인(94-1)(94-2)…(94-n)을 경유하여 샘플/홀드회로(92)에 결합되는 출력을 가진다. 시프트레지스터(90)는 시프트개시제어단자(98) 및 시프트종료제어단자(100)를 가진다. 샘플/홀드(SH)회로(92)는 신호입력단자(103) 및 제어단자(104)에 신호라인(101)(102)에 의해 접속된다. S/H 회로(92)의 출력은 각각 많은 출력단자(106-1)(106-2)…(106-n)에 신호라인(108-1)(108-2)…(108-n)을 거쳐서 결합된다.

매우 중요한 것으로, 내부회로(88)의 출력단자(106)에는 스위치 선택회로(110-1)(101-2)…(110-n)가 설치되어 있고, 각각 출력단자(106)에는 직접 첫 번쩨 노드가 결합되어 있다. 스위치선택기(110)는 신호라인(112)을 거쳐서 모니터 출력단자(114)에 접속되는 두 번째 노드틀 가진다. 스위치(110)의 제어노드는 각각 배선라인(94)을 거쳐서 시프트 레지스터(90)의 출력에 결합된다. 선택형스위치(106)는 공지의 산화금속 반도체 전계효과 트랜지스트(MOSFET)를 포함하는 아날로그 스위치장치이어도 된다.

제10도에 도시된 바 와 같이, LCD 매트릭스회로 유니트(84)는 구동 IC 유니트(82)의 출력단자(106)에 대응하는 신호입력/출력단자(115-1)(115-2)…(115-n)수를 가진다. 커패시터소자(CL1)(CL2)…(CLn)에는 각각 단자(132)가 결합되어 있고, 각각의 이들 커패시터(CL)는 관련된 해당 배선라인의 기생 또는 부유용량으로서 본래 나타나는 등가 커패시터 구성요소를 나타내도륵 구성된 것이다. 커패시터(CLi)의 용량은 수집-수백 pF의 범위로 된다.

커패시터 CL은 출력단자의 부하로서 작용한다.

전기적 화상신호 SIG가 단자(106)에 공급될 때, 내부회로(아날로그 구동회로)(88)는 공지의 방법으로 출력단자(106-1)(106-2)…(106-n)에 화상신호 SIG를 분배한다. 시프트레지스터(90)는 단자(96)에 공급되는 클럭신호 CLK 에 응답해서 동작하고, 시프트개시 제어신호(Din)는 단자(78)에 공급된다.

시프트레지스터의 결과펄스신호는 시프트레지스터출력, 즉 출력라인(94-1)(94-2)…(4-n)에서 순차적으로 발생된다. 펄스출력신호는 다음에 S/H 회로(92)에 도착하는 순서대로 순차적으로 펄스출력신호를 표본화하여 유지하는 S/H 회로(92-1)(92-2)…(29-n)에 공급된다. 이들 출력신호는 아날로그 구동회로(88)의 출력 단자(106-1)(106-2)…(106-n)중에 분배 된다.

아날로그 스위치(110-1)(110-2)…(110-n)는 시프트레지스터(90)의 펄스출력신호에 응답하여 S/H 회로(92)의 샘플/홀딩 동작과 동시에 순차적으로 도통(턴은(turn on))되게 된다. 아날로그 스위치(110)는 검사단자(114)에 순차적으로 보내어질, 출력단자(106-1)(106-2)…(106-n)에서의 포텐셜(potential)을 강하시킨다. 이것은 아날로그 구동회로(88)가, 화상신호 SIG 와 검사단자(114)의 출력포텐셜 DET를 비교하는 동안에 순차적으로 실행되도륵 하는 동작-모니터링 테스트 과정을 가능하게 해주며, 그것에 의해 회로(88)가 정상적으로 동작하는지 결정한다.

구성요소 82와 관련하여, 두신호 SIG, DET사이의 일치점이 사전 결정된 시각에서 검출될 때, 아날로그 구동회로(88)는 정상적으로 동작하는 것으로 결정되며 그렇지 않으면 회로(88)는 잘못 동작된 것으로 결정될 것이다(즉, 동작테스트에서 실패). 실시예회로의 주단자에서 생성되는 신호의 포텐셜 변화는 제11도의 타이밍도에 나타나 있고, 여기서 OK는 신호의 포텐셜들이 각각의 다른 것들과 일치한 다른 것을 나타낸다.

제10도의 집적회로(82)의 전체적 평면도가 제12도에 나타나 있고 여기서 IC 칩 기판(120)은 길고 편편한 모양을 하고 있다. 신호단자(96)(98)(100)(103)(104)(114)를 포함하는 다양한 신호단자는 기판(120)의 마주보는 두 개의 긴쪽중 한쪽을 따라 선형적으로 배열되어 있다. 단자(122)(24)는 전원단자이다. 회로(82)의 출력단자(110)는 기판(120)의 마주보는 두 개의 긴쪽중 한쪽을 따라 선형적으로 배열되어 있다. 이 실시예에서는 n이 100이라고 가정하므로 전체가 5n=500 즉, (110-1)에서 (110-500)까지의 출력단자로 형성된다.

기판(20)는 2.2mm와 10.5m의 치수를 가지며, 각 단자(96)(98)(100)(103)(104)(114)(122)(124)의 금속단자패드(pad)는 각 면이 10μm의 정방형으로 되어 있고, 이러한 단자들의 피치(pitch) P1은 20μm 또는 그보다 더 크다. 각 전원단자(122)(124), 영상신호입력단자(103), 검사단자(114), 클럭(clock) 단자(96) 및 시프트 개시/종료 제어단자(98)(100)는 100μm의 정방형으로 되어 있다. 이러한 단자들의 최소 피치는 200μm이다. 이러한 데이터들6은 기판(120)이 500개의 출력단자를 가진 고집적회로에서 조차 효율적으로 축소될 수 있다는 것을 증명한다. 이러한 경우에 동작점검은 비교적 큰 피치에서 배열된 테스트핀, 자세히는 칩당 10개의 핀을 가진 프로브장치를 사용하므로써 성공적으로 수행될 수 있다.

기판(12)은 제13도에 나타난 것과 같이 변형을 할 수 있고, 여기서 기판(120a)은 네 개의 주변 가장자리선을 가진 정방형 평면 형태를 가진다. 다양한 종류의 신호단자(96)(98)(100)(103)(104)(114)(122) (124)는 일직선으로 정렬되고, 출력단자(11)는 제13도에 나타난 바와 같이 나머지 세 개의 가장자리선을 따라 배열된다.

단자 검사단자(114)를 사용한 동작테스트 동안에, 집적회로장치(82)의 출력단자(106) 포텐셜은 출력단자(106)의 실제부하용량에 따라 변화될 수 있다. 이러한 출력단자 포텐셜변화를 기초로하여 출력단자(106)와 LCD 매트릭스회로장치(84)의 단자(115) 사이의 전기적 결합이 컨넥터(86)를 통해서 적절히 되었는지 검출할 수 있다. 좀더 자세히 보면 제어단자(104)는, 정상동작중에 1/10에서 1/100로 일직선으로 감소시키기 위해 각 S/H 회로들(92)의 버퍼(buffer) 증폭기의 구동용량을 제어하도륵 배치된다. 만일 결합실패(즉, 비결합) 없이 단자(106)와 단자(115)가 적절히 서로 결합되었다면, 단자(106)는 부하용량 CL로 인해 포텐셜이 감소된다. 만일 단자(106)와 단자(115) 사이에 결합실패가 일어났다면, 관련위치에서의 단자(106i)(i=1,2,…, n)는 부하용량 CLi 의 존재/부존재에 불구하고 정상동작내에서 얻어진 포텐셜로 유지된다. 복수개의 각 단자쌍(106, 115)의 단자 포텐셜변화는 선택스위치(110)의 순차적인 스위칭에 따라 검사단자(114)에서 순차적으로 나타난다. 따라서 단자사이의 전기적인 결합은 전시간을 통해 단자(114)에서 포텐셜을 모니터링함으로써 성공적으로 점검될 수 있다.

각 출력단자(106)의 용량은 1pF 또는 그 보다 작다는 것을 유의하여야 한다. 선택스위치(110)과 일반신호라인(112)은 수 pF에서 수십 pF의 용량을 가지고, 이것은 배선기생용량(wiring parastic capacitance) CL의 약 1/10이다. 이러한 용량차이는 단자들 사이의 결합상태 결정이 정확하게 이루어질 수 있다는 것을 보증한다. 만일 검사단자(114)에 연결된 외부배선(보이지 않음)이 큰 기생용량을 갖는다면, 결정 신뢰도의 악화는 공통라인(112)과 단자(114)사이에 버퍼증폭기를 추가하므로써 보상될 수 있다.

실시예 회로(82)의 현저한 잇점은 n개의 출력단자(106)를 갖는 회로(88)의 동작점검이, 하나의 프로브핀을 신호단자에 접촉시킴으로써 쉽고 정확하게 실행될 수 있다는 것이다. 다시말해, 하나 또는 줄어든 수의 검사단자를 사용하므로써 고집적 다단자/저피치 IC 장치의 동작점검을 성공적으로 실행하는 것이 가능하도륵 하는 것이다. 이것은 이 회로동작점검이 현재의 제조기술 한계에서 생산되는 테스트 프로브장치를 사용함에 의해서는 물론, 더 높은 집적밀도의 요구를 충족시키기 위해 장래 점검되는 회로의 단자수가 증가하고 단자피치가 줄어든 경우에도 높은 신뢰도로 실행될 수 있음을 의미한다.

실시예(82)의 또다른 두드러진 잇점은 점검되는 회로(92)의 증가된 단자수와 직접 접촉하도륵 테스트 프로브의 핀을 가져가야할 필요가 더 이상 없기때문에, 회로(82)는 회로(82)의 출력단자피치가 그 프로브핀과 일치하여야 한다는 설계상의 제한에서 벗이날 수 있다는 것이다. 이것은 회로(82)의 출력단자가 단자수가 증가하는 경향에 따른 임의의 저피치에서 배열될 수 있게 한다. 결과적으로 필요한 만큼의 출력 단자수의 증가를 달성할 수 있는 것이다.

제14도에 나타난 LCD 시스템(80a)은 (1) 제어단자(104)가 첫 번째와 두 번째(104a), (104b)와 대치된 점, (2) 동작증폭기(13))가 버퍼로서 검사단자(114)에 추가된 점, (3) AND 게이트회로(132)가 각 선택스위치(110)에 연결된 점에 있어서 제10도의 것과 비슷하다. 첫 번째와 두 번째 제어단자(104a), (104b)는 첫 번째와 두 번째 제어신호 CNTa, CNTb를 외부로부터 받고, 신호라인(102a), (102b)과 각각 결합되어 있다. S/H 출력이 출력단자(106)로 전달되게 하거나 전기적으로 플로팅(floating) 상태로 세트(set)되도륵 할 수 있게 S/H 회로(92)의 출력공급을 선택적으로 제어하기 위해 패어신호 CNTa가 단자(104a)에 공급된다. 설명을 위해 제14도에 단지 하나만 나와 있지만, 제어신호 CNTa의 논리합과 시프트레지스터 출력에 대응하여 선택적으로 온 또는 오프하는 선택스위치(110)를 작동하기 위해 제어신호 CNTb가 단자(104b)에 공급된다.

버퍼증폭기(130)는 선택스위치(106)를 위해, 그 출력과 결합된 반전입력과 공통라인(112)과 결합된 비 반전입력을 가지고 있으며 그중 하나만이 설명을 위해 제 14 도에 나타나 있다. 증폭기(130)의 출력은 검사단자(114)와 연결되어 있으며, 스위치장치(134)는 라인(112)과 접지 포텐셜 사이에 연결되어 있다. 스위치(132)는 리세트(reset) 단자(136)로부터 외부적으로 공급된 리세트신호(reset)에 응답하여 선택적으로 온되며, 라인(112)이 잠정적으로 리세트되게 된다. 커패시터 C1은 신호라인(112)에서의 부유용량(Stary capasitance)을 나타낸다.

AND 게이트(132)는 신호라인(94-i)을 통해 시프트레지스터(90)의 출력중 관련되는 하나와 결합된 첫번째 입력과, 두 번째 제어신호라인(102b) 과 결합된 두 번째 입력과, 선택스위치들(110)중 관련되는 하나(110-i)의 제어입력과 결합된 출력을 가진다. 커패시터 C2는 S/N 회로(92-i)와 출력단자(106-i)를 연결하는 신호라인상의 부유용량을 나타낸다.

회로(80a)의 동작을 제15도의 타이밍도를 참조하여 설명한다. 제14도의 첫 번째 제어단자(104a)는 S/H회로(92)들의 출력신호들을 출력단자(106)에 전달하기 위해 포텐셜이 제어되고 따라서 배선커패시터(CL)를 사전 결정된 전압이 걸리도륵 충전한다. 이때 스위치 선택회로들(110)은 두번째 제어단자(104b)로부터 공급된 제어신호 CNTb에 의해 OFF 상태로 유지된다. 첫 번째 제어단자(104a)는 전기적으로 플로팅된 상태에서 S/H회로(92)로부터 출력들을 세트하기 위해 제어되고, 그후 두 번째 제어 단자(104b)는 스위치 선택회로(110)(이 경우는 110i)를 온하도륵 제어된다.

이 동작과 관련하여 배선커패서터(이 경우 CLi)의 전하는 공퉁라인(112)의 커패시터에 배분되고, 그 포텐셜은 버퍼(130)를 통해 검사단자(114)로 출력된다. 그후 리세트스위치(134)는 공통라인(112)에 용량적으로 저장된 전하를 방전하기 위해 온되고, 따라서 공통라인(112)을 초기상태로 리세트하여 다음(i+1)번쩨 회로로 부터의 전하를 기다리게 된다. 이때 검출되는 전압 Vdet-i는 다음식에 의해 주어진다.:vdet-i = Vsig-i·(C2+CLi)/(C1+CLi+C2)

여기서 Vsig-i는 I번째 표시화상신호(Sig)와 관련된 입력전압이다.

전기적 연결조건의 점검/결정의 원리가 각각의 전형적인 값들에 기초하여 지금부터 설명된다. C2, C1, CLi가 각각 1pF, 10pF, 50pF이라고 가겅한다. 만일 집적회로부분의 출력단자(5i)와 메트릭스기판부분의 데이터라인 단자(115-i)가 서로 적절히 결합되었다면 Vdet=0.84·Vsig-i이고, 단자들이 적절히 연결되지 않았다면 CLi 는 0pF 이고, Vdet-i=0.09·Vsig-i 이다. Vsig-i는 대략 수볼트이므로 두 값은 회로의노이즈보다 충분히 크므로 쉽게 식별되고. 따라서 불완전한 결합상태를 정확하게 식별할 수 있도륵 한다.

전압변화가 매트릭스기판위에 형성된 IC장치의 출력단자와 어드레스라인 또는 데이터라인들 사이의 연결상태를 반영하고, 앞서 설명한 바와 같이 검사단자를 통해 출력단자의 부하가 적절히 모니터 될 수 있도륵 도와주기 때문에 각각의 출력단자가 대응하는 라인들과 적절히 연결되었는지를 검출하는 것 또한 가능하다. 이 회로의 배열은 위에서 설명한 분리 집적회로요소의 점검에도 작용될 수 있음에 유념해야 한다.

위 실시예는 주로 LCD의 데이터라인 구동 집적회로에 방향이 맞추어져 있다. 그렇지만 본 발명은 어드레스(게이트)라인 구도 집적회로에도 적용될 수 있다. 더욱이 만일 다양한 형태가 표시화상 신호들(sign)의 신호형태로 사용되고, 정상/결합 상태가 다양한 신호형태들을 사용하여 얻어진 결과에 기초하여 포괄적으로 결정된다면 정확한 결정이 실행될 수 있을 것이고, 또한 결함 모드(mode)도 결정될 것이다. 본 실시예는 단순 매트릭스형 LCD 뿐만 아니라 액티브 매트릭스형 LCD에도 적용될 수 있다.

제6도에 나타난 실시예는 이러한 집적회로장치를 채용한 LCD 장치이고, 여기서 LCD 패널(140)은 데이터라인 구동 집적회로(142-1)(142-2)…(142-n)와 복수개의 알려진 어드레스라인 구동 집적회로(보이지 않음)에 의해 구동된다. IC(42)들은 제10도와 제14도의 실시예와 같이 검사단자로의 구동출력신호들 선택적으로 추출하기 위해 스위치 배열을 포함하고 있다. IC(142)들의 검사단자로부터 유도된 신호들 DET은 아날로그-디지탈 컨버터(144)에 의해 디지탈 데이터로 변환되고, 옳은 데이터로서 디지탈메모리(146)에 저장되며 이것은 DRAM(dynamic random-access memory)이 될 수도 있을 것이다. 화상보정기(correc-tion)(148)는 외부 시스템으로부터 공급되어, 보정 데이터에 기초하여 표시화상신호 Sig0를 수정하기 위해 공급된다. 수정된 신호는 표시화상신호 SIG로서 데이터라인 구동 IC(142)에 공급되고, 따라서 입력표시화상신호 SIG 에 기초한 구동신호를 사용하여 LCD널(140)을 구동한다.

본 실시예의 특징적인 형태를 종래기술과 비교하여 설명한다. 제17도는 데이터 구동 IC의 일반 입력/출력 특성을 나타내는 그래프이다. 입력표시 화상신호의 전압 Vsig은 데이터라인에 주어지는 출력신호전압 Vout과 이상적으로 일치한다. 모든 출력단자의 입력/출력 특성은 가능한한 거의 동일하여야 한다. 그렇지만 실제적으로는 제17도 내의 곡선(OUT1)(OUT2)에서 나타나듯이, 제18도와 같이 LCD패널부분의 데이터라인에 가해지는 전압들이 단자들 사이에서 공간적으로 변화하도록 내부 증폭기의 오프서트(offset)변화와 이득변화가 나타난다. 40mV에서 100mVp-p의 전압변화범위는 배열에 의존하고, 수직선 노이즈로서 시각적으로 인식되므로 표시의 질(quality)의 개선을 방해한다. 이러한 전압변화는 집적회로내의 각 증폭기의 첫째 단계의 트랜지스터 특성을 개선하거나 각 샘플/홀드(hold)회로의 특성을 개선하므로써 이론적으로 줄일 수 있다. 그러나 실제에 있어서 회로크기, 전력소비, 칩영역, 동작속도, 비용 등의 면에서 나타나는 많은 희생들을 고려할 때 특성상의 대단한 증진은 달성될 수가 없다.

본 실시예의 배치에 있어서, 여러 가지 테스트 형태들의 표시화상신호들이 미리 화상보정기에 공급되고, 관련되는 출력신호들이 보정데이터와 같이 메모리소자내에 저장되기 위해 검사단자로부터 순차적으로 선택되고 판독되며, 이에 의해 IC들과 그들의 변화의 입력/출력특성이 수정된다. 그 결과 LCD 패널의 데이터 라인에 공급되는 전압의 변화를 대단히 줄일6 수 있으므로 그러한 범위에서 디스플레이의 실행이 개선되고 표시부 상의 수직선노이즈가 전혀 시각적으로 인식되지 않는다.

좀더 자세히 살펴보면, A/D 변환과 보전과정을 8bits에서 실행하는 것에 의해 전압변화는 10mVp-p보다 작게 개선된다. 이 경우 보정처리는 오프세트 전압과 이득내에서 변화를 수정하도록 실행되고, 여기서 프로세싱감산(오프세트 전압에 대해서)과 분할(이득에 대해)은 보정데이터에 기초하여 실행된다. 화상보정기(148)로서 동작 중폭기를 사용하는 일반적으로 쓰이는 산술회로, D/A 컨버터 등이 충분히 사용될 수 있다. 비록 통상의 RAM이 메모리소자로 사용되어도, 31 Kbits((8bits+8bits)×1920)의 작은 용량을 가지는 메모리가 일반적인 데이터라인 수에 대해 충분하다. 즉, 1920(640화소×3색(R.G.B)) 위에서 설명한 보장데이터와 보정처리 방법의 다양한 변형이 수정된 특성에 의해 이루어질 수 있다. 예를 들어, 오프세트전압과 이득에 부가하여 입력/출력 특성의 선형성이 위에서 설명한 것과 비슷한 방법에 의해 수정될 수 있다. 또한 선형성 보정 데이터와 함께 LCD 패널내의 각 능동소자의 비선형 입력/출력 데이터(알려진 데이터)를 저장하는 것에 의해 디스플레이 질을 향상시킬 수 있다. 더 나아가 데이터라인으로의 인접출력들 사이의 전압수준차이가 각 IC 내부회로의 주파수 대역특성에 의존하는 입력표시화상신호보다 작을 때 발생되는 디스플레이 선명도의 악화는 다음과 같은 방법으로 막을 수 있다. 그러면 검사단자로부터의 신호가 보정데이터로서 저장된다. 보정처리는 입력출력사이의 레벨차이를 나타내는 보정데이터에 기초하여 수행되고 따라서 뚜렷하고 고화질의 화상을 표시하게 된다.

IC의 입력/출력 특성은 온도나 시간에 따차 변화될 수 있다. 그렇지만 온도와 시간의 이러한 변화에도 불구하고 검사단자로 부터의 신호를 사용하여 보정데이터를 적절히 갱신(updating)함으로써 일정한 표시실행을 보증할 수 있다. 만일 온도나 시간의 변화가 무시될 수 있다면 비용을 줄일 수 있다. 즉, A/D 컨버터가 공장에서 만들어질 때 조정유니트(adjustment unit)내에 배치되고, PROM이 보정데이터를 저장하기 위해 메모리 소자(101)로 쓰이는 것이다.

본 발명은 위에서 언급된 구체적 실시예에 한정되지 않으며, 그 의도나 필수적인 특성에서 벗어나지 않고 여전히 다른 방법으로 실시되거나 구현될 수 있을 것이다. 비록 본 발명의 실시예가 LCD 장치에 대하여 설명되었지만 본 발명은 비슷한 배치를 갖는 다른 형태의 전자장치, 예를들어 통신교환 하이브리드 모듈, 프린터의 헤드메카니즘(mechanism), 화상판독센서 등에도 적용될 수 있을 것이다.

Claims (19)

1. 기판; 액정표시장치, 출력단자 및 상기 액정표시장치를 구동하는 구동회로를 포함하며 상기 기판 위에 설치되는 전자회로소자; 상기 기판위에 배열되며, 상기 전자회로소자의 출력단자로부터 공급되는 입력신호의 수보다 적은 수의 출력신호를 발생하는 논리회로; 및 상기 전자회로소자의 출력단자의 수보다 적은 수의 상기 논리회로의 출력신호에 결합되고, 전자 검사기기와 외부적으로 결합될 수 있도륵 조정되어 있는 검사단자를 포함하여 구성되는 것을 특징으로 하는 집적회로장치.
2. 제1항에 있어서, 상기 전자회로소자와 결합되고, 소정의 논리함수를 실행하고, 상기 신호운반단자에서 포텐셜을 나타내고 수가 줄어든 일련의 논리 처리된 신호들을 생성하는 논리회로 수단을 포함하여 구성된 것을 특징으로 하는 집적회로장치.
3. 제1항에 있어서, 신호운반단자에서 포텐셜들이 연속적으로 여분 단자들 중 하나에 공급해주는 선택수단을 포함하여 구성된 것을 특징으로 하는 집적회로 장치.
4. 제1항에 있어서, 선택수단이 각각 상기 신호운반단자와 결합된 첫 번째 노드(node)와 여분단자에 결합된 두 번째 노드를 가지는 스위치 장치의 어레이; 및 상기 스위치 장치에 결합되고, 상기 스위치 장치의 나머지 스위치들이 오프되어 있는 동안에 현재 선택된 스위치들이 온되도륵 하는 방법으로 사전 선택된 순서에 따라 상기 스위치 장치를 온 하도륵 하는 스위치 제어수단을 포함하여 구성된 것을 특징으로 하는 집적회로장치.
5. 제1항에 있어서, 상기 기판이 반도체 칩 기판을 포함하여 구성된 것을 특징으로 하는 집적회로장치.
6. 제1항에 있어서, 상기 기판이 다수의 칩 기판이 형성되어 있는 반도체 웨이퍼를 포함하여 구성된 것을 특징으로 하는 집적회로장치.
7. 제1항에 있어서, 상기 전자회로소자가 박형표시장치에 연결되도록 구성된 구동회로를 포함하여 구성된 것을 특징으로 하는 집적회로장치.
8. 제1항에 있어서, 상기 전자회로소자의 구동회로가 매트릭스 회로를 포함하여 구성된 것을 특징으로 하는 집적회로장치.
9. 신호입력과 신호출력을 가지는 기능회로; 상기 기능회로에 의해서 전기적으로 구동되고, 신호출력을 갖는 부하회로; 상기 부하회로의 출력을 각각 상기 기능회로의 출력들에 전기적으로 결합함으로써 상기 기능회로와 상기 부하회로간에 신호전달을 가능하게 하는 배선수단; 및 상기 기능회로에 결합되고, 상기 기능회로의 출력에서 포텐셜을 처리하여 하나 또는 상기 기능회로의 출력보다 적은 수의 미리 선택된 수의 모니터링 신호들을 발생하는 점검수단을 포함하여 구성되고, 상기 점검수단이 상기 기능회로의 출력에 결합된 첫 번째 노드와 상기 검사단자중의 하나와 결합된 두 번째 노도를 가지는 스위치장치의 어레이; 상기 스위치 장치에 결합되고, 상기 스위치장치를 조절하여 순차적으로 온 하는 쉬프트 레지스터 수단; 및 상기 기능회로와 상기 점검수단 및 상기 검사단자를 지지하는 기판을 포함하여 구성된 것을 특징으로 하는 전자장치.
10. 제9항에 있어서, 상기 모니터링 신호가 공급되는 하나 또는 복수개의 검사단자를 더 포함하여 구성되는 것을 특징으로 하는 전자장치.
11. 제9항에 있어서, 상기 점검수단이 논리회로를 포함하여 구성된 것을 특징으로 하는 전자장치.
12. 제9항에 있어서, 상기 점검수단이 상기 기능회로의 출력과 결합된 첫 번째 노드와 상기 검사단자중 하나와 결합된 두 번째 노드를 가지는 스위치 장치의 어레이; 및 상기 스위치 장치와 결합되고, 상기 스위치장치를 제어하여 순차적으로 온 하는 것을 특징으로 하는 전자장치.
13. 제10항에 있어서, 상기 기능회로와 점검수단 및 검사단자를 지지하는 기판을 포함하여 구성된 것을 특징으로 하는 전자장치.
14. 제8항에 있어서, 상기 기판이 반도체 기판을 포함하여 구성된 것을 특징으로 하는 전자장치.
15. 기판; 상기 기판위에 설치되고, 액정표시장치와 상기 액정표시장치를 구동하는 구동회로 및 출력단자를 가지는 전자회로소자; 상기 전자회로소자의 출력단자보다 수가 적고, 전자 점검장치와 외부적으로 결합되게끔 조정되어 있는 검사단자; 상기 전자회로소자의 출력단자에 결합되는 첫 번재 노드와 상기 검사단자에 함께 결합되어 있는 두 번재 노드를 가지는 스위치장치의 어레이; 및 상기 스위치장치에 결합되어 상기 스위치 장치의 나머지 스위치들이 오프되어 있는 동안에 현재 선택된 스위치들이 온 되도륵 하는 방법으로 사전 선택된 순서에 따라 상기 스위치장치를 온 하도륵 하는 스위치 제어기를 포함하여 구성된 것을 특징으로 하는 집적회로장치.
16. 제15항에 있어서, 상기 기판이 반도체 칩 기판을 포함하여 구성된 것을 특징으로 하는 집적회로장치.
17. 제15항에 있어서, 상기 기판이 복수의 칩 기판이 형성되어 있는 반도체 췌이퍼를 포함하여 구성된 것을 특징으로 하는 집적회로장치.
18. 제15항에 있어서, 상기 전자회로소자의 구동회로가 매트릭스 회로를 포함하여 구성된 것을 특징으로하는 집적회로장치.
19. 액정표시장치와 상기 액정표시장치를 구동하는 구동회로 및 출력단자를 가지는 전자회로에 외부적으로 결합되게끔 조정된 집적회로장치에 있어서, 상기 집적회로장치가 상기 기판위에 배열되고, 상기 전자회로의 출력단자보다 수가 적으며, 전자 점검장비와 외부적으로 결합되게끔 조정되어 있는 검사단자; 상기 기판위에 배열되고, 상기 전자회로의 출력단자에 결합된 첫 번째 노드와 상기 검사단자에 함께 결합된 두 번째 노드를 가지는 스위치 징치의 어레이; 및 상기 기판위에 배열되고, 상기 스위치장치에 결합되어 상기 스위치 장치의 나머지 스위치들이 오프되어 있는 동안에 현재 선택된 스위치들이 온 되도록 하는 방법으로 사전 선택된 순서에 따라 상기 스위치 장치를 온 하도록 하는 스위치 제어기를 포함하여 구성된 것을 특징으로 하는 집적회로장치.