KR960011642B1 - 차광성이 개량된 반도체장치와 차광패키지 - Google Patents

차광성이 개량된 반도체장치와 차광패키지 Download PDF

Info

Publication number
KR960011642B1
KR960011642B1 KR1019920002133A KR920002133A KR960011642B1 KR 960011642 B1 KR960011642 B1 KR 960011642B1 KR 1019920002133 A KR1019920002133 A KR 1019920002133A KR 920002133 A KR920002133 A KR 920002133A KR 960011642 B1 KR960011642 B1 KR 960011642B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
resin mold
semiconductor device
light
light shielding
Prior art date
Application number
KR1019920002133A
Other languages
English (en)
Other versions
KR930009051A (ko
Inventor
오사무 우에다
마사유끼 야마시따
시니찌 모리
Original Assignee
미쓰비시뎅끼 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2127935A external-priority patent/JPH0422638A/ja
Priority claimed from JP3286350A external-priority patent/JPH0521655A/ja
Application filed by 미쓰비시뎅끼 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시뎅끼 가부시끼가이샤
Publication of KR930009051A publication Critical patent/KR930009051A/ko
Application granted granted Critical
Publication of KR960011642B1 publication Critical patent/KR960011642B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

내용없음.

Description

차광성이 개량된 반도체장치와 차광패키지
제1도는 본 발명의 제1의 실시예에 따른 반도체장치를 개략적으로 표시하는 단면도.
제2도는 제1의 실시예에 있어 사용되는 차광실의 구조를 표시하는 단면도.
제3도는 본 발명의 제2의 실시예에 따른 반도체장치를 개략적으로 표시하는 단면도.
제4도는 본 발명의 제3의 실시예에 따른 반도체장치를 개략적으로 표시하는 단면도.
제5도는 본 발명의 제4의 실시예에 따른 반도체장치를 개략적으로 표시하는 단면도.
제6도는 본 발명의 제5의 실시예에 따른 반도체장치를 개략적으로 표시하는 단면도.
제7도는 제5의 실시예의 반도체칩의 구조를 개략적으로 표시하는 단면도.
제8도는 본 발명의 제6의 실시예에 따른 반도체장치의 패키지를 표시하는 단면도.
제9도는 제6의 실시예에 있어 패키지가 반도체장치를 덮는 모양을 표시하는 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 수지패키지 2, 62 : 반도체칩
3 : 리드단자 4 : 와이어
5 : 차광실 7, 51 : 기판
10, 20, 30, 40, 50, 80 : 반도체장치 11 : 금속증착층
12 : 접착재층 13 : 보호막
31 : 막 52 : N+확산층
53 : 산화막 55 : 스므트코트
56 : 비트선 57 : 나이트라이드
59 : 워드선 61 : 흡수층
81 : 패키지 87 : 배선기판
이 발명은 반도체장치 또는 반도체장치용 패키지에 관한 것이고, 특히, 반도체칩을 광에서 보호하기 위한 반도체장치의 개량에 관한 것이다.
근년, 일반적으로 반도체칩은 성형된 수지로 직접 봉지되어, 반도체장치로서 제품화된다.
반도체칩을 덮기위해, 주로 에폭시 수지가 사용되어, 필요에 따라 카본블랙(carbon black) 등의 착색제 및 필러(filler) 등이 수지에 첨가된다.
종래의 반도체장치에 있어, 이와 같은 수지재료는 반도체칩을 광에서 보호하고 있다.
수광소자를 가지는 반도체장치에 관하여, 수광소자 이외의 부분에 광이 소자되지 않게 차광수단이 보고되었다.
예를들면 특개소 62-205649(1987)는, 수광소자와 이것에 접속되는 IC가 광을 투과하는 수지로 봉지된 반도체장치에 있어서, 수광소자에 광을 조사하는 창을 남기고 상기 수지가 차광성의 도료로 덮이는 반도체 장치를 개시(開示)되어 있다. 특개평 1-147853은, 포토다이오드(photodetectors) 등의 수광소자와 증폭회로가 동일 기판상에 형성된 IC와, 그것을 덮는 포토레지스트가 크리어 몰드패키지(clear mold package)에 봉입된 수광소자 모듈(module)을 개시하고 있다.
이 모듈에 있어서, 프레임은 수광소자 이외의 부분에 빛이 닫지않도록 IC를 덮는 한편, 수광소자에 빛을 조사하도록 창을 가지고 있다.
특개평 1-152664(19889)는 수광소자 내장직접회로 페레트(pellet)가 빛을 투과하는 수지패키지에 봉입된 반도체장치에 있어서, 수광소자에 대응하는 위치에 관통구멍을 가지는 프레이트(palte)를 수지패키지의 표면에 밀착되게한 반도체장치를 개시하고 있다.
이 프레이트는 예를 들면 알루미늄에 의해 형성되고, 빛을 차단한다.
이리하여, 이 프레이트에 의해 수광소자에만 빛을 조사할 수 있다.
근년, 노트형 퍼스널 컴퓨터 및 전자수첩의 보급에 수반하여, IC는 소형화 및 박형화(薄型化)가 되었다.
그리고 다이내믹 RAM 및 원타임 프로그래머블(one time programmable) ROM 등의 패키지는 보다 얇고 또한 가볍게 되었다.
그 결과, 단지 1mm 정도 두께밖에 되지 않는 TSOP(thin small outline packages)의 실용화가 연달아있다.
그러나, 종래의 반도체장치의 수지패키지는, 빛을 차단하기 위해 충분한 두께를 가지고 있으나, TSOP를 구성하는 수지는 얇고, 이때문에 빛을 반도체칩에 도달되게 하는 위험이 있었다.
만약, 빛이 수지를 통과하여 반도체칩에 조사되면, ROM의 경우, 메모리의 기억내용이 소거되는 위험이 있고, 또 다이내믹 RAM의 경우, 셀전하의 리크 또는 회로부의 리크전류의 발생이 오동작을 초래하는 위험이 있었다. 오동작을 정도는, 빛의 강도 및 수지의 두께에 의존된다.
이와 같은 문제를 해결하기 위해, 상기 수광소자에 관한 기술을 응용할 수 있으나, 어느 기술도 패키지의 박형화 및 경량화를 유지하며 차광을 충분히 보증하는 것은 없었다.
본 발명의 목적은 박형화 또는 경량화된 수지패키지를 가지는 반도체장치에 있어서, 차광성을 충분히 보증된 반도체장치를 제공하는 것이다.
본 발명의 타의 목적은 TSOP의 차광성을 충분히 보증할 수 있는 반도체장치용 패키지를 제공하는 것이다.
제1의 본 발명에 따라, 반도체칩이 차광성이 있는 수지로 직접 피복된 반도체장치에 있어서, 수지에 차광을 위한 막을 더욱 구비하는 반도체장치가 제공된다.
여기서 수지는, 예를 들면 에폭시계 수지로 할 수 있다.
또 필요에 따라 카본블랙(carbon black)등의 착색제 및 필터 등이 수지에 첨가되어도 좋다.
상기 막은, 표면에 금속이 피복되어 또한 이면을 흑색으로 한 실(seal)로 할 수 있다.
이 금속은, 예를 들면 알루미늄 또는 은으로 할 수 있다.
이 실은, 반도체 칩을 봉입한 수지의 표면에 있어서, 반도체 칩을 충분히 효과적으로 덮도록, 수지상에 붙여지는 것이 바람직하다.
실은, 수지표면 전체를 실질적으로 덮어도 좋고, 수지표면을 부분적으로 덮어도 좋다.
또, 반도체장치에 퇴적지는 수지의 두께가 20㎛ 이하이거나, 또는 반도체장치 자체의 두께가 1mm 이하인 경우, 이와 같은 실은 특히 차광에 관해 현저한 역할을 다한다.
상기 실은, 표면에서 빛을 반사하는 동시에, 이면에 있어서는 빛을 흡수한다.
이와 같은 이중의 기구를 실에 가지게 하므로서, 얇은 실로 충분히 효과적인 차광을 할 수 있다.
실은 부피가 크지도 않고, 반도체 장치의 중량을 그다지 증가되게 하는 일도 없다.
상기 막은, 기상(氣相)으로 퇴적된 금속 또 세라믹층으로 할 수 있다.
이때 반도체칩상에 퇴적되는 수지의 두께가 200㎛ 이하이거나, 또는 반도체 자체의 두께가 1mm 이하인 것이 바람직하다.
상기 금속층은 예를 들면 알루미늄층 또는 은층으로 할 수 있다.
또, 상기 세라믹층은 예를 들면 알루미나(aluminum) 또는 SiO2에서 본질적으로 구성할 수 있다.
금속 또는 세라믹층은, 수지의 표면전체에 형성되어도 좋고, 또, 수지표면에 있어 반도체칩을 충분히 덮을 수가 있는 부분에 형성되어도 좋다.
기상에 있어 퇴적된 금속 또는 세라믹층은, 매우 얇은데에도 관계없이, 충분히 효과적으로 빛을 차단한다.
이와 같은 층은, 반도체장치의 크기를 유지하고, 게다가 그의 중량도 그다지 변화되게 하지 않는다.
더욱 상기 막은 수지와 다른 굴절율을 가지는 절연재료로 형성할 수 있다.
이와 같은 절연재료는, 예를 들면, 수지와 동일재료이고 표면부가 타의 부분보다도 겔화가된 것, 수지와 분자량의 분포 또는 중합도가 다른 것 및 수지와 다른 재료이고 테트라히드로프란(tetrahydrofuran) 또는 열경화수지를 주성분으로 하는 것을 포함한다.
절연재료의 막은, 예를 들면, 동일재료의 경우, 수지표면의 부분적인 가열에 의한 겔화, 이질재료의 경우, 용융된 절연재료중에 수지몰드를 침지한 후 꺼내어 건조 또는 광경화방법 또는 수지몰드에 절연재료를 도포 하는 방법 등에 의해 형성할 수 있다.
이때, 절연재료는 수지표면 전체를 피복하여도 좋고, 수지표면의 일부를 피복하여도 좋다.
또, 절연재료의 막은 수지몰드상에 한층 설치하여도 좋고, 다른 절연재료의 막이 수지몰드상에 2층 이상 겹쳐도 좋다.
절연재료 및 수지몰드는 외부에서의 빛을 굴절되게 하여, 빛의 침입을 방해한다.
또, 굴절율이 다른 재료를 겹치는 것에 의해, 빛의 투과율을 감소되게 할 수 있다.
게다가, 절연재료중에 빛을 흡수하기 위해서의 재료가 첨가되어도 좋다.
이와 같은 재료는, 예를 들면 금속의 산화물, 유화물 및 염, 페로시아닉(ferrocyanic) 화합물 등의 무기안료 또는 아조(azo)계 및 프타로시아닌(phthalocyanine)계 등의 유기안료 등을 포함한다.
제2의 본 발명에 따라, 반도체칩이 차광성이 있는 수지로 직접 피복된 반도체장치에 있어, 수지중에 빛을 흡수하는 재료가 더욱 혼합되는 반도체장치가 제공된다.
빛을 흡수하기 위한 재료는, 예를 들면, 금속의 산화물, 유화물 및 염, 페로시아닉 화합물 등의 무기안료 또는 아조계 및 프티로시아닌계 등의 유기안료 등을 포함한다.
또, 반도체장치상에 퇴적되는 수지의 두께가 200㎛ 이하이거나, 또는 반도체장치 자체의 두께가 1mm 이하인 경우, 특히 흡수체는 차광에 관해 현저한 역할을 다한다.
흡수제의 첨가에 의해, 수지몰드의 차광성은 더욱 향상된다.
제3의 본 발명에 따라, 반도체칩이 차광성이 있는 수지로 피복된 반도체장치에 있어, 반도체칩의 표면이 흑색물질을 혼합한 폴리이미드(polyimide)막으로 피복되는 반도체장치가 제공된다.
흑색물질은 예를 들면 탄수 등을 포함한다.
흑색의 폴리이미드막은, 반도체칩을 보호하는 동시에, 반도체칩을 빛에서 지킨다.
4의 본 발명에 따라 반도체칩이 수지로 피복된 반도체장치를 차광을 위해 덮는 반도체장치용 패키지이고, 배선기판상에 실장된 1개 또는 2개 이상의 반도체장치를 덮는 것을 특징으로 하는 반도체장치용 패키지가 제공된다.
반도체칩상에 퇴적되는 수지의 두께가 200㎛ 이하이거나, 또는 반도체장치 자체의 두께가 1mm 이하인 경우, 이 패키지는 특히 효과적이다.
패키지는, 예를 들면, 수지, 세라믹 또는 금속으로 형성할 수 있다.
패키지는, 배선기판상에 실장된 1개 또는 2개 이상의 반도체장치에 덮어, 반도체장치를 빛에서 지킨다.
본 발명의 상기 목적, 특징, 태양과 장점은 첨부도면에 의해 본 발명의 다음 상세한 설명에서 더욱 명백하게 된다.
[실시예]
제1의 실시예에 대해 표시한다.
제1도를 참조하여, 반도체장치(10)에 있어, 기판(7)상에 설치된 반도체칩(2)는, 리드단자(3)에 와이어(4)로 접속되어, 또한 성형된 수지패키지(1)내에 봉입되어 있다.
수지패키지(1)는 카본블랙 및 필러가 첨가된 에폭시 수지로 된다.
게다가, 수지패키지(1)의 상면에는 차광실(5)이 본드되어 있다.
반도체장치(10)에 있어, 반도체칩(2)의 두께 d1은 약 450㎛, 기판(7)의 두께 d2는 약 150㎛, 칩상에 퇴적된 수지의 두께 d3은 약 200㎛이다. 또, 수지패키지(1)의 두께 D는 약 1mm이다.
제2도를 참조하여, 차광실(5)은, 예를 들면, Al(알루미늄)등의 금속증착층(11), 흑색으로 착색된 실리콘계 접착재층(12) 및 폴리에스텔 등의 보호막(13) 등을 대지(14)상에 적층하여 형성된다.
금속증착층(11)은 빛을 반사하고, 또한 접착재층(12)은 광을 흡수한다.
실(5)는 수지패키지(1)와 함께 외부에서의 빛이 침입을 방지한다.
제3도는 본 발명의 제2의 실시예를 표시한다.
제3도를 참조하여, 반도체장치(20)는, 차광실을 제외하고 실시예 1에 표시하는 반도체장치와 동일구조 및 치수를 가진다.
또, 반도체장치(20)의 수지패키지(1)는, 제1의 실시예와 동일, 카본블랙 및 필러가 첨가된 에폭시 수지로 된다.
수지패키지(1)의 상면에는, CVD에 의해 알루미나층(21)이 형성되어 있다. 알루미나층(21)의 두께는 약 100㎛이다.
반도체장치의 두께를 증가되게 하지 않게 위해, 알루미나층(21)의 두께는 100㎛ 이하가 보다 바람직하다.
알루미나층(21)은 외부에서의 빛을 차단한다.
더욱, 알루미나 대신, SiO2등의 세라믹, 또는 Al, Ag 및 W 등의 금속을 패키지상에 퇴적되게 하여도 좋다.
단, 금속을 증착되게 하는 경우, 리드단자와 금속막이 접촉되지 않도록 유의하지 않으면 안된다.
제4도는 본 발명의 제3의 실시예를 표시한다.
제4도를 참조하여, 반도체장치(30)는, 차광실을 제외하고 제1의 실시예를 표시하는 반도체장치와 같은 구조 및 치수를 가지고 있다.
또, 반도체장치(30)의 수지패키지(1)는, 실시예 1과 같은 재료로 구성되어 있다.
한편, 수지패키지(1)의 표면은, 대략 전면적으로, 수지패키지와 동일재료이고 겔화가 촉진된 것으로 되는 막(31)에 의해 덮혀져 있다.
막(31)은, 적어도 그의 표면에 있어, 가열에 의해 겔화가 촉진되어 있다. 더욱 막(31)은, 수지패키지와 다른 재료, 예를 들면 폴리에스텔 수지로 구성할 수 있다.
이 경우, 용해된 폴리에스텔액에, 수지패키지(1)를 침지하고, 또한 경화 및 건조하는 것에 의해 막(31)이 형성된다.
막(31)은 패키지 수지와 다른 굴절율을 가지고, 빛의 침입을 방지하기 위해 효과적으로 작용한다.
제5도는 본 발명의 제4의 실시예에 따른 반도체장치(40)를 표시한다.
제5도를 참조하여, 반도체장치(40)에 있어, 기판(7)상에 설치된 반도체칩(2)은, 리드단자(3)에 와이어(4)로 접속되어 또한 성형된 수지패키지(41)내에 봉입되어 있다.
수지패키지(41)는, 카본블랙 외에 자외에서 적외영역 까지의 범위의 빛을 흡수하는 흑색의 산화철 또는 애니린블랙(aniline black)을 전체에 걸쳐 균일하게 함유한다.
더욱, 수지패키지(41)는, 금속산화물, 유화물 및 염, 페로시아닉 화합물 등의 무기안료 또는 아조계 및 프타로시아닌계 등의 유지안료의 적어도 1개를 포함할 수 있다.
제6도는 본 발명의 제5의 실시예에 따른 반도체장치(50)를 표시한다.
제6도를 참조하여, 반도체(50)에 있어, 기판(7)상의 반도체칩(62)의 표면은, 카본블랙이 첨가된 폴리이미드로 되는 흡수층(61)에 의해 피복되어 있다.
반도체칩(62)은, 예를 들면 제7도에 표시한 것과 같은 구조를 가진다.
P형 실리콘기판(51)중에는 N+확산층(52)이 형성되어, 기판(51)상에는, 산화막(53), 셀플레이트(54), 스므트코트(smooth coat)(55), 비트선(56), 나이트라이드(nitride)코트(57) 및 워드선(59)이 형성되어 있다.
나이트라이드(57)상에 흡수층(61)이 형성된다.
흡수층(61)은, 적외광 이하의 파장을 가지는 빛을 효과적으로 흡수할 수 있다.
흡수층(61)에 의해, 외부에서의 빛의 침입을 더욱 저지하게 된다.
제8도는 본 발명의 제6의 실시예를 표시한다.
제8도를 참조하여, 배선기판(87)상에 실장된 반도체장치(80)는, 패키지(81)에 의해 덮히게 된다.
패키지(81)는, 에폭시 수지로 형성되어, 기판(87)상에 접착된다.
반도체장치(80)는, 차광실(5)을 제외하고 제1의 실시예에 표시한 것과 같은 구조 및 치수를 가진다.
반도체장치를 덮기 위한 패키지는, 제9도에 표시한 것과 같이 1개의 장치를 덮어도 좋고(제9도의 패키지 91a), 복수의 장치를 덮어도 좋다(제9도의 패키지 91b).
더욱, 패키지의 재료는, 상기 에폭시 수지에 한정되지 않고, 예를 들면 실리콘 수지 등의 타의 수지, 알루미나 등의 세라믹 및 금속 등을 포함한다.
또, 패키지를 수지로 형성하는 경우, 수지중에 빛을 흡수 및/또는 반사하는 재료를 혼합할 수 있다.
상기 실시예에 있어서, 수지패키지는 무기안료 또는 유기안료로 착색된 시리카를 혼합하는 것에 의해, 차광성능을 향상되게 할 수 있다.
이상 설명한 바와 같이, 본 발명에 따라, 박형화 또한 경량화 된 반도체장치의 중량 및 사이즈를 거의 변하게 하는 일없이, 차광이 보강되고, 신뢰성이 높은 반도체장치를 제공할 수 있다.
또, 발명에 따라, 배선기판에 실장된 반도체장치에 대해, 차광을 하고, 신뢰성을 향상되게 할 수 있다.
이상의 발명에 의하면 다이내믹 RAM의 빛에 의한 오동작 및 ROM의 빛에 의한 메모리 소거 등의 위험이 없어진다.
본 발명이 상세히 설명되었지만, 설명과 보기는 같고 제한되어 있지 않고, 본 발명의 정신과 범위는 첨부 청구범위에 의해서만 한정되는 것은 명백히 이해된다.

Claims (27)

  1. 반도체칩과, 상기 반도체칩이 내장되는 광차폐 성질을 가지는 수지 모울드를 구비하고, 상기 수지 모울드는 그 표면에 부착되는 광차폐 실(seal)을 가지고, 상기 실은 광을 반사하는 금속의 외부층과 광을 흡수하는 흑색인 내부층을 구비하며, 상기 수지 모울드는 본질적으로 카본블랙과 필러를 포함하는 에폭시 수지로 만들어지는 반도체장치.
  2. 반도체칩과, 상기 반도체칩이 내장되는 광차폐 성질을 가지는 수지 모울드를 구비하고, 상기 수지 모울드는 그 표면에 부착되는 광차폐 밀봉(seal)을 가지고, 상기 밀봉은 광을 반사하는 금속의 외부층과 광을 흡수하는 흑색인 내부층을 구비하며, 상기 그 속은 알루미늄과 은중 하나인 반도체장치.
  3. 반도체칩과, 상기 반도체칩이 내장되는 광차폐 성질을 가지는 수지 모울드를 구비하고, 상기 수지 모울드는 그 표면에 부착되는 광차폐 밀봉(seal)을 가지고, 상기 밀봉은 광을 반사하는 금속의 외부층과 광을 흡수하는 흑색인 내부층을 구비하며, 상기 반도체칩상에 퇴적되는 상기 수지 모울드의 두께는 200㎛ 이하인 반도체장치.
  4. 반도체칩과, 상기 반도체칩이 내장되는 광차폐 성질을 가지는 수지 모울드를 구비하고, 상기 수지 모울드는 그 표면에 부착되는 광차폐 밀봉(seal)을 가지고, 상기 밀봉은 광을 반사하는 금속의 외부층과 광을 흡수하는 흑색인 내부층을 구비하며, 상기 반도체장치의 두께 그 자체는 1mm 이하인 반도체장치.
  5. 반도체칩과, 상기 반도체칩이 내장되는 광차폐 성질을 가지는 수지 모울드를 구비하고, 상기 수지 모울드는 그 표면에 퇴적되는 광차폐 하는 금속막을 구비하며, 상기 금속막은 본질적으로 Al, Ag, W로 구성된 그룹에서 선택된 금속으로 만들어진 반도체장치.
  6. 반도체칩과, 상기 반도체칩이 내장되는 광차폐 성질을 가지는 수지 모울드를 구비하고, 상기 수지 모울드는 그 표면에 퇴적되는 광차폐 하는 금속막을 구비하며, 상기 반도체칩상에 퇴적된 상기 수지 모울드의 두께는 200㎛ 이하인 반도체장치.
  7. 반도체칩과, 상기 반도체칩이 내장되는 광차폐 성질을 가지는 수지 모울드를 구비하고, 상기 수지 모울드는 그 표면에 퇴적되는 광을 차폐 하는 금속막을 구비하며, 상기 반도체장치 그 자체의 두께는 1mm 이하인 반도체장치.
  8. 반도체칩과, 상기 반도체칩이 내장되는 광차폐 성질을 가지는 수지 모울드를 구비하고, 상기 수지 모울드는 그 표면상에 퇴적되는 광을 차폐하는 금속막을 구비하며, 상기 반도체칩상에 퇴적된 상기 수지 모울드의 두께는 200㎛ 이하인 반도체장치.
  9. 반도체칩과, 상기 반도체칩이 내장되는 광차폐 성질을 가지는 수지 모울드를 구비하고, 상기 수지 모울드는 그 표면상에 퇴적되는 광을 차폐하는 세라믹 막을 구비하며, 상기 반도체장치 그 자체의 두께는 1mm 이하인 반도체장치.
  10. 반도체칩과, 상기 반도체칩이 내장되는 광차폐 성질을 가지는 수지 모울드를 구비하고, 상기 수지 모울드는 광차폐로 설치되도록 막이 겔화되는 상기 수지 모울드와 같은 물질인 막에 의해 덮혀지는 반도체장치.
  11. 반도체칩과, 상기 반도체칩이 내장되는 광차폐 성질을 가지는 수지 모울드를 구비하며, 상기 수지 모울드는 광을 차폐하는 본질적으로 폴리에스터로 만들어진 막에 의해 덮혀지고, 상기 수지 모울드는 부가된 필러와 카본블랙을 포함하는 본질적으로 에폭시 수지로 만들어지며, 상기 반도체칩상에 퇴적되는 상기 수지 모울드의 두께는 200㎛ 이하인 반도체장치.
  12. 반도체칩과, 상기 반도체칩이 내장된 광차폐 성질을 가지는 수지 모울드를 구비하며, 상기 수지 모울드는 광을 차폐하는 본질적으로 폴리에스터로 만들어진 막에 의해 덮혀지고, 상기 수지 모울드는 부가된 필러와 카본블랙을 포함하는 본질적으로 에폭시 수지로 만들어지며, 상기 반도체칩의 그 자체의 두께는 1mm 이하인 반도체장치.
  13. 반도체칩과, 상기 반도체칩이 내장된 광차폐 성질을 가지는 수지 모울드를 구비하며, 상기 수지 모울드에 내장된 반도체칩은 상호 연결기판상에 실장되고, 상기 수지 모울드에 내장되는 반도체칩은 광흡수 물질을 포함하는 본질적으로 수지로 구성되는 광차폐 패키지에 의해 더 덮혀지는 반도체장치.
  14. 제13항에 있어서, 상기 반도체칩상에 퇴적되는 상기 반도체장치의 두께는 200㎛ 이하인 반도체장치.
  15. 제13항에 있어서, 상기 반도체장치의 그 자체의 두께는 1mm 이하인 반도체장치.
  16. 반도체칩과, 상기 반도체칩이 내장된 광차폐 성질을 가지는 수지 모울드를 구비하며, 상기 수지 모울드에 내장된 반도체칩은 상호 연결기판상에 실장되고, 상기 수지 모울드에 내장되는 반도체칩은 광반사 물질을 포함하는 본질적으로 수지로 구성되는 광차폐 패키지에 의해 더 덮혀지는 반도체장치.
  17. 제16항에 있어서, 상기 반도체칩상에 퇴적되는 상기 반도체장치의 두께는 200㎛ 이하인 반도체장치.
  18. 제16항에 있어서, 상기 반도체장치의 그 자체의 두께는 1mm 이하인 반도체장치.
  19. 반도체칩과, 상기 반도체칩이 밀봉될때 광차폐 성질을 가지는 수지 모울드를 구비하고, 철 산화물, 금속 황화물, 페로시아닉무기물, 아조계 유기안료 및 프타로시아닌계 유기안료를 구성하는 그룹에서 선택된 물질을 구비하는 반도체장치.
  20. 반도체칩과, 상기 반도체칩이 내장된 광차폐 성질을 가지는 수지 모울드를 가지고, 상기 반도체칩은 그 표면이 블랙물질로 혼합된 폴리이미드층으로 덮혀지고, 상기 수지 모울드에서 분리된 상기 층을 구비하고 반도체상에 퇴적되는 상기 수지 모울드의 두께는 200㎛ 이하인 반도체장치.
  21. 제21항에 있어서, 상기 블랙물질은 카본인 반도체장치.
  22. 제20항에 있어서, 상기 반도체장치의 그 자체의 두께는 1mm 이하인 반도체장치.
  23. 제23항에 있어서, 상기 수지 모울드는 본질적으로 카본블랙과 필러를 포함하는 에폭시 수지로 만들어지는 반도체장치.
  24. 반도체칩과, 상기 반도체칩이 내장된 광차폐 성질을 가지는 수지 모울드를 가지고, 상기 반도체칩은 그 표면이 블랙물질로 혼합된 폴리이미드층으로 덮혀지고, 상기 수지 모울드에서 분리된 상기 층을 구비하고 상기 반도체장치의 그 자체의 두께는 1mm 이하인 반도체장치.
  25. 제24항에 있어서, 상기 블랙물질은 카본인 반도체장치.
  26. 제24항에 있어서, 상기 수지 모울드는 본질적으로 카본블랙과 필러를 포함하는 에폭시 수지로 만들어지는 반도체장치.
  27. 제24항에 있어서, 상기 반도체칩상에 퇴적된 상기 수지 모울드의 두께는 200㎛ 이하인 반도체장치.
KR1019920002133A 1990-05-17 1992-02-13 차광성이 개량된 반도체장치와 차광패키지 KR960011642B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2127935A JPH0422638A (ja) 1990-05-17 1990-05-17 グラビア印刷機等のプラスチックカバーのインキパン及びそのカバーの製造方法
JP33539890 1990-11-28
JP91-286350 1991-10-31
JP3286350A JPH0521655A (ja) 1990-11-28 1991-10-31 半導体装置および半導体装置用パツケージ
JP90-335398 1991-11-28
JP90-127935 1991-11-28

Publications (2)

Publication Number Publication Date
KR930009051A KR930009051A (ko) 1993-05-22
KR960011642B1 true KR960011642B1 (ko) 1996-08-24

Family

ID=81453261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920002133A KR960011642B1 (ko) 1990-05-17 1992-02-13 차광성이 개량된 반도체장치와 차광패키지

Country Status (1)

Country Link
KR (1) KR960011642B1 (ko)

Also Published As

Publication number Publication date
KR930009051A (ko) 1993-05-22

Similar Documents

Publication Publication Date Title
US5394014A (en) Semiconductor device improved in light shielding property and light shielding package
US5216536A (en) Encapsulated electrochromic device and method for making same
US5355016A (en) Shielded EPROM package
US4710797A (en) Erasable and programable read only memory devices
JPS5624969A (en) Semiconductor integrated circuit element
KR100373481B1 (ko) 고체 촬상 소자의 패키지 구조
KR960011642B1 (ko) 차광성이 개량된 반도체장치와 차광패키지
US10396111B2 (en) Package for an optical sensor, optical sensor arrangement and method of producing a package for an optical sensor
US5264726A (en) Chip-carrier
JPS59129447A (ja) 樹脂製キヤツプを有する半導体装置
JPS5636136A (en) Semiconductor device
DE4143587C2 (de) Halbleitereinrichtung mit Lichtabschirmung
JPH04114456A (ja) 光電変換装置
CA2021682C (en) Chip-carrier with alpha ray shield
CN218887202U (zh) 半导体封装结构
JPS60223146A (ja) 半導体装置
JPS59195849A (ja) 電子回路のｉｃ実装装置
JPS5790966A (en) Semiconductor device
US7667285B2 (en) Printed electronic substrate havine photochromic barrier layer
JPH05275720A (ja) 光センサチップ実装構造
JP3288394B2 (ja) 固体撮像装置の製造方法
JPS63107151A (ja) ピングリツトアレイプラスチツクパツケ−ジ
KR960026985A (ko) 수광반도체 패키지
JPH04305981A (ja) 受光装置
JPS6420644A (en) Resin-sealed hybrid integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080808

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee