KR960010660Y1 - Ic tester - Google Patents

Ic tester Download PDF

Info

Publication number
KR960010660Y1
KR960010660Y1 KR2019910003364U KR910003364U KR960010660Y1 KR 960010660 Y1 KR960010660 Y1 KR 960010660Y1 KR 2019910003364 U KR2019910003364 U KR 2019910003364U KR 910003364 U KR910003364 U KR 910003364U KR 960010660 Y1 KR960010660 Y1 KR 960010660Y1
Authority
KR
South Korea
Prior art keywords
switch
control
key
channel
key input
Prior art date
Application number
KR2019910003364U
Other languages
Korean (ko)
Other versions
KR920018498U (en
Inventor
배정환
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910003364U priority Critical patent/KR960010660Y1/en
Publication of KR920018498U publication Critical patent/KR920018498U/en
Application granted granted Critical
Publication of KR960010660Y1 publication Critical patent/KR960010660Y1/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Input From Keyboards Or The Like (AREA)

Abstract

내용 없음.No content.

Description

키이 메트릭스를 갖는 IC시험회로IC test circuit with key matrix

제1도는 종래의 키이 입력 시험회로도.1 is a conventional key input test circuit diagram.

제2도는 본 고안에 따른 키이입력 시험회로도.2 is a key input test circuit diagram according to the present invention.

* 도면의 주요부분에 대한 보호의 설명* Explanation of the protection of the main parts of the drawing

10 : 아날로그 스위치 20 : IC10: analog switch 20: IC

30 : 디코더 1~3 : 콘트롤비트30: Decoder 1 ~ 3: Control bit

본 고안은 키이 메트릭스를 갖는 IC의 키입입력 시험회로에 관한 것으로, 특히 키이입력 콘트롤을 위한 신호 비트(Singal Bit)수를 감소시킬수 있으며 IC의 시험시간을 단축시킬 수 있도록 한 키이 매트릭스를 갖는 IC시험회로에 관한 것이다.The present invention relates to a key input test circuit of an IC having a key matrix, and in particular, an IC test having a key matrix that can reduce the number of signal bits for key input control and shorten the test time of the IC. It is about a circuit.

종래의 기술구성은 제1도에 도시된 바와같이 IC(20)의 키이입력단자(KI)와 키이출력자(K3)를 콘트롤비트(1)에 의해 제어되는 릴레이(31)의 스위치(11)로 연결하고, 키이입력단자(K2)와 키이 출력단자(K3)를 콘트롤비트(2)에 의해 제어되는 릴레이(32)의 스위치(12)로 연결하고, 키이 입력단자(K1)와 키이 출력단자(K4)를 콘트롤비트(3)에 의해 제어되는 릴레이(33)의 스위치(13)로 연결하고, 키이 입력단자(K2)와 키이 출력단자(K4)를 콘트롤비트(4)에 의해 제어되는 릴레이(34)의 스위치(14)로 연결하고, 키이입력단자(K1)와 키이 입력단자(K5)를 콘트롤비트(5)에 의해 제어되는 릴레이(35)의 스위치(15)로 연결하고, 키이 입력단자(K2)와 키이입력단자(K5)를 콘트롤비트(6)에 의해 제어되는 릴레이(36)의 스위치(16)로 연결하고, 키이입력단자(KI)와 키이 출력단자(K6)를 콘트롤비트(7)에 의해 제어되는 릴레이(37)의 스위치(17)로 연결하고, 키이 입력단자(K2)와 키이 출력단자(K6)를 콘트롤비트(4)에 의해 제어되는 릴레이(38)의 스위치(18)로 연결한 구성으로써, 스위치(11)의 동작에 의한 IC(20)의 기능시험을 위하여 콘트롤비트(1)를 로우 또는 하이로 제어하여 키이 입력 단자(K1)와 키이 출력단자(K3)사이에 연결한 릴레이(31)의 스위치(11)를 온(ON)/오프(OFF)시키고, 스위치(12)의 동작에 의한 IC(20)의 기능시험을 위하여 콘토롤비트(2)를 로우 또는 하이로 제어하여 릴레이(32)의 스위치(12)를 온/오프시키고, 스위치(13)의 동작에 의한 IC(20)의 기능시험을 위하여 콘토롤비트(3)를 로우 또는 하이로 제어하여 릴레이(33)의 스위치(13)를 온/오프시키고, 스위치(14)의 동작에 의한 IC(20)의 기능시험을 위하여 콘트롤비트(4)를 로우 또는 하이로 제어하여 릴레이(34)의 스위치(14)를 온/오프시키고, 스위치(15)의 동작에 의한 IC(20)의 기능시험을 위하여 콘트롤비트(5)를 로우 또는 하이로 제어하여 릴레이(35)의 스위치(15)를 온/오프시키고, 스위치(16)의 동작에 의한 IC(20)의 기능시험을 위하여 콘트롤비트(6)를 로우 또는 하이로 제어하여 릴레일(36)의 스위치(16)를 온/오프시키고, 스위치(17)의 동작에 의한 IC(20)의 기능시험을 위하여 콘트롤비트(7)를 로우 또는 하이로 제어하여 릴레이(37)의 스위치(17)를 온/오프시키고, 스위치(18)의 동작에 의한 IC(20)의 기능시험을 위하여 콘트롤비트(8)를 로우 또는 하이돌 제어하여 릴레이(38)의 스위치(18)를 온/오프시켜 IC(20)를 시험하였다.The prior art configuration is the switch 11 of the relay 31 which controls the key input terminal KI and the key output terminal K3 of the IC 20 by the control bit 1 as shown in FIG. The key input terminal K2 and the key output terminal K3 to the switch 12 of the relay 32 controlled by the control bit 2, and the key input terminal K1 and the key output terminal K2. (K4) is connected to the switch 13 of the relay 33 controlled by the control bit (3), the key input terminal K2 and the key output terminal (K4) is controlled by the control bit (4) The switch 14 of 34, the key input terminal K1 and the key input terminal K5 are connected to the switch 15 of the relay 35 controlled by the control bit 5, and the key input The terminal K2 and the key input terminal K5 are connected to the switch 16 of the relay 36 controlled by the control bit 6, and the key input terminal KI and the key output terminal K6 are connected to the control bit. (7) The switch 17 of the relay 37 controlled by the switch, and the key input terminal K2 and the key output terminal K6 to the switch 18 of the relay 38 controlled by the control bit 4 In one configuration, the control bit 1 is controlled low or high for the functional test of the IC 20 by the operation of the switch 11, and is connected between the key input terminal K1 and the key output terminal K3. The switch 11 of the relay 31 is turned ON / OFF and the control bit 2 is controlled low or high for the functional test of the IC 20 by the operation of the switch 12. Switch 12 of the relay 32 to control the control bit 3 low or high for the functional test of the IC 20 by the operation of the switch 13. Switch 13 on / off and control bit 4 low or high for functional test of IC 20 by operation of switch 14 ) Switch 14 of the switch 35 of the relay 35 by controlling the control bit 5 low or high for the functional test of the IC 20 by the operation of the switch 15 To turn on / off the switch 16 of the relay 36 by controlling the control bit 6 low or high for the functional test of the IC 20 by the operation of the switch 16. In order to test the function of the IC 20 by the operation of the switch 17, the control bit 7 is controlled low or high to turn on / off the switch 17 of the relay 37, In order to test the function of the IC 20 by the operation, the control bit 8 was controlled to be low or high, and the switch 20 of the relay 38 was turned on / off to test the IC 20.

그러나 이와 같은 종래의 기술구성에 있어서는 시험되는 IC의 키이 입력단자수 X키이 출력단자수만큼의 릴레이와 신호비트수가 필요하고, 릴레이의 동작시 안정화를 위한 시간이 소용(1회의 키이조작을 위하여 릴레이 ON/OFF 동작시 최소 10ms정도소요)되므로 시험시간이 길어지는 단점이 있었다.However, in such a conventional technology configuration, the number of key input terminals X keys of the IC to be tested and the number of signal bits are required as the number of output terminals, and the time required for stabilization during the operation of the relay is used (relay ON / At least 10ms at the time of OFF operation), so the test time was long.

이에 따라 본 고안은 상기한 단점을 해결하기 위해 콘트롤신호 비트수를 줄여 그의 구조를 간단하 하고, 아날로그 스위치를 사용하여 시험시간을 단축시킬수 있게 안출한 것으로, 이를 첨부 도면을 참조하여 상세히 설명하면 다음과 같다.Accordingly, the present invention is designed to reduce the number of bits of the control signal to solve the above disadvantages, and to reduce the test time by using an analog switch, which will be described in detail with reference to the accompanying drawings. Same as

제2도는 본 고안의 키이 매트릭스를 갖는 IC시험회로도로서, 이에 도시한 바와같이 IC(20)의 키이 입력단자(K1)와 키이 출력단자(K3)사이에 아날로그 스위치(10)의 채널(11)을 연결하고, 키이 입력단자(K2)와 키이 출력단자(K3)사이에 아날로그 스위치(10)의 채널(12)을 연결하고, 키이 입력단자(K1)와 키이 출력단자(K4)사이에 아날로그 스위치(10)의 채널(13)을 연결하고, 키이 입력단자(K2)와 키이 출력단자(K4)사이에 아날로그 스위치(10)의 채널(14)을 연결하고, 키이 입력단자(K1)와 키이 출력단자(K5)사이에 아날로그 스위치(10)의 채널(15)을 연결하고, 키이 입력단자(K2)와 키이 출력단자(K5)사이에 아날로그 스위치(10)의 채널(16)을 연결하고, 키이 입력단자(K1)와 키이 출력단자(K6)사이에 아날로그 스위치(10)의 채널(17)을 연결하고, 키이 입력단자(K2)와 키이 출력단자(K6)사이에 아날로그 스위치(10)의 채널(18)을 연결하고, 아날로그 스위치(10)의 채널(11)의 콘트롤단자(C1)는 인버터(21)를 통해 콘트롤비트(1, 2, 3)를 입력하는 디코더(30)의 출력(Y1)과 연결하고, 아날로그 스위치(10)의 채널(12)의 콘트롤박자(C2)는 인버터(22)를 통해 콘트롤비트(1, 2, 3)를 입력하는 디코더(30)의 출력(Y2)과 연결하고, 아날로그 스위치(10)의 채널(13)의 콘트롤박자(C3)는 인버터(23)를 통해 콘트롤비트(1, 2, 3)를 입력하는 디코더(30)의 출력(Y3)과 연결하고, 아날로그 스위치(10)의 채널(14)의 콘트롤박자(C4)는 인버터(24)를 통해 콘트롤비트(1, 2, 3)를 입력하는 디코더(30)의 출력(Y4)과 연결하고, 아날로그 스위치(10)의 채널(15)의 콘트롤박자(C5)는 인버터(25)를 통해 콘트롤비트(1, 2, 3)를 입력하는 디코더(30)의 출력(Y5)과 연결하고, 아날로그 스위치(10)의 채널(16)의 콘트롤박자(C6)는 인버터(26)를 통해 콘트롤비트(1, 2, 3)를 입력하는 디코더(30)의 출력(Y6)과 연결하고, 아날로그 스위치(10)의 채널(17)의 콘트롤박자(C7)는 인버터(27)를 통해 콘트롤비트(1, 2, 3)를 입력하는 디코더(30)의 출력(Y7)과 연결하고, 아날로그 스위치(10)의 채널(18)의 콘트롤박자(C8)는 인버터(28)를 통해 콘트롤비트(1, 2, 3)를 입력하는 디코더(30)의 출력(Y8)과 연결한 구성이다.2 is an IC test circuit diagram having a key matrix according to the present invention, and as shown therein, the channel 11 of the analog switch 10 between the key input terminal K1 and the key output terminal K3 of the IC 20. Connect the channel 12 of the analog switch 10 between the key input terminal K2 and the key output terminal K3, and the analog switch between the key input terminal K1 and the key output terminal K4. The channel 13 of the analog switch 10 is connected between the key input terminal K2 and the key output terminal K4, and the key input terminal K1 and the key output are connected. Connect the channel 15 of the analog switch 10 between the terminals K5, and connect the channel 16 of the analog switch 10 between the key input terminal K2 and the key output terminal K5. The channel 17 of the analog switch 10 is connected between the input terminal K1 and the key output terminal K6, and the key input terminal K2 and the key output terminal K6 To the channel 18 of the analog switch 10, and the control terminal C1 of the channel 11 of the analog switch 10 inputs the control bits 1, 2, and 3 through the inverter 21. A decoder connected to the output Y1 of the decoder 30 and the control beat C2 of the channel 12 of the analog switch 10 inputs the control bits 1, 2, 3 through the inverter 22 ( Decoder 30 connected to the output Y2 of 30, the control beat (C3) of the channel 13 of the analog switch 10 inputs the control bits (1, 2, 3) through the inverter 23 The output of the decoder 30 is connected to the output Y3 of the control unit, and the control beat C4 of the channel 14 of the analog switch 10 inputs the control bits 1, 2, 3 through the inverter 24. (Y4), the control time (C5) of the channel 15 of the analog switch 10 is the output (Y5) of the decoder 30 for inputting the control bits (1, 2, 3) through the inverter 25 ) And control of channel 16 of analog switch 10 The beat C6 is connected to the output Y6 of the decoder 30 which inputs the control bits 1, 2, 3 through the inverter 26, and controls the beat of the channel 17 of the analog switch 10. C7 is connected to the output (Y7) of the decoder 30 for inputting the control bits (1, 2, 3) through the inverter 27, and the control beat (C8) of the channel 18 of the analog switch 10 Is a configuration connected to the output (Y8) of the decoder 30 for inputting the control bits (1, 2, 3) through the inverter (28).

따라서, 콘트롤비트(1~3)를 모두 로우로 하면 아래도표1과 같이 출력(Y1)만 로우로되어, 인버터(21)를 통하여 아날로그 스위치(10) 채널(11)의Therefore, when the control bits 1 to 3 are all low, only the output Y1 is low as shown in Table 1 below, and through the inverter 21 of the channel 11 of the analog switch 10

콘트롤단자(C1)를 하이로 하여 채널(11)만 온되고, 결국 키이 입력단자(K1)와 키이 출력단자(K3)가 연결되어 IC(20)의 기능을 시험할수 있다.Only the channel 11 is turned on with the control terminal C1 high, so that the key input terminal K1 and the key output terminal K3 are connected to test the function of the IC 20.

이와 같이 콘트롤비트(1)만 하이로 하여 채널(12)만 온시키고In this way, only the control bit (1) is made high and only the channel (12) is turned on.

콘트롤비트(2)만 하이로 하여 채널(13)만 온시키고Only control bit (2) high, only channel (13)

콘트롤비트(3)만 로우로 하여 채널(14)만 온시키고Only control bit (3) is low and only channel (14) is on.

콘트롤비트(3)만 하이로 하여 채널(15)만 온시키고Only control bit (3) is high and only channel (15) is on.

콘트롤비트(2)만 하이로 하여 채널(16)만 온시키고Only control bit (2) high, only channel (16)

콘트롤비트(1)만 하이로 하여 채널(17)만 온시키고Keep only the control bit (1) high and only channel (17)

콘트롤비트(1, 2, 3)만 하이로 하여 채널(18)만 온시키고 IC(20)의 기능을 시험한다.With only the control bits 1, 2 and 3 high, only the channel 18 is turned on and the function of the IC 20 is tested.

따라서 본 고안에 따른 키이 매트릭스를 갖는 IC시험회로는 2n≥키이입력단자수 ×키이출력단자수를 만족시키는 n개의 콘토롤 비트만 있으면 IC를 시험할수 있으며, 아날로그 스위치를 사용하므로 트랜지스터의 온/오프 동작과 같아서 안정화 시간이 거의 소용되지 않아 시험시간을 단축시킬수 있는 효과를 갖는다.Therefore, the IC test circuit having the key matrix according to the present invention can test the IC if only n control bits satisfying 2 n ≥ the number of key input terminals × the number of key output terminals can be tested, and the analog switch is used to turn on / off the transistor. Since the stabilization time is hardly used, the test time can be shortened.

Claims (2)

(정정)3비트의 콘트롤 비트(1, 2, 3)신호를 논리조합에 의해 8비트로 디코딩하여 아날로그 스위치 선택 제어용의 신호를 출력(Y1~Y8)하는 디코더(30)와, 상기 디코더(30)의 출력(Y1~Y8)에 따라 온되어 IC(20)의 키이 입력단자(K1, K2)를 키이 출력단자(K3, K4, K5, K6)와 연결시키는 아날로그 스위치(10)로 구성하여 된 것을 특징으로 하는 키이 매트릭스 갖는 IC시험회로.(Correction) Decoder 30 for decoding the control bit (1, 2, 3) signal of 3 bits into 8 bits by logical combination and outputting the signal for analog switch selection control (Y1 to Y8), and said decoder 30 It is composed of an analog switch 10 which is turned on according to the outputs Y1 to Y8 of the circuit and connects the key input terminals K1 and K2 of the IC 20 with the key output terminals K3, K4, K5, and K6. An IC test circuit having a tall matrix. (삭제)(delete)
KR2019910003364U 1991-03-13 1991-03-13 Ic tester KR960010660Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910003364U KR960010660Y1 (en) 1991-03-13 1991-03-13 Ic tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910003364U KR960010660Y1 (en) 1991-03-13 1991-03-13 Ic tester

Publications (2)

Publication Number Publication Date
KR920018498U KR920018498U (en) 1992-10-19
KR960010660Y1 true KR960010660Y1 (en) 1996-12-23

Family

ID=19311686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910003364U KR960010660Y1 (en) 1991-03-13 1991-03-13 Ic tester

Country Status (1)

Country Link
KR (1) KR960010660Y1 (en)

Also Published As

Publication number Publication date
KR920018498U (en) 1992-10-19

Similar Documents

Publication Publication Date Title
KR850001566A (en) Micro computer
KR910007276A (en) How to program test bits for integrated circuits and configuration bits during testing of integrated circuits
KR960010660Y1 (en) Ic tester
KR940006230A (en) Semiconductor integrated circuit device and its functional test method
JP2927095B2 (en) Test circuit for semiconductor integrated circuits
JPH01256212A (en) Two-way buffer circuit
KR960706226A (en) ELECTRICAL SWITCHING ASSEMBLY
KR890000770Y1 (en) Blink control device of video tex
JPS6428937A (en) Integrated circuit
KR930006699Y1 (en) Matrix key board
JPS63191449A (en) Signal level setting method
KR890006503Y1 (en) Reset preventive circuit when cpu's key is locked
KR960038534A (en) Switch input device of programmable controller (PLC) using scan method and its control method
KR100434481B1 (en) Input/output buffer where input mode and output mode are changed automatically without using additional control signal
KR920002107Y1 (en) Reset protection circuit in computer system
KR900013407A (en) Interrupt Expansion Circuit of Microprocessor
KR970075045A (en) Control device of washing machine and method thereof
KR900000707Y1 (en) Synchronizing signal switching circuit
KR910006183Y1 (en) Video mode switching circuit
KR950006920Y1 (en) Programable key matrix alternative circuit
EP0358189A3 (en) Level determining circuit generating output signal at first or second output terminal according to level of input signal
KR950008503Y1 (en) Brightness cintrol circuit of monitor
KR100438440B1 (en) Apparatus for stabilizing a gallium arsenide power module in a cellular phone according to a temperature of the gallium arsenide power module
KR880005802A (en) Teletext secret page information signal sorting circuit
KR910020540A (en) Kisscan expansion unit and its method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20051118

Year of fee payment: 10

EXPY Expiration of term