KR960010115Y1 - Die-attach detecting apparatus for lead on chip - Google Patents

Die-attach detecting apparatus for lead on chip Download PDF

Info

Publication number
KR960010115Y1
KR960010115Y1 KR2019930016176U KR930016176U KR960010115Y1 KR 960010115 Y1 KR960010115 Y1 KR 960010115Y1 KR 2019930016176 U KR2019930016176 U KR 2019930016176U KR 930016176 U KR930016176 U KR 930016176U KR 960010115 Y1 KR960010115 Y1 KR 960010115Y1
Authority
KR
South Korea
Prior art keywords
chip
lead
rod
flat plate
die attach
Prior art date
Application number
KR2019930016176U
Other languages
Korean (ko)
Other versions
KR950007354U (en
Inventor
홍성학
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR2019930016176U priority Critical patent/KR960010115Y1/en
Publication of KR950007354U publication Critical patent/KR950007354U/en
Application granted granted Critical
Publication of KR960010115Y1 publication Critical patent/KR960010115Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

내용없음.None.

Description

리드 온 칩용 다이 어태치 검출장치Die attach detector for lead-on chip

제1도는 종래의 다이 어태치 공정을 보인 예시도.1 is an exemplary view showing a conventional die attach process.

제2도는 다이 어태치된 일반적인 리드 프레임의 개략도.2 is a schematic of a typical lead frame die attached.

제3도는 본 고안 리드 온 칩 용 다이 어태치 검출 장치의 A-A선 확대단면도.3 is an enlarged sectional view taken along the line A-A of the die attach detection device for a lead-on chip of the present invention.

제4도는 본 고안의 평면도.4 is a plan view of the present invention.

제5도는 본 고안에 의한 검출봉의 위치를 보인 평면도.5 is a plan view showing the position of the detection rod according to the present invention.

제6도는 다이 어태치가 잘못된 상태를 검출하는 원리를 보인 본고안의 평면도이다.FIG. 6 is a plan view of this article showing the principle of detecting an incorrect state of a die attach.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 칩(다이) 11 : 패드10: chip (die) 11: pad

20 : 접착 테이프 30 : 리드 프레임20: adhesive tape 30: lead frame

31 : 버스 바 40,41 : 제 1,2 평면관31: bus bar 40, 41: first and second flat tube

42 : 코일 스프링 43 : 검침봉42: coil spring 43: meter reading rod

44 : 나사산 45 : 테스터44: thread 45: tester

46 : 전선 47 : 캠46: wire 47: cam

본 고안은 반도체 조립 장비인 다이 본더에 관한 것으로, 특히 리드 온 칩 형 반도체의 다이 어태치시 발생하는 불량을 간단하게 검출 할 수 있도록 한 리드 온 칩 용 다이 어태치 검출 장치에 관한 것이다.The present invention relates to a die bonder, which is a semiconductor assembly equipment, and more particularly, to a die attach detection device for a lead-on chip, which makes it possible to easily detect a defect occurring during die attach of a lead-on chip type semiconductor.

일반적으로 리드 온 칩형 반도체의 다이 어태치 공정은 제 1 도에 도시된 바와같이, 웨이퍼(1)에서 칩(10)을 떼어내는 공정(1단계)후, 정위치 단계(Preciser Stage)로 이동하여 2단계로 정확한 정렬을 한 다음, 3단계에서 리드 프레임(30)에 다이 어태치(Die Attach)를 하게 된다.In general, as shown in FIG. 1, the die attach process of the lead-on chip type semiconductor is performed by removing the chip 10 from the wafer 1 (step 1), and then moving to a precipitator stage. After correct alignment in the second step, the die attach (Die Attach) to the lead frame 30 in the third step.

이 경우 3단계에서 제공되는 리드 프레임은 칩(10)이 접착될 수 있도록 저면에 접착 테이프(20)를 부착시킨 상태로 제공되어 칩(10)과 정렬한 다음 본드헤드의 히터로 가압하여 칩(10) 위에 리드 프레임(30)을 부착시켜 리드온칩(LOC) 상태로 제 2 도와 같이 제작된다.In this case, the lead frame provided in step 3 is provided with the adhesive tape 20 attached to the bottom of the chip 10 so that the chip 10 can be bonded. The lead frame is aligned with the chip 10 and then pressurized by a heater of the bond head. 10) attached to the lead frame 30 on the lead-on chip (LOC) state is manufactured as the second degree.

그러나, 이와같은 종래의 기술은 정위치 단계에서 정확한 명령대로 한다고 해도, 초기에 명령어를 잘못 전달하여 리드 프레임의 원하는 위치에서 다이 어태치가 안되는 경우가 발생하기도 하며, 또한 다이 어태치가 정확하게 이루어졌는지 검사하기 위해서는 현미경으로 일일이 검사를 해야 한다.However, such a conventional technique may sometimes fail to attach a die early at a desired position of the lead frame by incorrectly transferring a command even when the exact instruction is performed in the exact position step, and also checks whether the die attach is made correctly. In order to do this, you need to inspect it with a microscope.

따라서, 원하는대로 정확한 다이 어태치가 되었는지를 수작업으로 검사해야 하므로 시간 및 노동력을 낭비하게 되고, 이로인해 반도체 생산 수율이 저하되는 문제점이 있었다.Therefore, it is a waste of time and labor because it must be manually inspected whether the correct die attach as desired, there was a problem that the semiconductor production yield is lowered.

본 고안은 이와같은 종래의 문제점을 감안하여, 현미경을 통한 반복적인 육안 검사 없이 다이 어태치의 정상 어태치 여부를 쉽게 판독할 수 있도록 함을 특징으로 한다.The present invention is characterized in that it is possible to easily read the normal attachment of the die attach without repeated visual inspection through a microscope in view of such a conventional problem.

즉, 다이 어태치된 경계부의 버스바에서 저항을 측정토록 구성하여 다이어태치된 상태를 검출할 수 있도록 검출 장치를 제공하고자 하는 것이다.That is, it is intended to provide a detection apparatus configured to measure resistance in a bus bar of a die-attached boundary to detect a die-attached state.

이하 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the drawings as follows.

본 고안 리드 온 칩 용 다이 어태치 검출 장치는 제 3 도에 도시한 바와같이, 변형에 강한 재질로 구성되고 위아래로 놓여진 제 1,2 평면판(40,41)의 4 모서리 부위에는 스프링 상수가 비교적적은 코일 스프링(42)으로 탄발케 하고, 상기 제1평면판(40)의 코일스프링(42) 부위에는 코일스프링(42)의 직경보다 작은 흠을 형성하여 상단이 위로 노출되도록 검침봉(43)을 각각 유착시키며, 제2평면판(41) 상면에는 하단이 나사산(44)으로 되어 나사결합하는 검침봉(43)을 각각 고정시키고, 상기 각 검침봉(43)의 하단에는 저항 값을 검사하기 위한 테스터(45)에 제공되는 전선(46)을 연결시켜 구성한다.As shown in FIG. 3, the die attach detection device for a lead-on chip of the present invention has a spring constant at four corners of the first and second flat plates 40 and 41, which are made of a material resistant to deformation and placed up and down. Probably with a relatively small coil spring 42, a groove smaller than the diameter of the coil spring 42 is formed in the coil spring 42 portion of the first flat plate 40 so that the upper end thereof is exposed upward. ) Are bonded to each other, and the lower end of the upper surface of the second flat plate 41 is threaded 44 to fix the metering rods 43 for screwing, respectively, and the lower end of each of the metering rods 43 is inspected for resistance values. It is configured to connect the wire 46 provided to the tester 45 for the purpose.

상기 제 1 평면판(40)은 프레임(도시하지 않음)에 고정되어 있으며, 제 2 평면판(41)은 모터 동력(도시하지 않음)에 의해 상하 운동을 하는 캠(47)과 일체로 상하운동되며, 리드 프레임(30)이 검침할 정위치에 오면 제 2 평면판(41)이 제 1 평면판(40) 쪽으로 밀어줌과 동시에 검침봉(43)도 함께 돌출되어 리드 프레임(30)의 버스바(31)에 검침을 할 수 있게 한 것이다.The first flat plate 40 is fixed to a frame (not shown), and the second flat plate 41 is vertically moved integrally with the cam 47 that moves up and down by motor power (not shown). When the lead frame 30 is in the correct position to be read, the second flat plate 41 is pushed toward the first flat plate 40 and at the same time, the reading rod 43 is also protruded to provide a bus of the lead frame 30. The bar 31 will be able to read.

이와같이 구성한 본 고안 리드 온 칩 용 다이 어태치 검출 장치의 작용 및 효과를 제 3 도 내지 제 6 도를 참조하여 상세히 설명하면 다음과 같다.The operation and effects of the die attach detection device for a lead-on chip of the present invention configured as described above will be described in detail with reference to FIGS. 3 to 6.

제 1 평면판(40)을 통하여 돌출된 검침봉(43)은 제 4 도에 도시한 바와같이, 좌,우측의 상,하부에 각각 1개씩 4개(43A,43B,43C,43D)의 검침봉(43)이 있어, 좌측의 상부에 위치한 검침봉(43A)과 하부에 위치한 검침봉(43B), 또는 우측의 상부에 위치한 검침봉(43C)과 하부에 위치한 검침봉(43D)이 각기 한 조를 이루어, 제 5도에 도시한 바와같이 칩(10)이 어태치 된 리드 프레임(30)의 버스바(31) 양단을 각각 검침하여 저항 값을 검사하는 것이다.4, 43A, 43B, 43C, 43D meter reading rods 43 protruding through the first flat plate 40, one at each of the upper and lower sides of the left and right sides, as shown in FIG. There is a rod 43, and the metering rod 43A located on the upper left side and the metering rod 43B located on the lower side, or the metering rod 43C located on the upper right side and the metering rod 43D located on the lower side, respectively. As shown in FIG. 5, the resistance value is inspected by reading both ends of the bus bars 31 of the lead frame 30 to which the chip 10 is attached.

즉, 제 4 도와 같은 4개(43A~43D)의 검침봉(43) 상태에서 칩이 어태치된 리드플레임(30)이 위치되면 제 3도와 같이 제 2 평탄판(41)이 상승하여 리드프레임(30)의 대응 버스바(31) 부위(43A'~43D')에서 각각 도통시켜 검사하는 것이다. 이는 예를 들어 검침봉(43A, 43B)이 부위(42A', 43B')를 통하여 도통되고 도통에 따른 저항값을 판단하여 이상유무를 판단하는 것이다.That is, when the lead frames 30 to which the chips are attached in the state of the four probes 43A to 43D, such as the fourth diagram, are positioned, the second flat plate 41 is raised as shown in FIG. This is conducted by conducting conduction at the corresponding busbar 31 portions 43A 'to 43D' of 30, respectively. For example, the reading rods 43A and 43B are conducted through the portions 42A 'and 43B', and the resistance value according to the conduction is judged to determine whether there is an abnormality.

만약 칩(10)이 리드 프레임(30)과 정확하게 어태치가 안되면, 제 6 도에 도시한 바와같이 한 조를 이룬 검침봉 부위(43A'와 43B', 또는 43C'와 43D')에 대응하는 어느 한 검침봉(43)이 절연된 칩(10)의 저면에 닿게 되므로, 저항 값은 기준 설정된 값보다 크게 나오게 됨으로써, 다이 어태치가 잘못 되었음을 판독 할 수 있다.If the chip 10 is not correctly attached to the lead frame 30, as shown in FIG. 6, which corresponds to the pair of probe rod portions 43A 'and 43B', or 43C 'and 43D', as shown in FIG. Since the probe bar 43 comes into contact with the bottom surface of the insulated chip 10, the resistance value is larger than the reference value, so that the die attach may be read incorrectly.

따라서, 다이 어태치가 정확하게 된 경우에는 칩(10)의 모서리(Egde)부근인 리드 프레임(30)의 긴 버스바(31) 양단에서 검침을 하게 되고, 다이 어태치가 정확하게 되지않아 칩(10)의 오배치(Displacement)가 발생하게 되는 경우에는 일부 검침봉(43)이 칩(10)에 위치하기 때문에, 다이어태치가 정확하지 않을 경우 버스바(31)에 대한 저항 값은 상당히 큰 값을 가지게 되고, 이를 판단하여 다이어태치의 이상유무를 알 수 있다.Therefore, when the die attach is correct, the reading is carried out at both ends of the long busbar 31 of the lead frame 30 near the edge of the chip 10, and the die attach is not accurate. When the displacement occurs, since some of the metering rods 43 are positioned on the chip 10, when the die attach is not accurate, the resistance value for the busbar 31 becomes quite large. By judging this, it is possible to know whether or not there is an abnormality of diamond attach.

이상에서 상세히 설명한 바와같이 본 고안은, 다이 어태치된 경계부의 버스바에서 저항을 측정하여, 현미경을 통한 반복적인 육안 검사 없이 원하는 다이 어태치의 판독을 자체적으로 쉽게 판독할 수 있도록 함으로써, 원하는대로 정확한 다이 어태치가 될 때까지 검사를 반복해야 하는 시간 및 노동력을 절약할 수 있으며, 또한 다이 어태치시 발생하는 불량을 간단하게 검출할 수 있어 반도체 생산 수율을 향상시킬 수 있는 효과가 있다.As described in detail above, the present invention measures the resistance at the busbar of the die-attached boundary, so that the reading of the desired die attach can be easily read by itself without repeated visual inspection through a microscope. The time and labor required to repeat the inspection until the die attach can be saved, and the defects occurring during the die attach can be detected easily, thereby improving the semiconductor production yield.

Claims (3)

칩크기 보다 큰 2층 구조의 제 1,2 평면판(40,41) 사이에 스프링 상수가 비교적 적은 코일 스프링(42)이 탄발되고, 상기 제 1 평면판(40)에는 상기 코일 스프링(42)에 대응할 위치에 흠을 형성하여 검침봉(43)을 유착시키고 제 2 평면판(41)에는 검침봉(43)의 하단이 나사산(44)에 의해 고정되며, 상기 코일 스프링(42)은 검침봉(43)에 끼워지며 검침봉(43)의 하단에는 저항 값을 검사하기 위한 테스터(45)에 연결할 수 있는 전선(46)을 도통시켜 구성하고, 제 1 평면판(40) 및 검침봉(43)이 상하운동 하면서 어태치 불량을 검출함을 특징으로 하는 리드 온 칩용 다이 어태치 검출 장치.A coil spring 42 having a relatively small spring constant is applied between the first and second flat plates 40 and 41 having a two-layer structure larger than the chip size, and the coil spring 42 is attached to the first flat plate 40. The probe rod 43 is adhered by forming a flaw at a position corresponding to the lower surface of the probe rod 43. The lower end of the probe rod 43 is fixed to the second flat plate 41 by a screw thread 44, and the coil spring 42 is a probe rod. The first flat plate 40 and the metering rod 43 are formed by conducting a wire 46 connected to the tester 45 to the tester 45 for checking the resistance at the lower end of the metering rod 43. Die attach detection device for a lead-on chip, characterized in that for detecting the attachment failure while the vertical movement. 제 1 항에 있어서, 상기 제 1 평면판(40)은 고정되어 있으며, 제 2 평면판(41)은 모터 동력에 의해 상하 운동하는 캠(47)과 연동되도록 구성함을 특징으로 하는 리드 온 칩 용 다이 어태치 검출 장치.The lead-on chip according to claim 1, wherein the first flat plate (40) is fixed and the second flat plate (41) is configured to interlock with a cam (47) that moves up and down by motor power. Die attach detection device for 제 1 항에 있어서, 상기 검침봉(43)은 좌,우측의 상,하부에 각각 1개씩 4개(43A,43B,43C,43D)의 검침봉(43)으로 이루어지며, 좌측의 상부에 위치한 검침봉(43A)과 하부에 위치한 검침봉(43B), 또는 우측의 상부에 위치한 검침봉(43C)과 하부에 위치한 검침봉(43D)이 각기 한 조를 이루고, 칩(10)이 어태치 된 리드 프레임(30)의 버스바(31) 양단 대응 위치에 설치되어 저항 값을 검사하도록 구성함을 특징으로 하는 리드 온 칩 용 다이 어태치 검출 장치.According to claim 1, wherein the metering rod 43 is composed of four (43A, 43B, 43C, 43D) of the metering rods 43, one each of the upper and lower parts of the left and right, located on the upper left The metering rod 43A and the metering rod 43B located in the lower part, or the metering rod 43C in the upper right part and the metering rod 43D in the lower part form a pair, and the chip 10 is attached. A die attach detection device for a lead-on chip, characterized in that it is provided at a position corresponding to both ends of the bus bar (31) of the lead frame (30) to inspect the resistance value.
KR2019930016176U 1993-08-20 1993-08-20 Die-attach detecting apparatus for lead on chip KR960010115Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930016176U KR960010115Y1 (en) 1993-08-20 1993-08-20 Die-attach detecting apparatus for lead on chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930016176U KR960010115Y1 (en) 1993-08-20 1993-08-20 Die-attach detecting apparatus for lead on chip

Publications (2)

Publication Number Publication Date
KR950007354U KR950007354U (en) 1995-03-21
KR960010115Y1 true KR960010115Y1 (en) 1996-11-22

Family

ID=19361634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930016176U KR960010115Y1 (en) 1993-08-20 1993-08-20 Die-attach detecting apparatus for lead on chip

Country Status (1)

Country Link
KR (1) KR960010115Y1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940415B1 (en) * 2007-12-03 2010-02-02 주식회사 동부하이텍 On resistance test method for back-side-drain wafer

Also Published As

Publication number Publication date
KR950007354U (en) 1995-03-21

Similar Documents

Publication Publication Date Title
KR100968131B1 (en) Probe device and method of regulating contact pressure between object to be inspected and probe
WO1992008992A1 (en) Multi-purpose bond pad test die
KR960010115Y1 (en) Die-attach detecting apparatus for lead on chip
US5085084A (en) Method and apparatus for testing lead bonds and detecting failure
US6943573B1 (en) System and method for site-to-site yield comparison while testing integrated circuit dies
KR100568513B1 (en) Prober
TWM604883U (en) Inspection and measurement apparatus
US4661771A (en) Method of screening resin-sealed semiconductor devices
TWI740582B (en) Detection device
KR100615086B1 (en) Semiconductor wafer chip inspection system and method there of
KR19980027150U (en) Semiconductor Wafer Inspection Equipment
KR101312079B1 (en) Probe unit assembly and testing method of flat panel display using the same
KR20100043279A (en) Probe card, inspecting apparatus and inspecting method
KR100227493B1 (en) Testing method and device of pcb for remote controller
KR20090068602A (en) Apparatus for electrical die sorting, method for measuring planarity of needle
JPS61152034A (en) Wafer prober
JPS6266152A (en) Inspecting method for electrode
JPS62136041A (en) Wafer prober
KR20050067759A (en) A semiconductor test device
JPS6018929A (en) Inspection device for position of probe
KR100548002B1 (en) Method for detecting component pollution using wire bonding monitering system
KR0119296Y1 (en) Prober card
JPH06209033A (en) Probe with mark
KR20050067760A (en) A semiconductor test device
JP2827285B2 (en) Wafer inspection equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 12

EXPY Expiration of term