KR960008791A - 디지탈 데이타 샘플링 위상 변환 회로 및 변환 방법 - Google Patents
디지탈 데이타 샘플링 위상 변환 회로 및 변환 방법 Download PDFInfo
- Publication number
- KR960008791A KR960008791A KR1019950024770A KR19950024770A KR960008791A KR 960008791 A KR960008791 A KR 960008791A KR 1019950024770 A KR1019950024770 A KR 1019950024770A KR 19950024770 A KR19950024770 A KR 19950024770A KR 960008791 A KR960008791 A KR 960008791A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- digital data
- data
- period
- interpolation coefficients
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0628—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing the input and output signals being derived from two separate clocks, i.e. asynchronous sample rate conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/82—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only
- H04N9/83—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only the recorded chrominance signal occupying a frequency band under the frequency band of the recorded brightness signal
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Analogue/Digital Conversion (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
[목적] 디지탈 데이타의 샘플링 위상을 변환한다.
[구성] 제1클럭 CK에 동일한 제1디지탈 데이타 DIN를 제1클럭 CK과 비동기적인 제2클럭 XCK에 동기한 제2디지탈 데이타 Dout로 변환하는 변환 회로를 대상으로 한다. 제1클럭 CK의 1주기를 N개(N≥2)의 기간으로 분할한다. 이 각각의 분할기간마다 제1 및 제2의 보간 계수 KA, KB를 정한다. 이 분할기간마다의 제1 및 제2보간 계수 KA, KB중 제2클럭 XCK이 위치하는 분할기간에 있어서 제1 및 제2의 보간 계수 KA, KB를 사용하여, 제1의 디지탈 데이타 DIN중, 어느 한 클럭 기간에 데이타와, 그 다음 클럭기간의 데이타로부터, 제2디지탈 데이마 Dout를 생성한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1예를 도시하는 계통도.
Claims (7)
- 제1클럭에 동기한 제1디지탈 데이타를, 상기 제1클럭과 비동기의 제2클럭에 동기한 제2디지탈 데이타로 변환하는 변환 회로에 있어서, 상기 제1클럭의 1주기를 N개(N≥2)의 기간으로 분할하는 분할 회로와; 상기 각각의 분할기간마다 제1 및 제2보간 계수를 정하는 계수 설정 회로와; 상기 분할기간마다의 제1 및 제2보간계수중, 상기 제2클럭이 위치하는 분할기간에 있어서의 상기 제1 및 제2보간 계수를 사용하고, 상기 제1디지탈 데이타중, 어느 한 클럭기간의 데이타와 그 다음 클럭기간의 데이타로부터 상기 제2디지탈 데이타를 생성하는 데이타 생성 회로를 구비하는 것을 특징으로 하는 디지탈 데이타 샘플링 위상 변환 회로.
- 제1항에 있어서, 상기 분할기간마다, 그 분할기간에 있어서의 상기 제1 및 제2의 보간 계수를 사용하고, 상기 제1의 디지탈 데이타중, 어느 한 클럭기간의 데이타와, 그 다음 클럭기간의 데이타로부터 N배의 클럭주파수의 디지탈 데이타를 생성하여, 상기 생성한 디지탈 데이다중, 상기 제2클럭이 위치하는 상기 분할기간의 데이타를 꺼낸 상기 제2디지탈 데이타를 생성하는 것을 특징으로 하는 디지탈 데이타 샘플링 위상 변환 회로.
- 제1항에 있어서, 상기 분할기간중, 상기 제2클럭이 위치하는 분할 기간에 있어서의 상기 제1 및 제2의 보간 계수를 꺼내고, 상기 꺼낸 제1 및 제2의 보간계수를 사용하여, 상기 제1디지탈 데이타중, 어느 한 클럭기간의 데이타와, 그 다음 클럭기간의 데이타로부터 상기 제2디지탈 데이타를 생성하는 것을 특징으로 하는 디지탈 데이타 샘플링 위상 변환 회로.
- 제1 내지 3항중 어느 한 항에 있어서, N=4인 것을 특징으로 하는 디지탈 데이타 샘플링 위상 변환 회로.
- 제1의 클럭에 동기한 제1디지탈 데이타를 상기 제1클럭과 비동기의 제2클럭에 동기한 제2의 디지탈 데이타로 변환하는 변환방법에 있어서, 상기 제1클럭의 1주기를 N개(N≥2)의 기간으로 분할하는 단계와; 상기 각각의 분할기간마다 제1 및 제2의 보간계수를 정하는 단계와; 상기 분할기간마다의 제1 및 제2의 보간계수중, 상기 제2의 클럭이 위치하는 분할기간에 있어서의 상기 제1 및 제2의 보간 계수를 사용하고, 상기 제1의 디지탈 데이타중, 어느 한 클럭기간의 데이타와 그 다음 클럭기간의 데이타로부터 상기 제2디지탈 데이타를 생성하는 단계를 포함하는 것을 특징으로 하는 디지탈 데이타 샘플링 위상 변환 방법.
- 제5항에 있어서, 상기 분할기간마다, 그 분할기간에 있어서의 상기 제1 및 제2의 보간 계수를 사용하고, 상기 제1디지탈 데이타중, 어느 한 클럭기간의 데이타와 그 다음 클럭기간의 데이타로부터 N배의 클럭 주파수의 디지탈 데이타를 생성하며, 상기 생성된 디지탈 데이타중, 상기 제2클럭이 위치하는 상기 분할기간의 데이타를 꺼내어 상기 제2디지탈 데이타를 생성하는 것을 특징으로 하는 디지탈 데이타 샘플링 위상 변환 방법.
- 제5항에 있어서, 상기 분할기간중, 상기 제2의 클럭이 위치하는 분할 기간에 있어서의 상기 제1 및 제2의 보간계수를 꺼내고 상기 꺼낸 제1 및 제2의 보간 계수를 사용하여, 상기 제1디지탈 데이타중, 어느 한 클럭기간의 데이타와 그 다음 클럭 기간의 데이타로부터 상기 제2디지탈 데이타를 생성하는 것을 특징으로 하는 디지탈 데이타 샘플링 위상 변환 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21210794A JP3528868B2 (ja) | 1994-08-12 | 1994-08-12 | デジタルデータのサンプリング位相の変換回路 |
| JP94-212107 | 1994-08-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960008791A true KR960008791A (ko) | 1996-03-22 |
| KR100353098B1 KR100353098B1 (ko) | 2003-01-06 |
Family
ID=16617001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950024770A KR100353098B1 (ko) | 1994-08-12 | 1995-08-11 | 디지탈데이타샘플링위상변환회로및변환방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5870038A (ko) |
| EP (1) | EP0699005B1 (ko) |
| JP (1) | JP3528868B2 (ko) |
| KR (1) | KR100353098B1 (ko) |
| DE (1) | DE69515234T2 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6097879A (en) * | 1996-04-04 | 2000-08-01 | Hitachi, Ltd. | Video camera apparatus of digital recording type |
| KR100541053B1 (ko) * | 2003-02-11 | 2006-01-10 | 삼성전자주식회사 | 프로세스들간의 출력 동기가 보정된 다중 프로세스 ａ/ｄ컨버터 |
| US6809664B1 (en) * | 2003-06-26 | 2004-10-26 | International Business Machines Corporation | Double width data bus, single rate to single width data bus, double rate converter circuit |
| CA2614604A1 (en) * | 2005-07-08 | 2007-06-28 | Med-El Elektromedizinische Geraete Gmbh | Cmos full wave rectifier |
| US8248141B2 (en) | 2005-07-08 | 2012-08-21 | Med-El Elekromedizinische Geraete Gmbh | Data and power system based on CMOS bridge |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3852570T2 (de) * | 1987-04-10 | 1995-05-04 | Sony Corp | Zeitfehler-Korrigiervorrichtung für Bildsignalen. |
| JP2731151B2 (ja) * | 1987-09-18 | 1998-03-25 | 株式会社東芝 | 位相情報検出回路 |
| US5301196A (en) * | 1992-03-16 | 1994-04-05 | International Business Machines Corporation | Half-speed clock recovery and demultiplexer circuit |
| US5774080A (en) * | 1994-12-15 | 1998-06-30 | Analog Devices, Incorporated | Reduced transistor-count data storage and multiplexing system |
-
1994
- 1994-08-12 JP JP21210794A patent/JP3528868B2/ja not_active Expired - Fee Related
-
1995
- 1995-08-09 US US08/513,130 patent/US5870038A/en not_active Expired - Fee Related
- 1995-08-10 EP EP95305585A patent/EP0699005B1/en not_active Expired - Lifetime
- 1995-08-10 DE DE69515234T patent/DE69515234T2/de not_active Expired - Fee Related
- 1995-08-11 KR KR1019950024770A patent/KR100353098B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69515234D1 (de) | 2000-04-06 |
| DE69515234T2 (de) | 2000-07-13 |
| JPH0856369A (ja) | 1996-02-27 |
| EP0699005A3 (en) | 1997-04-16 |
| US5870038A (en) | 1999-02-09 |
| EP0699005A2 (en) | 1996-02-28 |
| KR100353098B1 (ko) | 2003-01-06 |
| EP0699005B1 (en) | 2000-03-01 |
| JP3528868B2 (ja) | 2004-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890005990A (ko) | 샘플 레이트 변환 시스템 | |
| KR850005747A (ko) | 보간용 시간이산 필터장치 | |
| KR920001886A (ko) | 동기식 sdh 전송회로망의 절점에서의 디지탈 tdm데이타 흐름 처리용 포인터 장치 및 그 방법 | |
| MY123934A (en) | Sample rate converter | |
| KR890003191A (ko) | 시간축 보정장치 | |
| KR960036465A (ko) | 4상 위상 변조기 | |
| KR960008791A (ko) | 디지탈 데이타 샘플링 위상 변환 회로 및 변환 방법 | |
| US4959616A (en) | Digital oscillation apparatus | |
| KR890015516A (ko) | 아날로그/디지탈 변환기 | |
| KR890011192A (ko) | 디지탈 fm 복조장치 | |
| KR960027364A (ko) | 디지탈 오디오신호 혼합회로 | |
| KR860002933A (ko) | 비디오 신호 디지탈 처리회로 및 그 방법 | |
| KR830008557A (ko) | 튜너 | |
| KR860002186A (ko) | 시분할형(時分割型) a/d·d/a 변환기 | |
| KR850007175A (ko) | Pcm부호 복호기 | |
| KR910013751A (ko) | Nrz/cmi(ii) 부호 변환장치 | |
| KR880009483A (ko) | 디지탈 페이즈 룩크트 루프용 입력회로 | |
| KR930009259A (ko) | 리니어 보간(補間)회로 | |
| JP3144086B2 (ja) | 擾乱付加信号発生回路 | |
| KR880003486A (ko) | 차분 pcm 신호형성방법 및 그 장치 | |
| KR0142261B1 (ko) | 디지탈 정현파 발생방법 및 그 회로 | |
| KR910016209A (ko) | 영상 신호의 시간차 보정 장치 | |
| CA2067493A1 (en) | Component signal sampling circuit and reproducing circuit | |
| KR960006299A (ko) | 위상 동기 루프 장치 | |
| KR960014531B1 (ko) | 디지탈 파형 발생기에 있어서 표본화 주파수 채배회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050831 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |