KR960008095B1 - Method of micro patterning using organo arc layer - Google Patents

Method of micro patterning using organo arc layer Download PDF

Info

Publication number
KR960008095B1
KR960008095B1 KR1019920027055A KR920027055A KR960008095B1 KR 960008095 B1 KR960008095 B1 KR 960008095B1 KR 1019920027055 A KR1019920027055 A KR 1019920027055A KR 920027055 A KR920027055 A KR 920027055A KR 960008095 B1 KR960008095 B1 KR 960008095B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
arc layer
forming
organic arc
Prior art date
Application number
KR1019920027055A
Other languages
Korean (ko)
Inventor
김진웅
김명선
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019920027055A priority Critical patent/KR960008095B1/en
Application granted granted Critical
Publication of KR960008095B1 publication Critical patent/KR960008095B1/en

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

The method includes the steps of; (1) forming organic ARC(antireflected coating layer) layer; (2) forming photoresist film pattern on ARC layer; (3) hardening it by heat treatment; (3) coating insulation layer such as silicon oxide or silicon nitride film by PECVD method; (4) forming insulation layer spacer on the side of photoresist film pattern; (5) dry etching the exposed organic ARC layer from insulation layer spacer and photoresist film pattern.

Description

오르가닉 아크층을 이용한 미세 패턴 형성 방법Micro pattern formation method using organic arc layer

제1a도 및 제1b도는 종래 기술에 의해 미세 패턴을 형성하는 단계를 도시한 단면도.1A and 1B are cross-sectional views showing the steps of forming a fine pattern by the prior art.

제2a도 내지 제2d도는 본 발명에 의해 미세 패턴을 형성하는 단계를 도시한 단면도.2a to 2d are cross-sectional views showing the step of forming a fine pattern by the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 오르가닉 아크층 1A : 오르가닉 아크층 패턴1: Organic Arc Layer 1A: Organic Arc Layer Pattern

2 : 감광막 2A : 감광막 패턴2: photosensitive film 2A: photosensitive film pattern

3A : 실리콘 산화막 스페이서 3 : 실리콘 산화막3A: silicon oxide film spacer 3: silicon oxide film

본 발명은 고집적 반도체 소자의 미세 패턴 형성시 피식각층의 난반사를 방지하기 위한 반사방지막으로서 사용되는 오르가닉(Organic) 아크층(ARC : Anti Reflected Coating Layer)을 이용한 미세 패턴 형성 방법에 관한 것으로, 특히 감광막 패턴을 형성한 후 감광막 패턴 측벽에 실리콘 산화막 스페이서를 형성한 후, 하부층인 오르가닉 아크층을 식각하여 미세 패턴을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a fine pattern using an organic arc layer (ARC: Anti Reflected Coating Layer), which is used as an antireflection film to prevent diffuse reflection of an etched layer when forming a fine pattern of a highly integrated semiconductor device. The present invention relates to a method of forming a fine pattern by forming a silicon oxide spacer on a sidewall of a photoresist pattern after forming the photoresist pattern and then etching the organic arc layer, which is a lower layer.

종래의 단층 감광막(Single Layer Resist) 공정으로는 0.4㎛미만의 미세 패턴을 형성하기가 어렵고, 하부층의 토폴로지(Topology)에 의해 감광막 패턴의 일부가 유실되는 나칭(Notching) 현상이 발생하는 등의 단점이 있다.It is difficult to form a fine pattern smaller than 0.4 μm in the conventional single layer resist process, and a notching phenomenon occurs in which a part of the photoresist pattern is lost due to the topology of the lower layer. There is this.

따라서, 이러한 단점을 보완하기 위하여 삼층 감광막(Tri Level Resist) 공정이나 오르가닉 아크층을 이용하는 공정이 개발되었다.Therefore, in order to compensate for these disadvantages, a process using a tri-level photoresist process or an organic arc layer has been developed.

그러나 상기 삼층 감광막 공정은 공정이 매우 복잡하여 수율이 떨어지고, 오르가닉 아크층을 이용하는 공정은 임계크기(Critical Dimension) 조절이 어려워 공정의 재현성이 떨어지는 다른 문제점이 있다.However, the three-layer photoresist process has a very complicated process, so that the yield is low, and the process using the organic arc layer has another problem that it is difficult to control the critical dimension and thus the reproducibility of the process is poor.

상기 오르가닉 아크층을 이용한 종래 기술에 의해 패턴을 형성하는 것을 제1A도 및 제1b도를 참조하여 설명하면 다음과 같다.Referring to FIGS. 1A and 1B to form a pattern by a conventional technique using the organic arc layer, the following is described.

제1A도는 절연막이나 도전층등으로된 피식각층(도시되지 않음) 상부에 오르가닉 아크층(1)을 형성하고, 상기 오르가닉 아크층(1) 상부에 예정된 두께의 단층 감광막(2)을 도포하고, 노광 마스크를 이용한 선택 노광 및 현상 공정으로 감광막 패턴(2A)을 형성한 단면도이다.In FIG. 1A, an organic arc layer 1 is formed on an etched layer (not shown) made of an insulating film, a conductive layer, or the like, and a single layer photoresist film 2 having a predetermined thickness is coated on the organic arc layer 1. It is sectional drawing which formed the photosensitive film pattern 2A by the selective exposure and image development process using an exposure mask.

제1b도는 상기 감광막 패턴(2A)을 마스크로 이용한 건식식각공정으로 노출되어 있는 오르가닉 아크층(1)을 제거하여 오르가닉 아크층 패턴(1A)을 형성한 단면도로서, 건식식각시 오르가닉 아크층 패턴(1A)의 임계크기 손실(Critical Dimension Loss)이 발생하여 공정 여유도가 감소되어 공정 수율 및 소자 동작의 신뢰성이 떨어지는 문제점이 있다.FIG. 1B is a cross-sectional view of the organic arc layer pattern 1A formed by removing the organic arc layer 1 exposed by the dry etching process using the photosensitive film pattern 2A as a mask. Critical Dimension Loss of the layer pattern 1A is generated, resulting in a reduction in process margin, thereby degrading process yield and reliability of device operation.

또한, 오르가닉 아크층 패턴의 크기는 단층 감광막 공정과 동일하므로 0.25㎛ 이하의 미세 패턴 형성이 어려워 어느 정도 이상의 소자의 고집적화가 어려운 문제점이 있다.In addition, since the size of the organic arc layer pattern is the same as the single-layer photoresist film process, it is difficult to form a fine pattern of 0.25 μm or less, which makes it difficult to highly integrate a device to a certain degree.

따라서, 본 발명은 상기한 문제점들을 해결하기 위해 오르가닉 아크층 상부에 감광막 패턴을 형성하고, 상기 감광막 패턴의 측벽에 실리콘 산화막 스페이서 또는 실리콘 질화막 스페이서를 형성한 후, 상기 노출되어 있는 오르가닉 아크층을 건식식각하여 미세 패턴을 형성하므로 소자의 고집적화에 유리하고 공정 여유도가 증가되어 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 미세 패턴 형성 방법을 제공하는 데 그 목적이 있다.Therefore, in order to solve the above problems, the present invention forms a photoresist pattern on an organic arc layer, forms a silicon oxide spacer or a silicon nitride spacer on a sidewall of the photoresist pattern, and then exposes the exposed organic arc layer. The purpose of the present invention is to provide a method for forming a fine pattern by forming a fine pattern by dry etching, which is advantageous for high integration of a device and an increase in process margin, thereby improving process yield and reliability of device operation.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제2A도 내지 제2d도는 본 발명에 의해 미세 패턴을 형성하는 단계를 도시한 단면도이다.2A to 2D are cross-sectional views showing steps of forming a fine pattern according to the present invention.

제2A도를 참조하면, 피식각층(도시되지 않음), 예를들어 절연막이나 도전층상에 오르가닉 아크층(1)을 형성하고, 상기 오르가닉 아크층(1) 상부에 단층 감광막(2)을 도포한 후, 노광 마스크(photo mask)를 이용한 노광 및 현상 공정으로 감광막 패턴(2A)을 형성한다.Referring to FIG. 2A, an organic arc layer 1 is formed on an etched layer (not shown), for example, an insulating film or a conductive layer, and a single layer photoresist film 2 is formed on the organic arc layer 1. After coating, the photosensitive film pattern 2A is formed by an exposure and development process using an exposure mask.

제2b도를 참조하면, 상기 감광막 패턴(2A)을 열처리하여 경화시킨 다음, 상기 구조의 전 표면에 플라즈마 유도 화학 기상 증착(plasma enhanced chemical vapor deposition ; 이하 PECVD라 칭함) 방법으로 실리콘 산화막(3)을 증착한다. 이때 상기 실리콘 산화막(3)대신에 실리콘 질화막을 증착해도 된다.Referring to FIG. 2B, the photoresist pattern 2A is cured by heat treatment, and then the silicon oxide layer 3 is formed by plasma enhanced chemical vapor deposition (PECVD) on the entire surface of the structure. Deposit. At this time, a silicon nitride film may be deposited instead of the silicon oxide film 3.

제2c도를 참조하면, 상기 실리콘 산화막(3)을 별도의 식각 마스크를 사용하지 않는 블란켓(blanket) 건식식각을 실시하여 상기 감광막 패턴(2A)의 측벽에 실리콘 산화막 스페이서(3A)를 형성한다.Referring to FIG. 2C, a blanket dry etching is performed on the silicon oxide layer 3 without using an etching mask to form silicon oxide layer spacers 3A on the sidewalls of the photoresist layer pattern 2A. .

제2d도를 참조하면, 상기 감광막 패턴(2A) 및 실리콘 산화막 스페이서(3A)에 의해 노출된 오르가닉 아크층(1)을 건식식각하여 오르가닉 아크층 패턴(1A)을 형성한다. 이때 상기 오르가닉 아크층 패턴(1A)과 이웃하는 오르가닉 아크층 패턴(1A) 사이의 간격, 즉 스페이서를 0.25㎛ 이하로 형성할 수 있다.Referring to FIG. 2D, the organic arc layer 1 exposed by the photosensitive film pattern 2A and the silicon oxide film spacer 3A is dry-etched to form the organic arc layer pattern 1A. In this case, a gap between the organic arc layer pattern 1A and the neighboring organic arc layer pattern 1A, that is, a spacer, may be formed to be 0.25 μm or less.

상기한 바와 같이 본 발명은 단층 감광막 패턴을 경화시킨 후, 그 측벽에 절연막 스페이서를 형성하여 CD 손실 없이 미세 패턴을 형성하므로, 고집적화에 유리하고, 공정 여유도가 증가되어 공정 수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.As described above, according to the present invention, since the single-layer photoresist pattern is cured, an insulating film spacer is formed on the sidewall thereof to form a fine pattern without CD loss. Can improve.

Claims (2)

반도체 소자의 미세 패턴 형성 방법에 있어서, 피식각층의 상에 반사 방지를 위한 오르가닉 아크층(Organic ARC Layer)을 형성하는 단계와, 상기 오르가닉 아크층상에 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 열처리하여 경화시키는 단계와, 상기 구조의 전 표면에 절연막을 도포하는 단계와, 상기 절연막을 블란켓 건식식각하여 상기 감광막 패턴의 측벽에 절연막 스페이서를 형성하는 단계와, 상기 감광막 패턴과 절연막 스페이서에 의해 노출되는 오르가닉 아크층을 건식식각하여 오르가닉 아크층 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.A method of forming a fine pattern of a semiconductor device, the method comprising: forming an organic arc layer for preventing reflection on an etched layer, forming a photoresist pattern on the organic arc layer, and Heat-treating the pattern, applying an insulating film to the entire surface of the structure, dry-etching the insulating film to form insulating film spacers on the sidewalls of the photosensitive film pattern, and forming the photosensitive film pattern and the insulating film spacer. And dry-etching the organic arc layer exposed by the organic arc layer to form an organic arc layer pattern. 제1항에 있어서, 상기 절연막을 PECVD 방법으로 형성되는 실리콘 질화막 또는 실리콘 산화막을 사용하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.The method of forming a fine pattern of a semiconductor device according to claim 1, wherein a silicon nitride film or a silicon oxide film is formed by PECVD.
KR1019920027055A 1992-12-31 1992-12-31 Method of micro patterning using organo arc layer KR960008095B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920027055A KR960008095B1 (en) 1992-12-31 1992-12-31 Method of micro patterning using organo arc layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920027055A KR960008095B1 (en) 1992-12-31 1992-12-31 Method of micro patterning using organo arc layer

Publications (1)

Publication Number Publication Date
KR960008095B1 true KR960008095B1 (en) 1996-06-19

Family

ID=19348204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920027055A KR960008095B1 (en) 1992-12-31 1992-12-31 Method of micro patterning using organo arc layer

Country Status (1)

Country Link
KR (1) KR960008095B1 (en)

Similar Documents

Publication Publication Date Title
US5922516A (en) Bi-layer silylation process
US5679499A (en) Method for forming photo mask for use in fabricating semiconductor device
KR960008095B1 (en) Method of micro patterning using organo arc layer
JP3047832B2 (en) Method for manufacturing semiconductor device
US5422312A (en) Method for forming metal via
US20020137331A1 (en) Method of forming contact holes of reduced dimensions by using reverse-transcription process
KR100256809B1 (en) Method for forming contact hole in semiconductor device
KR950014945B1 (en) Method of micropatterning semiconductor device
KR100309133B1 (en) Method for manufacturing metal interconnection of semiconductor device
KR100198645B1 (en) Method of forming pattern of semiconductor devices
KR19980084300A (en) Device isolation film formation method using a reflection suppression film
KR100257767B1 (en) Method for forming semiconductor device
KR100299517B1 (en) method of manufacturing semiconductor device
KR100315029B1 (en) Trench Formation Method of Semiconductor Device
KR100282417B1 (en) Method for manufacturing semiconductor device
KR100396689B1 (en) Method for manufacturing gate of semiconductor device
KR0168358B1 (en) Method of forming fine contact hole of semiconductor device
KR100265588B1 (en) Manufacture of semiconductor device
KR0144140B1 (en) Metal wiring method
KR100261151B1 (en) Method for forming contact hole
KR100198633B1 (en) Fabricating method of semiconductor device
KR100370121B1 (en) Method for simplifying processes in semiconductor device
KR19980054746A (en) Pattern Separation Method of Semiconductor Device
KR100372657B1 (en) Method for forming contact of semiconductor device
KR0172302B1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee