KR100282417B1 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR100282417B1 KR100282417B1 KR1019980004194A KR19980004194A KR100282417B1 KR 100282417 B1 KR100282417 B1 KR 100282417B1 KR 1019980004194 A KR1019980004194 A KR 1019980004194A KR 19980004194 A KR19980004194 A KR 19980004194A KR 100282417 B1 KR100282417 B1 KR 100282417B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- semiconductor device
- temperature
- manufacturing
- passivation
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 100 ~ 200℃의 1차 애슁과 250℃ 이상의 2차 애슁 공정으로 나누어 감광막을 완전히 제거함으로서 소자의 신뢰성을 향상시키기 위한 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device for improving the reliability of the device by completely removing the photosensitive film divided into a primary ashing process of 100 ~ 200 ℃ and secondary ashing process of 250 ℃ or more.
본 발명의 반도체 소자의 제조 방법은 반도체 기판상에 일정한 간격을 갖는 복수개의 배선을 형성하는 단계와, 상기 각 배선을 포함한 반도체 기판의 전면에 패시베이션막을 형성하는 단계와, 상기 패시베이션막상에 감광막을 도포한 후 노광 및 현상공정으로 감광막을 패터닝하는 단계와, 상기 감광막을 마스크로 이용하여 상기 패시베이션막을 선택적으로 제거하는 단계와, 상기 마스크로 사용된 감광막을 100 ~ 200℃의 온도에서 1차 애슁하는 단계와, 상기 감광막을 250℃ 이상의 온도에서 2차 애슁 및 하드닝 공정으로 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.The method of manufacturing a semiconductor device of the present invention comprises the steps of forming a plurality of wirings having a predetermined interval on the semiconductor substrate, forming a passivation film on the entire surface of the semiconductor substrate including the respective wirings, and applying a photosensitive film on the passivation film And then patterning the photoresist film by an exposure and development process, selectively removing the passivation film using the photoresist film as a mask, and subjecting the photoresist film used as the mask to a temperature at a temperature of 100 to 200 ° C. And removing the photosensitive film by a second ashing and hardening process at a temperature of 250 ° C. or higher.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 소자의 신뢰성을 향상시키는 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device for improving the reliability of the device.
종래의 반도체 소자의 제조 방법은 도 1a에서와 같이, 반도체 기판(11)상에 일정한 간격을 갖는 다수 개의 배선(12)을 형성한다.In the conventional method of manufacturing a semiconductor device, as shown in FIG. 1A, a plurality of wirings 12 having a predetermined interval are formed on a semiconductor substrate 11.
그리고, 상기 배선(12)들을 포함한 반도체 기판(11)상에 제 1, 제 2 패시베이션(Passivation)막(13,14)을 차례로 형성한다.In addition, first and second passivation layers 13 and 14 are sequentially formed on the semiconductor substrate 11 including the interconnections 12.
여기서, 상기 제 1 패시베이션막(13)은 PSG(Phospho Silicate Glass)막으로 형성하고, 상기 제 2 패시베이션막(14)은 Si3N4막으로 형성한다.Here, the first passivation film 13 is formed of a PSG (Phospho Silicate Glass) film, and the second passivation film 14 is formed of a Si 3 N 4 film.
그리고, 상기 배선(12)과 제 1, 제 2 패시베이션막(13,14)의 막질 때문에 상기 배선(12) 사이에 홀(Hole)(20)이 발생한다.In addition, a hole 20 is generated between the wiring 12 because of the quality of the wiring 12 and the first and second passivation films 13 and 14.
도 1b에서와 같이, 상기 제 2 패시베이션막(14)상에 감광막(15)을 도포한다.As shown in FIG. 1B, a photosensitive film 15 is coated on the second passivation film 14.
도 1c에서와 같이, 상기 감광막(15)을 패드(Pad)가 형성될 부위에만 남도록 노광 및 현상하여 감광막(15)을 패터닝하고, 상기 패터닝된 감광막(15)을 마스크로 상기 제 1, 제 2 패시베이션막(13,14)을 선택적으로 식각하여 다수 개의 패드(도시하지 않음)를 형성한다.As shown in FIG. 1C, the photoresist layer 15 is exposed and developed to remain only at a portion where a pad is to be formed, thereby patterning the photoresist layer 15, and using the patterned photoresist layer 15 as a mask. The passivation films 13 and 14 are selectively etched to form a plurality of pads (not shown).
그리고, 상기 감광막(15)을 130 ~ 150℃온도에서 애쉬(Ash)장치인 DES212에 의해 애슁(Ashing)하여 제거한다.Then, the photosensitive film 15 is ashed and removed by an ash device DES212 at a temperature of 130 to 150 ° C.
여기서 상기 감광막(15) 제거시 홀(20) 내부에 도포된 감광막(15)은 완전히 제거되지 않고 잔류하게 된다.Here, when the photoresist film 15 is removed, the photoresist film 15 applied inside the hole 20 may remain without being completely removed.
그러나 종래의 반도체 소자의 제조 방법은 감광막을 130 ~ 150℃온도에서 애쉬장치인 DES212에 의해 애슁하여 제거하기 때문에, 홀 내부에 도포된 감광막이 완전히 제거되지 않아 감광막의 구성요소인 탄소로 인해 소자의 신뢰성이 저하된다는 문제점이 있었다.However, in the conventional method of manufacturing a semiconductor device, the photoresist film is ashed by the ash device DES212 at a temperature of 130 to 150 ° C., so that the photoresist film applied inside the hole is not completely removed. There was a problem that the reliability is lowered.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 저온(100 ~ 200℃)의 1차 애슁과 고온(250℃ 이상)의 2차 애슁 공정으로 감광막을 제거하여 감광막의 잔존층을 완전히 제거함으로서 소자의 신뢰성을 향상시키는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems by removing the photoresist film in the first ashing process of low temperature (100 ~ 200 ℃) and secondary ashing process of high temperature (250 ℃ or more) to completely remove the remaining layer of the photosensitive film It is an object of the present invention to provide a method for manufacturing a semiconductor device to improve the reliability.
도 1a 내지 도 1c는 종래의 반도체 소자의 제조 방법을 나타낸 공정 단면도1A to 1C are cross-sectional views illustrating a method of manufacturing a conventional semiconductor device.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도2A to 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
31: 반도체 기판 32: 배선31: semiconductor substrate 32: wiring
33: 제 1 패시베이션막 34: 제 2 패시베이션막33: first passivation film 34: second passivation film
35: 감광막 40: 홀35: photosensitive film 40: hole
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조 방법은 반도체 기판상에 일정한 간격을 갖는 복수개의 배선을 형성하는 단계와, 상기 각 배선을 포함한 반도체 기판의 전면에 패시베이션막을 형성하는 단계와, 상기 패시베이션막상에 감광막을 도포한 후 노광 및 현상공정으로 감광막을 패터닝하는 단계와, 상기 감광막을 마스크로 이용하여 상기 패시베이션막을 선택적으로 제거하는 단계와, 상기 마스크로 사용된 감광막을 100 ~ 200℃의 온도에서 1차 애슁하는 단계와, 상기 감광막을 250℃ 이상의 온도에서 2차 애슁 및 하드닝 공정으로 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.The method of manufacturing a semiconductor device of the present invention for achieving the above object comprises the steps of forming a plurality of wirings having a predetermined interval on the semiconductor substrate, and forming a passivation film on the entire surface of the semiconductor substrate including the respective wirings; Applying a photoresist film on the passivation film, and then patterning the photoresist film by an exposure and development process, selectively removing the passivation film using the photoresist film as a mask, and removing the photoresist film used as the mask from 100 to 200 ° C. Primary ashing at a temperature of, and removing the photosensitive film by a secondary ashing and hardening process at a temperature of 250 ℃ or more.
이하, 본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, a preferred embodiment of a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 도 2a에서와 같이, 반도체 기판(31)상에 일정한 간격을 갖는 다수 개의 배선(32)을 형성한다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, as shown in FIG. 2A, a plurality of wirings 32 having a predetermined interval are formed on the semiconductor substrate 31.
그리고, 상기 배선(32)들을 포함한 반도체 기판(31)상에 제 1, 제 2 패시베이션막(33,34)을 형성한다.The first and second passivation layers 33 and 34 are formed on the semiconductor substrate 31 including the wirings 32.
여기서, 상기 제 1 패시베이션막(33)은 PSG막으로 형성하고, 상기 제 2 패시베이션막(34)은 Si3N4막으로 형성한다.Here, the first passivation film 33 is formed of a PSG film, and the second passivation film 34 is formed of a Si 3 N 4 film.
그리고, 상기 배선(32)과 제 1, 제 2 패시베이션막(33,34)의 막질 때문에 상기 배선(32) 사이에 홀(40)이 발생한다.Further, a hole 40 is generated between the wiring 32 and the wiring 32 due to the film quality of the first and second passivation films 33 and 34.
도 2b에서와 같이, 상기 제 2 패시베이션막(34)상에 감광막(35)을 도포한다.As shown in FIG. 2B, a photosensitive film 35 is coated on the second passivation film 34.
도 2c에서와 같이, 상기 감광막(35)을 패드가 형성될 부위에만 남도록 노광 및 현상공정으로 감광막(35)을 패터닝하고, 상기 패터닝된 감광막(35)을 마스크로 상기 제 1, 제 2 패시베이션막(33,34)을 선택적으로 식각하여 다수 개의 패드(도시하지 않음)를 형성한다.As shown in FIG. 2C, the photoresist layer 35 is patterned by an exposure and development process so that the photoresist layer 35 remains only at a portion where a pad is to be formed, and the first and second passivation layers are patterned using the patterned photoresist layer 35 as a mask. The 33 and 34 are selectively etched to form a plurality of pads (not shown).
그리고, 상기 감광막(35)을 제거하기 위해 100 ~ 200℃온도에서 애쉬장치인 DES212에 의해 1차 애슁을 실시한다.In order to remove the photosensitive film 35, the primary ashing is performed by the DES212 which is an ash device at a temperature of 100 to 200 ° C.
이때, 상기 1차 애슁 공정에 의해 상기 홀(40) 내부에 도포된 감광막(35)이 용출된다.At this time, the photosensitive film 35 coated inside the hole 40 is eluted by the primary ashing process.
도 2d에서와 같이, 상기 용출된 감광막(35)을 250℃이상의 온도에서 애쉬장치인 DES212에 의해 2차 애슁 및 하드닝(Hardening)한다.As shown in FIG. 2D, the eluted photoresist film 35 is secondary ashed and hardened by an ash device DES212 at a temperature of 250 ° C. or higher.
이때, 상기 2차 애슁 및 하드닝 공정으로 상기 감광막(35) 및 홀(40) 내부의 잔존하는 감광막(35)을 완전히 제거된다.In this case, the remaining photoresist layer 35 inside the photoresist layer 35 and the hole 40 may be completely removed by the secondary ashing and hardening process.
본 발명의 반도체 소자의 제조 방법은 감광막 제거 공정시, 100 ~ 200℃온도의 1차 애슁 공정으로 홀 내부의 감광막을 용출시킨 후 250℃이상의 2차 애슁 및 하드닝 공정으로 홀 내부의 잔존하는 감광막을 완전히 제거하므로 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.In the method of manufacturing a semiconductor device of the present invention, the photoresist film is eluted in the hole by the primary ashing process at a temperature of 100 to 200 ° C. during the photoresist removal process, and the remaining photoresist film in the hole is subjected to the secondary ashing and hardening process of 250 ° C. or higher. Since it is completely removed, the reliability of the device can be improved.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004194A KR100282417B1 (en) | 1998-02-12 | 1998-02-12 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004194A KR100282417B1 (en) | 1998-02-12 | 1998-02-12 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990069749A KR19990069749A (en) | 1999-09-06 |
| KR100282417B1 true KR100282417B1 (en) | 2001-06-01 |
Family
ID=65893817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980004194A KR100282417B1 (en) | 1998-02-12 | 1998-02-12 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100282417B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100567626B1 (en) * | 1999-11-15 | 2006-04-04 | 삼성전자주식회사 | Method for ashing of photo resist |
-
1998
- 1998-02-12 KR KR1019980004194A patent/KR100282417B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990069749A (en) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100282417B1 (en) | Method for manufacturing semiconductor device | |
| JPH09306901A (en) | Manufacture of semiconductor device | |
| KR19980015733A (en) | Method of forming resist pattern | |
| KR100309133B1 (en) | Method for manufacturing metal interconnection of semiconductor device | |
| KR970004428B1 (en) | A method for manufacturing semiconductor devices | |
| KR100226726B1 (en) | Method for forming metal interconnection layer of semiconductor device | |
| KR100215874B1 (en) | Process for fabricating semiconductor device | |
| KR19980054458A (en) | Metal wiring formation method of semiconductor device | |
| KR910006544B1 (en) | Process for forming contact hole | |
| KR100365752B1 (en) | Method for forming contact hole in semiconductor device | |
| KR960008095B1 (en) | Method of micro patterning using organo arc layer | |
| KR100186508B1 (en) | Polymer removing method | |
| KR100235936B1 (en) | Method for manufacturing resist pattern | |
| KR0164611B1 (en) | Method of forming resist pattern | |
| KR100223938B1 (en) | Interconnecting method | |
| KR100365756B1 (en) | A method for forming contact hole of semiconductor device | |
| KR0138963B1 (en) | Forming method of metal line | |
| KR0144229B1 (en) | Method of forming contact in semiconductor device | |
| KR0184059B1 (en) | Method of forming metal interconnector in semiconductor device | |
| KR100353819B1 (en) | Method for manufacturing semiconductor device | |
| JP2000269326A (en) | Manufacture for semiconductor device | |
| KR20020052842A (en) | Method for forming photoresist pattern through plasma ashing | |
| KR19990085876A (en) | Manufacturing method of semiconductor device | |
| KR19980021425A (en) | Method for forming contact hole in semiconductor device | |
| KR960026199A (en) | Contact hole formation method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071025 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |