KR0144229B1 - Method of forming contact in semiconductor device - Google Patents
Method of forming contact in semiconductor deviceInfo
- Publication number
- KR0144229B1 KR0144229B1 KR1019950004446A KR19950004446A KR0144229B1 KR 0144229 B1 KR0144229 B1 KR 0144229B1 KR 1019950004446 A KR1019950004446 A KR 1019950004446A KR 19950004446 A KR19950004446 A KR 19950004446A KR 0144229 B1 KR0144229 B1 KR 0144229B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- metal thin
- forming
- film
- contact hole
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 미세 콘택 형성 방법에 관한 것이다. 종전의 미세 선폭의 콘택홀 또는 비아홀 형성시의 문제점을 해결하고 보다 미세하 콘택홀 또는 비아홀 형성하기 위하여, 본 발명의 방법의 반도체기판 또는 도전층 상부에 산화막을 형성하는 단계; 그 산화막의 상부에 금속박막을 형성하는 단계; 그 금속박막을 최소 선폭의 감광막 패턴을 이용하여 식각하는 단계; 상기 산화막 상부의 식각된 금속박막의 상부와 측부에 선택적 금속박막을 형성하는 단계; 상기 선택적 금속박막을 식각 마스크로하여 반도체기판 또는 도전층이 노출되도록 식각하여 콘택홀 또는 비아홀을 형성하는 단계; 및 상기 콘택홀 또는 비아홀을 완전히 매립하도록 금속박막을 형성하고 소정의 사진식각공정에 의해 금속배선을 형성하는 단계로 이루어져 있다. 이로써 반도체 소자의 고집적화 및 고밀도화가 가능하게 되었다.The present invention relates to a method for forming a fine contact of a semiconductor device. Forming an oxide film on the semiconductor substrate or the conductive layer of the method of the present invention to solve the problem of forming a contact hole or via hole of a conventional fine line width and to form a finer contact hole or via hole; Forming a metal thin film on top of the oxide film; Etching the thin metal film using a photosensitive film pattern having a minimum line width; Forming a selective metal thin film on the top and sides of the etched metal thin film on the oxide film; Etching the semiconductor substrate or the conductive layer by using the selective metal thin film as an etching mask to form a contact hole or a via hole; And forming a metal thin film so as to completely fill the contact hole or the via hole and forming the metal wiring by a predetermined photolithography process. This enables high integration and high density of semiconductor devices.
Description
제 1 도(a) 내지 (f)는 본 발명의 일실시예에 따른 반도체 소자의 콘택 형성 공정을 나타낸 요부단면도.1 (a) to (f) are cross-sectional views illustrating main parts of a semiconductor device according to an embodiment of the present invention.
제 2 도(a) 내지 (b)는 본 발명의 다른 실시예에 따른 반도체 소자의 콘택 형성 공정을 나타낸 요부단면도.2 (a) to 2 (b) are cross-sectional views illustrating main parts of a semiconductor device according to another embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 반도체기판 2 : 산화막1: semiconductor substrate 2: oxide film
3,5 : 금속박막 4 : 선택적 금속박막3,5 metal thin film 4 selective metal thin film
6 : 금속배선 10 : 콘택홀6: metal wiring 10: contact hole
본 발명의 금속박막의 일정 부위를 노출시키고 선택적으로 금속박막을 형성시킴으로써 미세 콘택을 형성시킬 수 있는 반도체 소자의 미세 콘택 방법에 관한 것이다.The present invention relates to a fine contact method of a semiconductor device capable of forming a fine contact by exposing a certain portion of the metal thin film of the present invention and selectively forming a metal thin film.
반도체 기술의 진보와 더불어 더 나아가서는 반도체 소자의 고속화, 고집적화가 진행되고 있고, 이에 수반해서 패턴에 대한 미세화의 필요성이 점점 높아지고 있으며, 또한 패턴의 칫수도 고정밀화가 요구되고 있다.In addition to the advances in semiconductor technology, the speed and integration of semiconductor devices are increasing, and the necessity of miniaturization of patterns is increasing, and the size of patterns is also required to be highly accurate.
일반적으로, 반도체 소자의 제조에 있어 패턴은 감광성 중합체 패턴을 마스크로 하여 하층 박막을 식각하는 리소그래피 공정을 이용하여 콘택홀 내지는 비아홀을 형성한다. 이러한 종래의 감광막 패턴은 고집적도를 요구하는 반도체 소자의 미세 패턴을 형성하기가 현실적으로 불가능하였다.In general, in the manufacture of a semiconductor device, the pattern forms a contact hole or a via hole using a lithography process of etching a lower layer thin film using a photosensitive polymer pattern as a mask. Such a conventional photosensitive film pattern was not practical to form a fine pattern of a semiconductor device that requires high integration.
따라서, 본 발명의 목적은 상기한 바와 같은 문제점을 해결할 수 있는 반도체 소자의 미세 콘택 형성 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a method for forming a fine contact of a semiconductor device that can solve the above problems.
상기 목적을 달성하기 위하여, 본 발명의 방법은 반도체기판 또는 도전층 상부에 산화막을 형성하는 단계; 그 산화막의 상부에 금속박막을 형성하는 단계; 그 금속박막을 최소 선폭의 감광막 패턴을 이용하여 식각하는 단계; 상기 산화막 상부의 식각된 금속박막의 상부와 측부에 선택적 금속박막을 형성하는 단계; 상기 선택적 금속박막을 식각 마스크로 하여 반도체기판 또는 도전층이 노출되도록 식각하여 콘택홀 또는 비아홀을 형성하는 단계; 및 상기 콘택홀 또는 비아홀을 완전히 매립하도록 금속박막을 형성하고 소정의 사진식각공정에 의해 금속배선을 형성하는 단계로 이루어짐을 특징으로 한다.In order to achieve the above object, the method of the present invention comprises the steps of forming an oxide film on the semiconductor substrate or the conductive layer; Forming a metal thin film on top of the oxide film; Etching the thin metal film using a photosensitive film pattern having a minimum line width; Forming a selective metal thin film on the top and sides of the etched metal thin film on the oxide film; Forming a contact hole or a via hole by etching the semiconductor substrate or the conductive layer by using the selective metal thin film as an etching mask; And forming a metal thin film so as to completely fill the contact hole or the via hole, and forming a metal wiring by a predetermined photolithography process.
바람직하게, 본 발명은 상기 콘택홀 또는 비아홀을 형성하는 단계이후에 상기 산화막 상부의 식각된 금속박막, 그 금속박막의 상부와 측부에 형성된 선택적 금속박막 및 상기 콘택홀 또는 바이홀을 완전히 매립하도록 형성된 금속박막을 화학기계적으로 연마하는 단계를 부가적으로 포함함을 특징으로 한다.Preferably, after the forming of the contact hole or via hole, the present invention is formed so as to completely fill the etched metal thin film on the oxide film, the optional metal thin film formed on the upper side and the side of the metal thin film and the contact hole or the bi-hole. And chemically polishing the metal thin film.
보다 바람직하게, 본 발명은 상기 최소 선폭의 감광막 패턴의 크기는 상기 콘택홀 또는 비아홀의 크기보다 큰 것임을 특징으로 한다.More preferably, the size of the photoresist pattern of the minimum line width is larger than the size of the contact hole or via hole.
이하, 본 발명의 실시예를 첨부한 도면을 참고로하여 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.
제 1도(a) 내지 (f)는 본 발명의 일실시예에 따른 반도체 소자의 콘택 형성 공정을 나타낸 요부단면도이다.1 (a) to (f) are cross-sectional views of main parts showing a contact forming process of a semiconductor device according to an embodiment of the present invention.
우선, 제 1 도(a)에 도시된 바와 같이 반도체기판(1)의 상부에 산화막(2)을 형성하고, 그 산화막(2)의 상부에 금속박막(3)을 형성한다. 이때의 형성방법은 통상의 CVD 방법 또는 스퍼터링 방법에 따라 실시할 수 있다. 이어서, 감광막을 도포하고 통상의 노광 공정을 통하여 상기 산화막(2)의 상부에 형성된 금속박막(3)을 식각하여 준다. 이때 금속박막(3)의 식각 부분이 이후에 형성된 콘택홀의 크기보다 크도록 감광막 패턴(도면에는 도시되어 있지 않음)을 형성하여 식각한다.First, as shown in FIG. 1A, an oxide film 2 is formed over the semiconductor substrate 1, and a metal thin film 3 is formed over the oxide film 2. The formation method at this time can be performed according to a conventional CVD method or sputtering method. Subsequently, a photosensitive film is applied and the metal thin film 3 formed on the oxide film 2 is etched through a normal exposure process. In this case, a photoresist pattern (not shown) is formed and etched so that the etching portion of the metal thin film 3 is larger than the size of the contact hole formed thereafter.
그런다음, 제 1도(b)에 도시된 바와 같이, 상기 산화막(2) 상부의 식각된 금속박막(3)의 상부와 측부에 선택적 금속박막(4)을 형성한다. 이로써, 상기 제 1 도(a)에 도시된 상기 산화막(2) 상부의 상기 식각된 금속박막(3) 사이의 폭을 감소시킬 수 있게 된다.Then, as shown in FIG. 1B, an optional metal thin film 4 is formed on the upper side and the side of the etched metal thin film 3 on the oxide film 2. As a result, it is possible to reduce the width between the etched metal thin film 3 on the oxide film 2 shown in FIG.
이후, 제 1도(c)에 도시된 바와 같이, 상기 식각된 금속박막(3)의 상부와 측부에 형성된 선택적 금속박막(4)을 식각 마스크로 하여 콘택홀(10)을 형성하되, 이때 반도체기판(1)이 노출되도록 산화막(2)을 이방성 건식식각하는 것이 바람직하나, 스텝 커버리지가 양호해지도록 필요에 따라 습식식각 후 건신식각을 행할 수 있다.Thereafter, as shown in FIG. 1C, the contact hole 10 is formed using the selective metal thin film 4 formed on the upper side and the side of the etched metal thin film 3 as an etch mask, wherein the semiconductor Anisotropic dry etching of the oxide film 2 is preferably performed so that the substrate 1 is exposed, but dry etching may be performed after wet etching as necessary to improve the step coverage.
그런다음, 제 1도(d)에 도시된 바와 같이, 금속박막(5)을 상기 콘택홀(10)의 내부를 완전히 매립하면서 상기 선택적 금속박막(4) 전면을 형성하고, 제 1 도(e)에 도시된 바와 같이 상기 산화막(2) 상부의 식각된 금속박막(3), 그 금속박막의 상부와 측부에 형성된 선택적 금속박막(4) 및 그 선택적 금속박막 전면에 형성된 금속박막(5)을 화학기계적 연마방법에 의해 연마한다. 이로써, 상기 콘택홀의 내부에만 금속박막(5)이 남아 있도록 한다.Then, as shown in FIG. 1 (d), the entire surface of the selective metal thin film 4 is formed while completely filling the inside of the contact hole 10 with the metal thin film 5, and FIG. As shown in), the etched metal thin film 3 on the oxide film 2, the optional metal thin film 4 formed on the upper side and the side of the metal thin film, and the metal thin film 5 formed on the entire surface of the selective metal thin film 5 Polishing is performed by a chemical mechanical polishing method. As a result, the metal thin film 5 remains only inside the contact hole.
이후, 제 1 도(f)에 도시된 바와 같이, 금속박막(5)이 매립되어 있는 상기 콘택홀의 상부에 금속박막을 형성하여 소정의 사진식각공정에 의해 이방성 식각함으로써 금속배선(6)을 형성한다.Subsequently, as shown in FIG. 1 (f), the metal wiring 6 is formed by anisotropic etching by a predetermined photolithography process by forming a metal thin film on the contact hole in which the metal thin film 5 is embedded. do.
제2 도(a) 내지 (b)는 본 발명의 다른 실시예에 다른 반도체 소자의 콘택 형성 공정을 나타낸 요부단면도이다.2 (a) to 2 (b) are cross-sectional views of principal parts showing a contact forming process of another semiconductor device in accordance with another embodiment of the present invention.
우선, 상기 제 1 도(a) 내지 (c)에 도시된 콘택 형성 공정에 따라 반도체기판의 상부에 콘택홀을 형성한 후, 그 콘택홀의 내부를 매립하도록 금속박막(5)을 상기 선택적 금속박막(4) 전면에 형성한다. 이에 대한 도면이 제 2 도(a)에 도시되어 있다. 그런다음, 제 2 도(b)에 도시된 바와 같이, 상기 본 발명의 일실시예의 경우 금속배선 형성 이전에 실시하였던 화학기계적 연마법을 실시하지 않고, 상기 선택적 금속박막(4)을 식각정지층으로 하여 이방성 식각함으로써 금속박막(5)의 일정 부분을 식각하고 ,소정의 사진 식각 공정에 의해 금속배선(6)을 형성한다.First, a contact hole is formed in the upper portion of the semiconductor substrate according to the contact forming process shown in FIGS. 1A to 1C, and then the metal thin film 5 is formed to fill the inside of the contact hole. (4) to form on the front. A diagram of this is shown in FIG. 2 (a). Then, as shown in Figure 2 (b), in the case of the embodiment of the present invention, the selective metal thin film (4) etch stop layer without performing the chemical mechanical polishing method performed before the metal wiring formation By anisotropic etching, a portion of the metal thin film 5 is etched, and the metal wiring 6 is formed by a predetermined photolithography process.
상기 본 발명에 미세 콘택 형성 방법은 반도체 소자의 콘택홀 이외에 비아홀 형성시 동일하게 적용할 수 있다.The method of forming a fine contact according to the present invention may be equally applicable to forming a via hole in addition to the contact hole of a semiconductor device.
이상과 같이, 본 발명에서는 콘택홀 또는 비아홀 형성시 노광이 가능한 기존의 최소 선폭의 감광막 패턴을 형성하여 노광한 후, 금속박막의 일정 부위를 식각하고 ,이어서 감광막을 제거한 다음에 금속박막의 주위에 선택적으로 금속박막을 형성하여 보다 미세한 크기의 콘택홀 또는 비아홀 형성이 가능하게 되었다.As described above, in the present invention, after forming and exposing a photoresist film pattern having a conventional minimum line width that can be exposed when forming a contact hole or via hole, a certain portion of the metal thin film is etched, and then the photoresist film is removed, and then around the metal thin film. By selectively forming a metal thin film, it is possible to form contact holes or via holes of finer size.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004446A KR0144229B1 (en) | 1995-03-04 | 1995-03-04 | Method of forming contact in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004446A KR0144229B1 (en) | 1995-03-04 | 1995-03-04 | Method of forming contact in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960035799A KR960035799A (en) | 1996-10-28 |
| KR0144229B1 true KR0144229B1 (en) | 1998-08-17 |
Family
ID=19409230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950004446A KR0144229B1 (en) | 1995-03-04 | 1995-03-04 | Method of forming contact in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144229B1 (en) |
-
1995
- 1995-03-04 KR KR1019950004446A patent/KR0144229B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960035799A (en) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100443064B1 (en) | Image Reversal Method for Forming Small Scale Structures in Integrated Circuits | |
| KR20010017560A (en) | Method for forming dual damascene structure | |
| KR0144229B1 (en) | Method of forming contact in semiconductor device | |
| US5366848A (en) | Method of producing submicron contacts with unique etched slopes | |
| KR100197538B1 (en) | Forming method for metal wiring in semiconductor device | |
| KR100673099B1 (en) | A method for forming a fine pattern transistor of a semiconductor device | |
| KR100247642B1 (en) | Method for forming a contact hole in semiconductor device | |
| KR100598308B1 (en) | Method of forming a damascene pattern in a semiconductor device | |
| JP2932462B1 (en) | Surface patterning method for semiconductor manufacturing | |
| KR0144227B1 (en) | Method of contact forming | |
| KR100365752B1 (en) | Method for forming contact hole in semiconductor device | |
| JPH04291345A (en) | Pattern forming method | |
| KR100209231B1 (en) | Method of forming fine pattern | |
| KR100307488B1 (en) | Method for forming contact hole of semiconductor | |
| KR0168358B1 (en) | Method of forming fine contact hole of semiconductor device | |
| KR100256809B1 (en) | Method for forming contact hole in semiconductor device | |
| KR100396689B1 (en) | Method for manufacturing gate of semiconductor device | |
| KR0172799B1 (en) | Method for forming a fine pattern | |
| KR100382548B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR0184059B1 (en) | Method of forming metal interconnector in semiconductor device | |
| KR960007805B1 (en) | Method of forming pattern of semiconductor i.c. | |
| KR100235936B1 (en) | Method for manufacturing resist pattern | |
| KR100515372B1 (en) | Method for forming fine pattern of semiconductor device | |
| KR0137979B1 (en) | Fine contact forming method of semiconductor device | |
| KR100372657B1 (en) | Method for forming contact of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 17 |
|
| EXPY | Expiration of term |