KR960007815B1 - 입력 데이타 인코딩 방법 및 장치와, 데이타 함유 신호 처리 방법 및 장치 - Google Patents

Abstract

내용 없음.

Description

입력 데이터 인코딩 방법 및 장치와, 데이터 함유 신호 처리 방법 및 장치

제1도는 다중레벨 코드와 변조 체계를 사용하는 전화음성 대역 모뎀의 송신기의 부분의 블록도.

제2도는 제1도의 송신기에 의해 발생된 데이터 신호들을 수신하고 처리할 수 있는 전화음성대역 모뎀의 수신기 부분의 블록도.

제3도는 통상적인 전문용어 및 개념을 이해하는데 도움이 되는 도면.

제4도는 그 자체 또는 그 보다 높은 차원의 성분, 예를들면, 4차원 집단으로서 제1도의 송신기에 사용될 수도 있는 2차원 집단을 도시한 도면.

제5도는 예시적인 실시예에 사용된 4차원 집단이 어떻게 8개의 서브셋들로 분할되는가를 도시한 도면.

제6도는 제1도 송신기의 리드 솔로몬 인코더에 대해 사용되는 프레임 구조를 도시한 도면.

제7도는 제1도의 송신기의 트레리스 인코더에 의해 사용되는 특정한 트레리스 코드를 구현하는 회로를 도시한 도면.

제8도 내지 제10도는 종래기술의 차등 인코딩 방식을 구현하는 제1도 인코더의 가능한 실시예들을 도시한 도면.

제11도는 본 발명의 원리를 구현하는 제1도 인코더에 대한 일실시예를 도시한 도면

제12도는 제10도의 종래 기술 인코더와 관련하여 사용될 수도 있는 제2도 수신기에 사용되는 디코더에 대한 실시예를 도시한 도면.

제13도는 본 발명의 원리를 구현하는 제2디코더에 대한 일실시예를 도시한 도면.

* 도면의 주요 부분에 대한 부호의 설명

108,109,113,115,211 : 리이드

211,221,222,232,1110,1111 : 리이드

1121,1221,1222,1308,1321 : 리이드 1322,1701 : 리이드

본 발명은 음성대역 데이터 전송(voiceband data transmission)(예를들면, 모뎀)응용들에 이용한 다중레벨 코드화 변조(multilevel coded modulation)에 관한 것이다.

본 명세서에 사용되는 바와같이, 다중레벨 코드화 변조란 용어는 입력 데이터가 각각의 중복 코드들(redundancy codes)에 의해 제각기 코드화(encoded)되는 두 개이상의 스트림(streams)으로 분할되게 한 방식을 말한다. 코드화된 출력들(coded outputs)은 음성 대역 전화 채널(telephone channel)과 같은 통신 채널을 통한 전송을 위해 사전 선택된 신호 집단(constellation)으로부터 채널 심볼블(symbols)을 선택하는데 사용된다. 다중레벨 코드화 변조 방식을 채택한 경우의 주요 장점은, 코드 복잡도 및 디코딩(decoding)지연에 대한 제약요건을 충족시키는 동시에, 원하는 수준의 에러율 수행(error-rate performance) 또는 코딩이득(coding gain)을 제공하는 코딩 체계를 설계함에 있어서 시스템 설계자에게 보다 큰 융통성을 제공한다는 것이다.

다단계 코드를 기술하는 대표적인 논문으로서는 다음과 같은 것이 있다 : A. Ushirokawa et al, Multilevel Code for High-Speed Voiceband Data Modem, Proc. of IEEE Globecom 1989, pp. 1971-5; IEEE Information Theory Society 가 후원한 J. Wu et al, Multi-Level Multidimensional Trellis Codes, International Symposium of Information Thery, Abstracts of Papers, 1990, p.110; Pottie et al, Multilevel Codes Based on Partitioning, IEEE Transactions on Information Theroy Vvol, 35, No, 1, January 1989가 있다.

본 발명에 따라, 중첩식 다중레벨 코드(overlapped multilevel codes)라 칭하는 새로운 부류의 코드들을 발견하였다. 이러한 코드들은 인코드화될 데이터의 한 부분이 다중레벨 구조의 제1중복 코드에 의해 처리되고, 구 출력의 적어도 한 부분이 인코드화될 데이터의 적어도 또 다른 부분과 더불어 제2중복코드에 의해 처리되는 것을 특징으로 한다. 이러한 방식의 장접들중 하나는 유리한 방법으로 차동 인코딩을 다중레벨코드화 변조 체계에 도입할 수 있다는 것이다.

제1도는 다중레벨 코드와 변조 체계를 이용한 전화 음성 대역 모뎀(modem)의 송신기의 q부에 대한 블록도이다. 전체적으로 볼 때, 퍼스날 컴퓨터(personal computer)와 같은 데이터 소스(data source)(101로부터의 2진 데이터는 사전 결정된 2N 차원 신호집단(dimensional signal constellation)으로부터 취해진 2N차원 심볼들로 표현되며, 이 심볼들은 음성대역 전화 채널(150)을 통한 전송을 위해서 캐리어(carrier)사에변조된다.

제3도를 잠깐 보게 되면, 이 도면은 본 기술분야에서 통상 사용되는 몇몇 전문용어와 개념들(concepts)을 이해하는데 유요할 것이다. 전술한 각각의 심볼들은 연쇄적인 Nro 성분의 2차원(2D) 신호 포인트들(signal points)(n=1,2,3…)로 구성된다. 이러한 각각의 신호는 포인트는 소위 QAM 집단으로서 제3도에 예시적으로 도시된 사전 결정된 2D 집단내의 하나의 포인트이다. (2D 집단내의 신호 포인트들의 수는 응용분야의 필요에 따라 좌우된다) 2N 차원 심볼은 기간 T의 N개신호구간들(signaling intervals) 동안 각 신호 구간마다 하나의 신호포인트씩 전송채널에 전달된다. 어느 특정한 코드화 변조 체계에 사용된 여러 다른 모든 2N 차원 심볼들의 집합(assemblage)은 2N 차원 집단이라 칭한다.

제1도에 예시된 실시예에서, N의 값은 2이다. 즉, 신호 집단은 각 4D 심볼구간의 제1 및 제2신호 구간에서 각기 제1 및 제2의 2D 신호 집단들로부터 취한 심볼들로 구성된다. 4차원(4D) 집단이다. 예시한 바와같이, 동일한 2D 집단임 상기한 두 신호 기간에 대해 사용된다. 특히, 그 2D 집단은 예시된 바와같이 제4도에 도시된 64-신호-포인트(64-포인트) QAM 집단이다. 또한, 두 개의 2D 신호 포인트들의 모든 가능한 조합이 이 실시예에서 사용되므로, 4D 집단은 64^*=4096 4D 심볼들로 구성된다.

제1도를 다시 참조하면, 소스(101)로부터의 비트 스트림은 4D 심볼 구간당 10.8875비트의 평균속도로 스크램블러(scrambler)(104)로 클럭(clock)된다(이러한 속도의 중용성은 후술하는 바로부터 명확하게 될 것이다). 스크램블러(104)는 종래의 방식으로 데이터를 랜덤화(ramdomize)한다. 스크램블러(104)의 직렬비트 스트림출력은 직/병렬(S/P) 변환기(105)에 인가되며, S/P 변환기는 각각의 4D 심볼 구간 동안 리이드(108/109)를 통해 11비트 출력 워드(words)를 제공한다. (문맥으로부터 명백하게 되는 바와같이, 리이드(108) 또는 리이드(109)와 같은 본 명세서에 도시되고 기술된 리이드들은 제각기의 비트를 제각기 실어나르는 리이드 다발로서 이해될 것이다.) 특히, 비트들중의 두 비트는 리이드(108)상에 제공되고 나머지 9비트는 리이드(109)상에 제공된다. 상세히 후술하는 바와같이, S/P 변환기(105)는 때때로 리이드(109)상에는 어떤 비트도 제공하지 않고 리이드(108)상에 2비트만 제공할 것이다.

리이드(108/109)상의 비트들은 4D의 64-상태 트레리스 인코더(112) 및 레이트(rate) 리드 솔로몬(RS)인코더(114)로 구성된 인코더(11)에 인가된다. 특히, 리이드(108)상의 연속적인 비트 쌍들(bit paris)은 트레리스 인코더(112)에 제공되며, 인코더(112)의 리이드(113)상의 출력은 3비트를 포함한다. 이들 3비트는 4D 집단을 이루는 4096개의 4D 집단의 두 개의 2D 서브셋(a,b,c 및 d로 표시됨)으로 분할된다. 제3도는 참조 문자에 의해서 4개의 2D 서브셋들중의 어떤 것에 각각의 2D 포인트(points)가 할당되는 가를 나타낸다. 전체 4D 집단의 8개의 서브셋은 제5도에 도시된 바와같이 이루어진다. 특히, 4D 서브셋 S0은 제1 및 제2성분 2D 신호 포인트가 2D 서브셋 a 또는 2D 서브셋 b로부터 취해지는 각각의 4D 심볼로 구성된다. 이 신호는 포인트의 조합달은 4D형(type)으로 각각 지칭된(a,a) 및 (b,b)에 의해 제5도에 도시되어 있다. S1 내지 S7의 나머지 각각의 4D 서브셋은 제5도에 도시된 바와같이 2D 서브셋을 조합함으로서 또한 구성된다. 따라서, 또 다른 예로서, 4D 서브셋 S3은 제1 및 제2 성분 2D 신호포인트들이 2D 서브셋 a 및 d(4D형(a,b)) 또는 2D 서브셋 b 및 c(4D형(b,c))로부터 취해지는 각각의 4D 심볼로 구성된다. 전체 4096개의 4D 심볼과 8개의 서브셋이 있기 때문에, 각각의 4D 서브셋은 512개의 4D 심볼들을 포함한다.

이러한 실시예에서 예시적으로 사용되는 트레리스 코드를 구현하는 회로는 제7도에 도시되어 있다. 여기서 2T로 표기한 각각의 박스(box)는 2T초의 지연을 제공하는 지연요소(delay element)이고, 각각의 +는 배타적 오어(exclusive-OR) 게이트를 표시한 것이다.

통상의 트레리스 코드화 변조(TCM) 체계에서, 리이드(109)상에서 제공된 비트들은 전송을 위해서 리이드(113)상의 비트에 의해 식별된 4D 서브셋으로부터 특정한 심볼을 선택하기는데 사용되는 소위 비코드화된(uncoded) 비트들이다. 따라서, 종래의 TCM crP에서, 리이드(109)상의 각각의 9비트 워드는 식별된 4D 서브셋의 2⁹=512 4D 심볼들중 하나를 선택하는데 사용된다.

그러나, 리이드(109)상의 비트들은 직접 심볼을 선택하는데 사용되지 않고, 이들 비트는 제2인코더에 의해서 먼저 코드화되어 제2인코더로부터 출력된다. 이 출력은 식별된 서브셋으로부터 특정한 심볼을 선택하는데 사용된다. 따라서, 전체 코딩 체계는 입력 비트의 다중레벨(본 실시예의 경우 2레벨)이 이코드화된다는 점에서 다중 코드화 변조(multilevel coded modulation) 체계이다. 구체적으로 말해서, 몇몇 비트들은 트레리스 코드화되고, 나머지, 소위 비트레리스 코드화 비트들은 본 실시예에서 RS 인코더(114)에 의해 리드 솔로몬 코드화된다. 다중 레벨 코드화 변조 체계를 구현하기 위한 특정한 트레리스 인코더와 RS인 코더의 조합은 상술한 본 출원인의 동시계류중인 미합중국 특허 출원에 개시되어 있다.

RS 인코더(114)는 알려진 형태의 통상적인 GF(2⁹)의 레이트-K/K-2 시스템 인코더이다(여기서, K=158). 리드 솔로몬 코딩과 디코딩은, 예를들면, 마이클슨등(Michelson et al)의 Error Control Techniques for Digital Commuincation, Chapter 6, John Wiley and Sone, 1985에 기술되어 있다. 이와같은 인코더(114)는 그것의 출력을 RF 프레임으로 제공한다. 제6도에 도시한 바와같이, 각각의 RS 프레임은 리이드(115)상의 160(즉, K+2)개의 9-비트 RS 워드로 구성된다. RS 코드가 시스템 코드이므로, 프레임의 제1의 K=158 워드는 리이드(109)로부터의 연속적인 158개 입력워드이다. 이것들은 본 명세서에서 정보 함유 워드(informationbearing words)라 칭한다. 160개 워드 프레임의 마지막 2개 워드는 선택된 RS 코드에 따라 제1의 158개 워드의 값들에 응답하여 발생된 소위 중복 워드(redundant words)이다. 160개 워드중 어떤 단일의 잘못 복원된 하나 또는 두 개의 삭제된 것들에 대한 식별 및 수정을 가능하게 만든다. 따라서, 이러한 특정한 RS 코드는 단일 에러 수정 RS 코드라 칭한다. RS 인코더(114)의 동작은 프레임을 이루는 제1의 연속적인 158개 4D 심볼 구간의 각각에서는 9-비트 워드가 리이드(109)상에 제공되며 나머지 두 개의 4D 심볼 구간에서는 어떠한 비트들도 제공되지 않는 그러한 방법으로 S/P 변환기(105)와 동기화된다.

상술한 바와같이, 3비트는 각각의 160 4D 심볼 구간들에서 리이드(113)상에 제공된다. 따라서, 12비트는 각각의 4D 서브셋을 식별하고 나머지 9비트(리이드(115))는 그 서브셋의 특정한 심볼을 선택한다. 이들 비트는 4D, 64-QAM 집단 맵퍼(mapper)(120)에 제공되며, 4D, 64-QAM 배열 맵퍼(120)는 선택된 4D 심볼의 두 개의 성분 2D 신호 포인트의 표현(예, x와 ywhkvy)을 출력한다. 이들 표현은 통상의 변조기(141)에 인가되며, 변조기(141)는 이들 2D 신호 포인트를 표현하는 데이터 함유 대역 통과(passband) 데이터 신호를 채널(150)에 인가한다.

상기한 바와같이, 데이터 소스(101)를 클럭킹하여 4D 심볼 구간당 10.8875비트의 평균속도로 데이터를 제공하는 이유를 이제 알 수 있을 것이다. 집단의 409 4D 심볼들중에서 특정한 것을 선택하는데 필요한 12비트들중에서, 하나의 중복 비트는 트레리스 인코더에 의해 도입되고 0.1125(9=비트×2/160)비트들, 즉, 두 개의 중복 워드의 비트들의 평균은 RS 인코더에 의해서 도입된다. 그결과, 소스(101)에 대한 데이터율은 4D 심볼 구간당(12-1-0.1125)=10.8875 비트일 것을 필요로 한다.

이제, 제2도의 수신기를 참조한다.

수신기는 제1도의 송신기에 의해서 발생된 대역 통과 데이터 신호를 채널(150)로부터 수신한다. 이 신호는 통상의 방식으로 신호 포인트들의 시퀸스(sequence)를 복원하는 이퀼라이저/복조기(equalizer/demodulator)회로(210)에 인가되고, 리이드(211)를 통해서 디코더(22), 특히 최대 가능성 디코더(220)에 제공된다. 회로(210)가 완전히 보상할 수 없는 왜곡(distortion) 및 다른 채널 이상현상(anomalies) 때문에, 리이드(211)상의 신호 포인트는 전송된 2D 신호 포인트들로부터 2D 신호공간(space)에서 다소변위된다. 그 이름이 암시하는 바와같이, 최대 가능성 디코더(220)의 기능은 a) 실제로 전송된 4D 심볼의 가장 가능성 있는 시퀸스가 어떤 것인지를 트레리스 이코더(112)에 의해 사용된 트레리스 코드의 지식(knowledge)을 기초로 해서 결정하고, b) 리이드(221) 및 리이드(222)상에 이들 4D 심볼들 즉, 송신기에서 리이드(108) 및 리이드(115)상의 비트에 각각 대응하는 11비트를 제공하는 것이다.

제2도의 수신기에 수행되는 프로세싱(processing)의 나머지는 송신기에서 수행되는 프로세싱의 역으로 된다. 따라서, 특히, 디코더(22)내의 RS 디코더(230)는 158개 정보 함유 9-비트 워드를 복원하기 으;헤사 f;d;e,)222)상의 160개 9-비트 워드의 각각의 수신된 프레임에 대해 동작한다. 상술한 바와같이, 특히, 디코더는 최대 가능성 디코더(220)에 의해서 제공된 어느 에러변질(error-corrupted) 단일 9-비트워드 또는 두 개의 삭제된 워드를 식별하고 수정할 수 있다. 158개의 수정된 정보 함유 워드들의 스트림은 리이드(232)상에 RS 디코더(230)에 의해서 제공된다. 그리고 나서 리이드(221) 및 리이드(232)상의 11비트는 병/직렬변환기(270)에 의해서 직렬 형태로 변환되고, 디스크램블러(286)에 의해서 디스크램블되고, 예를들어, 메인프레임컴퓨터(mainframe computer)일 수도 있는 데이터 싱크(sink)(290)에 인가된다.

이때에는, 차등 인코딩이 송신시스템에서 수행되지 않는다고 가정했으나, 실제로, 이것은 전화 음성대역 데이터 전송을 비롯한 많은 응용에 잇어 상당히 중요하다. 그러나, 후술할 바와같이, 다중레벨 코드화 변조 체계에 차등인코딩을 포함시키는 것은 종래 기술에 따른 방식으로 반드시 수행할 수 있는 것은 아니다.

먼저, 소위 위상히트(phase hits) 및 또 다른 채널현상(phenomena)이 이퀼라이거/복조기(210)의 출력에 나타나는 바와같은 수신된 신호 포인트들이 전송된 신호 포인트들의 위상화전된(phase-rotated) 것들로 되게 하는 것을 보상하기 위해서는 음성대역 데이터 전송 및 또 다른 시스템 차등 인코딩이 요구됨을 기억할 것이다. 실제 전형적으로 사용되는 집단들이 위상 대칭을 나타내므로, 수신기 회로는 발생된 에러를 표시하지 않고서 그 집단의 다른 신호 포인트로서 전송된 신호 포인트를 잘못 인식할 가능성이 있다. 예를들면, 제4도의 2D 집단에서, 90°의 매수 만큼 회전된 한 포인트가(포인트들간의 공간(space)내에 들어가는 것과는 반대로) 집단의 또다른 포인트로 된다. 따라서, 집단은 90°의 위상 대칭을 가진다라고 말한다. 유사하게, 180° 회전시에만 이러한 특성을 나타내는 집단은 180°위상 대칭을 가진다라고 말한다. 이러한 회전(rotation)을 보상하기 위해서, 소위 차등 인코딩을 사용하여 특정한 심볼들에 의해서가 아니라 두 개의 연속적으로 전송된 심볼들 간의 위상차에 의해서 전송되는 하나이상의 데이터 비트를 표현하는 것은 잘 알려져 있다.

차동 인코딩을 트레리스 코드화 변조를 사용하는 시스템에서 구현하기 위해서는 특정한 기준을 충족시켜야만 한다. 그 기준은 유효한 서브셋들의 시퀸스(sequence)가 집단의 위상 대칭에 대응하는 양(예를들면, 90°)만큼 회전한 후에, 또 다른 유효 서브셋들의 시퀸스로 되는 특성을 선택된 트레리스 코드가 나타내야만 한다는 것이다. 게다가, 차등 디코딩의 설계에서는, 여러 다른 분할들이 서브셋의 회전에 대해 끼칠 수도 있는 영향을 고려해야 한다. 사실상, 본 명세서에 제1 경우, 제2 경우 및 제3경우로 지칭되는 3가지 가능한 경우들이 있다.

제1의 경우, 집단의 서브셋의 심볼들은 항상 집단의 어느 위상 대칭에 대응하는 양만큼 회전하고 나면 동일 서브셋의 심볼들로 된다.

제2의 경우, 집단의 서브셋의 심볼들은 항상 집단의 어느 위상 대칭에 대응하는 양만큼 회전하고 나면 동일 서브셋의 심볼들로 된다.

제3의 경우는 제1경우와 제2의 경우의 조합이다. 즉, 집단에서 서브셋의 심볼들은 a) 집단의 적어도 하나의 위상 대칭에 대응하는 양만큼 회전한 후에 다른 서브셋의 심볼로 되고, b) 집단의 적어도 또다른 하나의 위상 대칭에 대응하는 양만큼 회전하고나면 동일 서브셋의 심볼들로 된다. 따라서, 상술한 4D 코드에서, 서브셋 S0는 a) 90° 및 270°회전시에 서브셋 S4로 되고, b) 180°회전시에 그대로 유지된다.

이제, 이들 요건이 다중레벨 코드 구현에 어떻게 영향을 미치는지를 생각해 보기로 한다.

집단의 대칭 및 분할이 제1경우를 얻기 위한 그러한 것이라면, 종래 기술에서 사용되는 바와같은 차등인코딩 방식을 채택하는 것이 적당하다. 구체적으로 말해서, 차등적으로 하나 이상의 트레리스 코드화 비트는 코드화하나 비트레리스 코드화 비트는 그 어느것도 코드화하지 않는다. 제8도는 이러한 구성을 구현하는 인코더(11)의 일실시예를 도시한 것이다. 비트레리스 코드화 비트는 RS 인코더(814)에 의해서만 코드화 되지만, 트레리스 코드화 비트는 차등적으로 차등 인코더(807)에 의해서 코드화된 후에 트레리스 인코더(812)에 의해 트레리스 코드화 된다. 본 기술분야의 통상의 지식을 가진자라면 잘 이해하듯이, 전형적으로 차등 인코더는 병렬로 제공되는 전형적으로 1비트 또는 2비트의 서브셋에 대해 동작하며, 다른 나머지 비트들은 변하지 않은 상태로 단순히 차등 인코더를 통과한다.

상보형(complementary) 디코딩 구조(도시되지 않음)는 수신기의 디코더(22)를 구현하는데 사용될 것이다.

집단의 대칭 및 분할이 제2의 경우를 얻기 위한 그러한 것이라면, 종래기술에서 사용되는 바와같은 차등 인코딩 방식을 채택하는 것이 적당하다. 구체적으로 말해서, 차등적으로 하나 이상의 비트레리스 코드화 비트들은 코드화하나 트레리스 코드화 비트는 그 어느 것도 코드화하지 않는다. 제9도는 이러한 구성을 구현하는 인코더(11)의 일실시예를 도시한 것이다. 트레리스 코드화 비트는 트레리스 인코더(912)에 의해서만 코드화 되자만, 비트레리스 코드화 비트는 RS 인코더(914)에 의해 코드화 되고 난 후에 차등 인코더(904)에 으해서 차등적으로 코드화된다(상보형 디코딩 구조(도시되지 않음)는 수신기의 디코더(22)를 구현하는데 사용될 것이다).

덧붙여서, 차등 인코더가 동작하는 방법은 RS 코드의 에러 수정 능력이 이 경우에 증가되어 위상회전 문제 및 차등 디코더가 없을 때에 얻을 수도 있는 성능과 동일한 성능을 제공되게 할 것이라는 점도 밝힌다.

제3의 경우는 트레리스 코드화 비트 및 비트레리스 코드화 비트가 모두 차등적으로 코드화될 것을 요구한다. 본 발명의 특징에 따라 이러한 중요한 문제가 해결된다. 그 문제는 다음과 같이 이해될 수 있다.

제9도에 예시한 바와같이, 일반적으로, 어느 RS 코드 비트를 차등적으로 코드화하려는 경우에는 송신기에서 RS 인코딩을 하고난 후에 수행해야 하는 것이 바람직하다. 상보적으로 차등 디코딩은 RS 디코딩전에 수신기에 수행되어져야 한다. 그 이유로는 비트레리스 코드화 비트들이 회전하고 난 후에 위상이 변했다면, 통상의 RS 인코더가 일반적으로 적절히 기능을 수행할 수 없기 때문이다. 따라서, RS 디코딩 보다 먼저 수신기에 차등 디코딩을 수행하면, (트레리스 인코더의 적정한 선택을 가정했을 때) RS 디코더 입력 비트들에 어떠한 위상 회전의 영향도 없게 될 것이다.

이러한 방식은 비트레리스 코드화 비트들만이 차등적으로 코드화(제2의 경우에 대응하는 제9도에 도시된 상황임)될 경우에는 실제로 효율적이지만, 차등적으로 코드화 되는 비트가 비트레리스 코드화 비트 뿐만 아니라 트레리스 코드화 비트를 포함(제3의 경우)할 때마다 미묘하지만 매우 의존적으로 처리되어져야 하기 때문이다. 이 경우에 대해서 사용될 수도 있는 인코더(11)의 구조가 제10도에 도시된다. 여기서, RS 인코더(1014)에 의해 생성된 RS 인코드 비트는 차등 인코더(1007)에 의해서 트레리스 코드화 비트와 함께 상호 의존적으로 코드화 되고, 그 결과의 차등적으로 코드화된 트레리스 코드화 비트는 트레리스 즉, RS 코드를 사용하지 않고서 얻은 비트레리스 코드화 비트에 대한 성능의 레벨까지 떨어졌다. 비트레리스 코드화 비트의 에러율 성능이 RS 디코더(1230)의 처리에 따라 차후 향상되는 사실은 아무 소용이 없다. 따라서, 전체 에러율 성능의 향상은 전혀 실현되지 않는다.

본 발명에 따르면, 이러한 문제는 트레리스 인코드화될 차등적으로 인코드화된 비트를 RS 인코더의 출력으로부터 도출해 내는 방식으로 비트를 처리함으로써 극복된다. 이같은 점에서, RS 코드 및 트레리스 코드는 중첩(overlap)되는데, 이것을 중첩식 다중레벨코드(overlapped multilevel codes)라고 칭한다. 실험적인 검사로부터 전체 중첩식 다중레벨 코드에 대한 에러율 성능(코딩이득)이 트레리스 코드에 의해 제공된 본래의 레벨로 복원되는 것이 확인되었다. 따라서, 특히 제11도를 보게 되면, 트레리스 인코더(1112)에 제공되기 전에 차등 인코더(1107)에 통상적으로 제공될 리이드(108)상에 나타나는 비트들중의 하나가 리이드(109)상의 비트레리스 코드화 비트와 함께 RS 인코더(1114)(리이드(1121))에 대신 제공되는 것을 알 수 있다. 이것은 차등적으로 인코드화 되는 비트들이 트레리스 코드화 비트 및 비트레리스 코드화 비트인 상술한 인코더(1012)에 전달된다. 디코더(22)로서 사용될 수도 있는 상보형 구조는 제12도에 도시한 바와같이 최대 가능성 디코더(1220), 차등 디코더(1207) 및 RS 디코더(1230)를 포함한다.

제10도 및 제12도의 인코더/디코더 조합은 위상회전에 대한 보상에 관해 실제로 효율적일 것이다. 그러나, 이러한 상호 의존적인 처리의 경우 RS 디코더에 의한 비트레리스 코드화 비트의 처리전에 비스레리스 코드화 비트내의 최대 가능성 디코더에 의해 만들어진 에러는 차등 디코더의 출력에 나타나는 트레리스 코드화 비트에 에러를 유발시킨다는 것을 알았다. 따라서 최대 가능성 디코더(1220)의 리이드(1222)상에 나타나는, 즉, RS 디코더(1230)에 의한 RS 디코딩되기 전의 비트레리스 코드화 비트 출력의 에러율 성능은 트레리스 코드화 비트의 에러율을 결정할 것이고, 그 결과 전체 에러율 성능(코딩 이득)을 결정할 것이다. 그 이유는, RS 인코딩이 전체 코딩 체계에 포함되면, 비트레리스 코드화 비트의 에러율 성능이 트레리스 코드화 비트에 대한 것보다 더 큰 레벨로 높아져 후자가 전체 에러율 성능을 지배할 수 있게 되기 때문이다. 그러나, 트레리스 코드화 비트의 에러율 성능은 제1의 경우에 얻은, 즉, RS 코드를 사용하지 않고서 얻은 비트레리스 코드화 비트에 대한 성능의 레벨까지 떨어진다. 비트레리스 코드화 비트의 에러율 성능이 RS 디코더(1230)의 처리에 따라 차후 향상되는 아무 소용이 없다. 따라서, 전체 에러율 성능의 향상은 전혀 실현되지 않는다.

제11도 구조의 구현에서, 여러 가지 특징들 및 동작 매개 변수들(parameters)은 상술한 것과 다를 것이다. 예를들어, 각 RS 워드에서 비트의 수는 9가 아닌 10이다. 이때, 단일 에러 수정 RS 코드가 아닌 이중 에러 수정(double-error-correction) RS 코드가 요구되는데, 그 이유는 차등 디코더 출력이 인가되는 연속적인 10-비트 워드쌍들 간의 차이가 있을 때 형성되기 때문이다. 따라서, 차등 디코더의 입력에서의 단일 에러 워드는 그것의 출력에서 두 개의 에러 워드를 발생한다. 따라서, 상술한 바에 비추어볼 때, RS 인코더(1114)에 사용하기 위한 예시적인 코드는 GF(2¹⁰)의 레이트-K/K+4 시스템 인코더이다(K=156). 게다가, RS 인코더)1114)의 동작은, 9-비트(2-비트 워드)가 프레임을 이루는 제1의 156개의 연속적인 4D 심볼 구간의 각각에서 리이드(109)(리이드(108))에 제공되며 어떠한 비트도(1비트가) 나머지 4개의 4D 심볼 구간에서 제공되지 않는(되는) 방법으로 S/P 변환기(105)의 동작과 동기화된다. 이들 4개의 구간동안에 인코더(114)는 상술한 4개의 중복워드를 출력한다. 더욱이, 프레임당 두 개가 아닌 4개의 중복워드가 있고, RS 워드당 9비트가 아닌 10비트가 있기 때문에, 간단한 계산으로부터, 소스(101)로부터의 비스트림이 4D 심볼 구간당 평균 10.75비트의 평균속도로 스크램블러(104)로 클럭되어야 함을 알 수 있을 것이다.

더욱 일반적으로 말하며, 중첩식 다중레벨 코드는 코드화 되는 데이터의 한 부분이 먼저 다단계 구조의 제1중복 코드에 의해 처리된다. 따라서, 코드화 되는 데이터의 또다른 부분과 함께 이러한 제1인코더의 출력의 한 부분은 제2중복 코드에 의해 처리된다.

제11도의 구조 및 이것에 의해 수행도는 처리는(리이드(109) 및 리이드(1121)상의)입력 데이터의 제1부분이 적어도 제1중복 코드에 의해 코드화 되는(RS 인코더(1114)에 으해 구현됨)것, 본 실시예에서는 차등 인코딩에 의해 코드화 되는 것(차등 인코더(1107)에 의해 구현됨)을 관찰함으로써 설명될 수도 있다. 따라서, (리이드(1110) 및 리이드(1115)상의) 차등 인코더 출력을 포함하는 제1인코드화된 신호가 제공된다. 동시에, 리이드(1111)상의)입력 데이터의 제2부분은 제2중복코드에 의해(리이드(1110)상의) 제1인코드화된 신호의 제1부분과 함께 인코드화 되어(트레리스 인코드(1112)에 의해 구현됨), (리이드(113)상의)제2인코드화된 신호로서 제공된다.

상보적인 처리는 수신기에 수행된다. 따라서, 제13도에 도시된 바와같이, 리이드(1321)상의 최대 가능성 디코더(1320)에 의한 출력인 트레리스 코드화 비트는 차등 인코더(1307)에 제공된다. 최대 가능성 디코더(1320)에 의해서 리이드(1322)상에 제공된 두 개의 트레리스 코드화 비트들중, 하나의 비트는 차등 디코더(1307)에 제공되고, 나머지 비트는 바로 리이드(221)상에 제공된다. 리이드(1308)상의 차등 디코더(1307)의 출력 비트들은 RS 디코더(1330)에 의해 RS 코드화된다. 리이드(1121)상의 비트에 대응하는 상기한 후자의 한 출력비트는 리이드(221)에 제공된다. 나머지 비트는 리이드(232)에 제공된다.

전술한 것은 단순히 본 발명의 원리를 예시한 것이다. 예를들어, 본 발명은 두 개의 코딩 레벨로 구성된 특정한 다중레벨 코드화 변조체계와 관련하여 본 명세서에 예시되어 있다. 그러나, 본 발명의 코딩 레벨이 3개 이상인 체계에 사용될 수도 있는데, 이 경우, 본 발명에 의한 중첩(overlapping)은 여전히 두 개의 2레벨에만 제한되거나 두 개 이상의 레벨로 확장될 수 있다. 게다가, 본 발명은 에시적인 실시예에서의 트레리스 코드 및 RS 코드와 같은 어느 특정한 형태의 중복 코드와 함께 사용되어야만 하는 것도 아니고 어느 특정한 집단등에도 제한되어야 하는 것이 아니다.

더욱이, 본 명세서에서는 어떻게 본 발명에 따라 중첩식 다중레벨 코딩이 차등 인코딩/디코딩을 필요로 하는 다중레벨 코드화 변조 환경에서 특히 유리하게 사용될 수 있는지를 개시하였지만, 당업자라면, 차등 인코딩/디코딩을 필요로 하지 않는 환경에서 중첩식 다중레벨 코드들을 사용하는 이유를 알 수 있을 것이다.

더욱이, 본 발명은 개개의 기능 블록, 예를들면, 인코더, 맵퍼등으로 구현되는 것으로 예시하였으나, 이들 블록의 하나 이상의 기능들은 적당히 프로그램된 하나 이상의 프로세서들(processors), 디지털 신호 처리(DSP)칩 등을 사용하여 수행될 수도 있다. 따라서, 청구 범위에서 언급되는 각각의 여러 수단(means)이, 몇몇 실시예들에서, 특별히 그 수단의 기능을 수행하도록 설계된 특정한 회로에 대응하지만, 이러한 수단은, 또다른 실시예들에서, 회로가 문제의 기능을 수행케하는 저장된 프로그램 명령어들(program instructions)과 프로세서계 회로(processor-based circuitry)의 조합에 대응할 수도 있다.

따라서, 본 기술분야에서 통상의 지식을 가진자라면, 본 명세서에 명확히 도시되거나 기술되지는 않았지만, 볼 발명의 정신과 범주내에 속하며 본 발명의 원리를 구현하는 여러 가지 다양한 수많은 장치를 고안할 수 있음을 알 수 있을 것이다.

Claims (13)

1. ((108 및 109)상의) 입력 데이터를 인코딩하기 위한 것으로, ((1114)에서) 적어도 제1중복크드를 사용하여 ((109,1121)상의) 상기 입력 데이터의 제1부분을 ((114,1107)에서) 인코딩해서 ((1110)상의) 적어도 제1부분을 가진 ((115,1110)상의) 제1인코드화된 신호를 제공하는 단계를 포함하는 입력 데이터 인코딩방법에 있어서, 상기 제1인코드화된 신호의 제1부분과 함께 ((1111)상의) 상기 입력 데이터의 제2부분을 ((1112)에서) 제2중복코드를 사용하여 인코딩해서 (1113)상의) 제2인크드화된 신호를 제공하는 단계를 더 포함하는 것을 특징으로 하는 입력 데이터 인코딩 방법.
2. 제1항에 있어서, 적어도 상기 제2인코드화된 신호를 나타내는 신호를 ((120)에서) 발생하는 단계와, 상기 발생된 신호를 통신 채널(150)에 ((141)에서) 제공하는 단계를 더 포함하는 입력 데이터 인코딩방법.
3. 제2항에 있어서, 상기 발생단계는 사전결정된 신호 집단(제4도)으로부터 선택된 채널 심볼들의 시퀸스(sequence)를 ((120)에서)발생하는 단계를 포함하는 입력 데이터 인코딩 방법.
4. ((1114)에서) 적어도 제1중복코드를 사용하여 ((109,1121)상의) 상기 입력 데이터의 제1부분을 ((1114,1107)에서) 인코딩해서 ((1110)상의) 적어도 제1부분을 가진 ((115,1110)상의 제1인코드화된 신호를 제공하고, 상기 제1인코드화된 신호의 상기 제1부분과 함께 ((1111)상의) 상기 입력 데이터의 제2부분을 ((1112)에서) 제2중복코드를 사용하여 인코딩해서 ((113)상의) 제2인코드화된 신호를 제공하고, 적어도 상기 제2인코드화된 신호에 응답하여 ((120,141)에서)발생시킨 형태의 데이터 함유신호를 통신 채널로부터 수신처리하여 처리하는 방법에 있어서, 상기 수신된 신호를 상기 제2중복코드에 따라 ((1320)에서) 디코딩하여 상기 입력 데이터의 상기 제2부분과 상기 제1인코드화된 신호를 나타내는 신호를 복원하기 위한 제1디코딩 단계와; 상기 복원된 상기 제1인코드화된 신호를 상기 제1중복코드에 따라 ((1330)에서) 디코딩하여 상기 입력 데이터의 상기 제1부분을 복원하는 단계를 포함하는 것을 특징으로 하는 데이터 함유 신호 처리 방법.
5. 제4항에 있어서, 상기 제2중복코드는 트레리스 코드(trellis code)이며, 상기 디코딩 단계들중 제1디코딩 단계는 최대 가능성 디코딩(maximum likelihood decoding)을 포함하는 데이터 함유 신호 처리 방법.
6. 적어도 제1중복코드를 사용하여 입력 데이터의 제1부분을 인코딩해서 적어도 제1 및 제2부분을 가지는 제1인코드화된 신호를 제공하기 위한 제1인코딩 수단(1114,1107)을 포함하는 입력 데이터 인코딩 장치에 있어서, 제2중복코드를 사용하여 상기 제1인코드화된 신호의 상기 제1부분(상기 제2부분은 아님)과 함께 상기 입력 데이터의 제2부분을 인코딩해서 제2인코드화된 신호를 제공하기 위한 제2인코딩 수단(1112)을 더 포함하는 것을 특징으로 하는 입력 데이터 인코딩 장치.
7. 제6항에 있어서, 상기 제2인코드화된 신호를 나타내는 신호 및 상기 제1인코드화된 신호의 상기 제2부분을 발생하는 수단(120)과, 상기 발생된 신호를 통신 채널에 제공하기 위한 수단(141)을 더 포함하는 입력 데이타 인코딩 장치.
8. 제7항에 있어서, 상기 발생수단(120)은 사전 결정된 신호 집단으로부터 채널 심볼들의 시퀸스를 선택하기 위한 수단(120)을 포함하는 입력 데이터 인코딩 장치.
9. 제6항에 있어서, 상기 인코딩 수단들중 제1인코딩 수단은 상기 제1중복코드를 사용하여 상기 입력 데이터의 상기 제1부분을 인코딩하기 위한 인코딩 수단(1114)과; 결과의 데이터를 차등적으로 인코딩하는 수단(1107)을 포함하며, 차등적으로 인코드화된 데이터의 제1 및 제2부분은 각기 상기 제1인코드화된 신호의 상기 제1 및 제2부분에 포함되는 입력 데이터 인코딩 장치.
10. 제8항에 있어서, 상기 제2종복코드가 트레리스 코드인 입력 데이터 인코딩 장치.
11. ((1114)에서) 제1중복코드를 사용하여 ((109,1121)상의) 입력 데이터의 제1부분을 ((1114)에서)인코딩해서 제1인코드화된 신호((1114)의 출력을 제공하고, 상기 제1인코드화된 신호를 ((1107)에서), 차등적으로 인코딩해서 ((115,1110)상의) 제1 및 제2부분을 가진 차등적으로 인코드화된 신호를 제공하고, 상기 입력데이타의 제2부분을 상기 차등적으로 인코드화된 신호의 상기 제1부분과 함께 제2중복코드를 사용하여 ((1112)에서) 인코딩해서 제2인코드화된 신호를 제공하고, 상기 차등적으로 인코드화된 신호의 제2부분과 제2인코드화된 신호에 응답하여 ((120,141)에서) 발생시킨 형태의 데이터 함유신호를 통신채널로부터 수신하여 처리하는 장치에 있어서, 상기 수신된 신호를 상기 제2중복코드에 따라 디코딩하여 상기 입력 데이터의 사기 제2부분 및 상기 차등적으로 인코드화된 신호를 복원하기 위한 수단(1320)과, 상기 복원된 차등적으로 인코드화된 신호를 차등적으로 디코딩하여 상기 제1인코드화된 신호를 복원하기 위한 제2 디코딩 수단(1307)과, 상기 복원된 제1인코드화된 신호를 상기 제1중복코드에 따라 디코딩하여 상기 입력 데이터의 상기 제1부분을 복원하기 위한 제3디코딩 수단(1330)을 포함하는 것을 특징으로 하는 데이터 함유 신호 처리장치.
12. 제11항에 있어서, 상기 제2중복코드는 트레리스 코드이고, 상기 디코딩 수단들붕의 제1디코딩 수단은 최대 가능성 디코더인 데이터 함유 신호 처리장치.
13. 제12항에 있어서, 상기 제1중폭코드는 리드솔로몬 코드(Reed-solomon)인 데이타 함유 신호 처리장치.