KR960006942B1

KR960006942B1 - 위상 고정 회로

Info

Publication number: KR960006942B1
Application number: KR1019910024314A
Authority: KR
Inventors: 이가형
Original assignee: 삼성전자주식회사; 강진구
Priority date: 1991-12-24
Filing date: 1991-12-24
Publication date: 1996-05-25
Also published as: KR930015359A

Abstract

내용 없음.

Description

위상 고정 회로

제1도는 본 발명의 실시 회로도.

제2도는 본 발명의 위상 비교 검출회로 및 가변 전류 공급원과 저역 통과 필터에 대한 구체 회로도.

제3도는 본 발명의 각 노우드(Node)별 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

Q1-Q62 : 트랜지스터 R1-R57 : 저항

C1,C2,C3 : 콘덴서

본 발명은 위상 고정 회로(Phase Locked Loop)회로에 관한 것으로 특히 비데오 신호에서 칼라 버스트(Color Burst)신호만을 분리해 내기 위한 위상 버스트 게이트(Burst Gate Pulse)를 만드는데 적합한 회로이다.

종래의 버스트 게이트 펄스를 만들어 내기 위한 위상 고정 회로는 수평 동기 신호(H-Sync)를 기준으로 하나 캡춰 레인지(Capture Range)와 록킹 레인지(Locking Range)는 500㎐이내로 되어 있는 관계로 기존의 위상 고정 회로는 회로 구성 소자들의 오차와 온도변화및 흔들림에 의하여 프리런닝(Free Running)상태의 주파수가 기준 신호의 주파수와 멀리 떨어져 있는 상태가 발생될 수 있다.

상기와 같은 상태가 발생하면 주파수의 풀 아우트 레인지(Pull Out Range)는 매우 작기 때문에 지터(Jitter)성분등의 작은 진동량으로도 록킹 상태를 잃어 버릴수 있는 상태가 될수 있으며 또한 록킹되는데 오랜 시간이 걸리는 문제가 발생된다.

본 발명은 상기된 단점을 없애고자 안출된 것으로 슈미트 트리거회로를 사용하여 출력되는 구형파 신호의 라이징 타임(rising time)과 폴링 타임(falling time)을 크게 향상시킬 수 있는 한편 바이폴라 선형 집적 회로를 사용하여 생산원가를 하락시킬수 있는 것이다.

이를 첨부도면에 의거 상세히 설명하면 다음과 같다.

전압 제어 발진기에서 발진되는 발진 주파수와 기준 주파수와의 위상을 비교하고 상기 비교출력을 저역통과 필터에서 DC전압으로 변환시킨후 상기 DC전압변화에 따라 발진 주파수가 변하게 구성되는 위상 고정 회로에 있어서, DC바이어스가 일정하게 잡힌 트랜지스터(Q1-Q4)의 구동에 따라 저항(R10)에 흐르는 전류를 균등하게 분배시켜 일정전류를 공급한는 트랜지스터(Q6-Q11)와, 상기 트랜지스터(Q6-Q11)에서 분배된 전류공급을 받아 동작되고 다단 연결된 트랜지스터(Q20-Q24)의 동작에 따라 발진 동작하는 트랜지스터(Q25)(Q26)(Q30)(Q31)와, 상기 트랜지스터(Q25)(Q26)(Q30)(Q31)의 출력 주파수를 출력시키는 트랜지스터(Q32-Q39)의 발진 주파수와 다단 연결된 트랜지스터(Q40-Q48)를 통하여 인가되는 기준신호와의 위상을 비교하는 트랜지스터(Q49-Q52)와, 상기 트랜지스터(Q49-Q52)의 구동을 선택하고 수평 펄스 입력에 의하여 스위칭 동작이 선택되는 트랜지스터(Q53-Q55)와, 상기 트랜지스터(Q52)의 출력 전압을 DC 전압으로 변환시켜 발진 위상 콘트롤 전압으로 출력시키는 저항(R50)및 콘덴서(C2)(C3)와, 상기 발진 위상 콘트롤 전압과 다단 연결된 트랜지스터(Q56-Q62)의 구동에 따라 가변 전류를 공급하는 저항(R52)으로 구성되어진다.

즉 본 발명은 수평 펄스 입력에 의하여 그 구동이 선택되는 트랜지스터(Q53-Q55)를 구비하고 상기 트랜지스터(Q53-Q55)에 에미터 커플되어 구성되고 그 베이스단을 입력으로 하며 발진 주파수를 빠른 시간에 기준 주파수에 록킹시키는 트랜지스터(Q51)(Q51)(Q56)(Q57)를 구비하며 상기 트랜지스터(Q51)(Q52)(Q56)(Q57)의 콜렉터에 연결되고 전류 밀러를 형성시킨 트랜지스터(Q49)(Q50)(Q58)(Q59)의 콜렉터에 연결되고 전류 밀러를 형성시킨 트랜지스터(Q49)(Q50)(Q58)(Q59)를 구비한후 상기 트랜지스터(Q58)의 콜렉터에 전류를 공급하는 저항(R52)을 구비하여 된 것이다.

여기서 트랜지스터(Q50)(Q58)의 콜렉터 전압에 의해 저항(R52)을 흐르는 전류량이 가변되어 발진주파수를 변화시키게 구성한다.

이와같은 구성의 본 발명을 제1도에 의거 작용효과를 설명한다.

저항(R1)(R2)에 의해 트랜지스터(Q1)의 베이스 전압은 DC바이어스가 잡히게 되고, 트랜지스터(Q3)(Q4)와 저항(R4)및 트랜지스터(Q7)에 의해 트랜지스터(Q2)의 베이스 전압 또는 트랜지스터(Q1)와 같은 전압으로 DC 바이어스가 잡히게 된다.

이같이 트랜지스터 (Q1)(Q2)의 DC바이어스가 잡히게 되면 저항(R10)을 통하여 흐르는 전류의 량은 결정되고 상기 저항(R10)을 통하여 흐르는 전류량은 트랜지스터(Q7-Q11)를 통하여 5등분 되어진다.

여기서 트랜지스터(Q8-Q11)를 통하여 흐르는 전류는 트랜지스터(Q21)의 콜렉터 전류의 일부가 된다.

또한 트랜지스터(Q21)(Q14)의 베이스로 인가되는 바이어스1(BIAS1)노우드와 필터 아우트 노우드(FILTER OUT)의 전위가 같다면 트랜지스터(Q7)을 통하여 흐르는 전류는 트랜지스터(Q6)의 전류가 되고 이는 트랜지스터(Q19)의 전류가 되기 때문에 이 전류의 소오스(Source)는 트랜지스터(Q13)와 트랜지스터(Q15)를 통하여 흐르는 전류이고 이 전류는 트랜지스터(Q16)(Q17)에 의해 트랜지스터(Q21)의 콜렉터 전류가 되어진다.

그리고 트랜지스터(Q21)를 통하여 흐르는 전류는 트랜지스터(Q22-Q24)에 밀러(Mirror)되어 같은 전류가 흐르게 된다.

또한 트랜지스터(Q25)(Q26)과 트랜지스터(Q30)(Q31)은 차동 증폭기로 구성되어 있고 트랜지스터(Q31)의 콜렉터와 트랜지스터(Q37)의 베이스 및 저항(R33)과 트랜지스터(Q30)을 통한 패스(Path)는 포지티브 피드백(Positive Feed Back)을 이루고 있기 때문에 트랜지스터(Q25)(Q26)과 트랜지스터(Q30)(Q31)는 온,오프 스위칭 동작을 수행하게 된다.

만약 트랜지스터(Q25)(Q31)가 '온'되고 트랜지스터(Q26)(Q30)이 '오프'됐다면 트랜지스터(Q24)를 통한 전류는 트랜지스터(Q27)에 전달되고 이 전류는 트랜지스터(Q28)에 밀러되어 흐르기 때문에 트랜지스터(Q24)에 흐르는 전류를 I라 하면 트랜지스터(Q25)의 콜렉터 전류는 트랜지스터(Q22)(Q23)에 의하여 2I가 된다.

그러므로 2차전류 I는 콘덴서(C1)에 충전되어 있던 전하량이 방전해 형성되어야 하므로 콘덴서(C1)의 충전 전하는 방전하게 된다.

이때 전압과 전류관계는 V=1/C ^t ₀i(t) dt가 되고 i(t)=I이므로 트랜지스터(Q25)(Q31)의 베이스단의 전위는 직선적으로 낮아지게 된다.

만약 트랜지스터(Q25)(Q31)의 베이스의 전위가 낮아지다 트랜지스터(Q26)(Q30)의 베이스 전압 근방에 오게 되면 트랜지스터(Q31)를 통하여 흐르는 전류의 량이 줄어듬과 동시에 트랜지스터(Q31)의 콜렉터 전위가 높아지게 되어 트랜지스터(Q26)(Q30)의 베이스 전압이 높아지게 되므로 순식간에 트랜지스터(Q25)(Q31)은 '오프'되고 트랜지스터(Q26)(Q30)은 '온'되어진다.

이같은 트랜지스터(Q25)(Q31)는 '오프'되고 트랜지스터(Q26)(Q30)은 '온'되게 되면 콘덴서(C1)는 전류의 방출을 할 수 없게 되고 트랜지스터(Q27)를 통하여 흐르는 전류I는 트랜지스터(Q28)에 밀러되어 콘덴서(C1)가 충전되게 되므로써 트랜지스터(Q25)(Q31)의 베이스 전위는 선형적으로 높아지게 된다.

마찬가지로 트랜지스터(Q25)(Q31)의 베이스 전위가 높아지다가 트랜지스터(Q26)(Q30)의 베이스 전위근방까지 높아져 트랜지스터(Q31)가 동작하기 시작하면서 트랜지스터(Q31)의 콜렉터 전위가 낮아지기 시작해 순식간에 트랜지스터(Q25)(Q31)와 트랜지스터(Q26)(Q30)는 상태를 바꾸게 된다.

상기와 같이 트랜지스터(Q25)(Q26)(Q30)(Q31)가 온,오프 동작을 반복하면서 발진단은 구성되지만 상기 트랜지스터(Q7)를 통하여 흐르는 전류량은 트랜지스터(Q13)(Q15)로 양분되었다고 가정했지만 실제로는 필터 아우트 노우드의 전압고 바이어스 1의 노우드 전위는 같지 않고 필터 아우트 노우드의 전위는 저역 통과 필터의 출력으로써 쉴새없이 기준(reference)신호와 발진 신호와의 위상차를 따라 변하게 된다.

따라서 필터 아우트 노우드의 전위가 높아지게 되면 트랜지스터(Q13)을 통하여 흐르는 전류는 많아지고 이와는 반대로 트랜지스터(Q15)를 통하여 흐르는 전류량은 줄어들게 되어 전체적으로 트랜지스터(Q21)의 전류량을 줄어들게 된다.

즉 발진주파수의 개략식은이기 때문에 발진블록의 발진주파수는 줄어들게 되고 필터 아우트 노우드의 전압이 낮아지게 되면 발진 블록의 발진 주파수는 늘어나게 되며 이러한 발진 주파수는 위상비교부에 전달되어 발진 주파수의 위상과 기준신호의 위상을 서로 비교하게 된다.

다음은 제2도를 참고하여 설명한다.

먼저 수평 동기 신호(H-pulse)가 오픈(open)되어져 있다면 트랜지스터(Q53-Q55)는 '온'되게 되고 이에 따라 트랜지스터(Q56)(Q57)도 '온'되어져 트랜지스터(Q56)의 콜렉터 전위는 바이어스 1노우드의 전압과 같게 된다.

만약 저항(R52)을 적당한 값으로 설정하면 필터 아우트 노우드의 전위는 트랜지스터(Q56)의 콜렉터 전위와 거의 같게 된다.

이때 프리 런(free run)주파수가 기준주파수 근방에 있게끔 저항(R10)의 값을 조절하면 필터 아우트 노우드 전위보다 트랜지스터(Q56)의 콜렉터 전위가 높을 경우 저항(R52)을 통하여 필터 아우트 노우드로 전류가 공급되어 필터 아우트 노우드의 전압은 더 높은 율로 높아지게 되고

상기와 반대로 필터 아우트 노우드 전위보다 트랜지스터(Q56)의 콜렉터 전위가 낮을 결우 필터 아우트 노우드에서 트랜지스터(Q56)의 콜렉터측으로 전류가 흘러 필터아우트 노우드의 전압을 낮추는 쪽으로 동작하게 된다.

그리고 저항(R52)을 통하여 흐르는 전류의 량은 록킹상태에서는 크지 않으나 언록킹(unlocking)되어 있는 상태에서는 크게 되므로 가변전류 공급원으로 동작해 빠른 풀이 다임(pull in range)을 갖게 할 수 있다.

또한 트랜지스터(Q48)의 에미터 전위와 발진 주파수 입력(VCO-IN)에 의해 트랜지스터(Q51)(Q52)가 온,오프 되어지기 때문에 트랜지스터(Q54)를 통하여 흐르는 전류량 만큼 트랜지스터(Q51)(Q52)의 어느한쪽에서 흐르게 되나 트랜지스터(Q49)(Q50)에 의해 흐르는 전류는 같으므로 트랜지스터(Q51)가 '온'되고 트랜지스터(Q52)가 '오프'되었을 때에는 도면에 표시된 12방향으로 전류가 흐르게 되어 필터 아우트 노우드의 전압은 높아지게 되고, 트랜지스터(Q51)가 '오프'되고 트랜지스터(Q52)가 '온'되었을 때에는 도면에 표시된 13방향으로 전류가 흘러 필터 아우트 노우드 전압은 낮아지게 된다.

또한 버스트 게이트 펄스를 만들기 위한 위상 고정 회로라면 고정 회로라면 수평펄스의 중간에서 출력의 스테이트(state)가 변해야 하므로 트랜지스터(Q53)의 베이스에 수평펄스가 들어온다면 수평펄스가 들어온다면 수평펄스가 '하이'일때만 트랜지스터(Q53-Q56)가 '온'되므로 수평펄스와 발진 입력단의 위상비교를 하게 된다.

이렇게 위상 비교된 신호는 저역 통과 필터를 거쳐 DC전압 성분으로 변화된 후 제1도의 필터 아우트 노우드로 입력되어 계속해서 발진주파수의 위상을 변화시키게 되며 상기된 동작을 반복하므로써 본 발명의 위상 공정 회로는 록킹되어진다.

한편 본 발명의 각 노우드별 타이밍도는 제3도에 도시된 바와 같다.

이상에서와 같이 본 발명은 바이폴라 선형회로를 사용하여 IC화 하기쉽기 때문에 생산원가를 줄일수 있고 또한 빠른 라이징 타임과 폴링 타임을 갖게 되며 가변전류 공급원을 사용하기 때문에 빠른 풀 타임(pull time)과 넓은 캡취 레인지(Capture Range)를 찾을 수 있다.

Claims

전압제어 발진기의 발진주파수와 기준신호와의 위상을 비교하여 DC전압으로 변환시키고 상기 DC전압 변화에 따라 발진 주파수를 변화시키는 위상 고정 회로에 있어서, DC바이어스가 일정하게 잡힌 트랜지스터(Q1-Q4)의 구동에 따라 저항(R10)에 흐르는 전류를 균등하게 분배시켜 일정전류를 공급하는 트랜지스터(Q6-Q11)와, 상기 트랜지스터(Q6-Q11)에서 분배된 전류공급을 받아 동작되고 다단 연결된 트랜지스터(Q20-Q24)의 동작에 따라 발진 동작하는 트랜지스터(Q25)(Q26)(Q30)(Q31)의 출력 주파수를 출력시키는 트랜지스터(Q32-Q39)의 발진주파수와 다단 연결된 트랜지스터(Q40-Q48)를 통하여 인가되는 기준신호와의 위상을 비교하는 트랜지스터(Q49-Q52)와, 상기트랜지스터(Q49-Q52)의 구동을 선택하고 수평 펄스 입력에 의하여 스위칭 동작이 선택되는 트랜지스터(Q53-Q55)와, 상기 트랜지스터(Q52)의 출력 전압을 DC전압으로 변환시켜 발진 위상 콘트롤 전압으로 출력시키는 저항(R50)및 콘덴서(C2)(C3)와, 상기 발진 위상 콘트롤 전압과 다단 연결된 트랜지스터(Q56-Q62)의 구동에 따라 가변 전류를 공급하는 저항(R52)을 연결 구성시킨 것을 특징으로 하는 위상 고정 회로.
제1항에 있어서, 저항(R52)을 통하여 흐르고 저항(R50)및 콘덴서(C2)(C3)로 구성된 필터에서 DC전압으로 변환되는 전류는 트랜지스터(Q50)(Q58)의 콜렉터 전압차에 의하여 그 흐름이 가변되는 것을 특징으로 하는 이상 고정 회로.