KR960004462B1 - Process for producing memory capacitor in semiconductor device - Google Patents
Process for producing memory capacitor in semiconductor device Download PDFInfo
- Publication number
- KR960004462B1 KR960004462B1 KR1019920014195A KR920014195A KR960004462B1 KR 960004462 B1 KR960004462 B1 KR 960004462B1 KR 1019920014195 A KR1019920014195 A KR 1019920014195A KR 920014195 A KR920014195 A KR 920014195A KR 960004462 B1 KR960004462 B1 KR 960004462B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- tantalum
- tantalum pentoxide
- silicon
- capacitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
제1도 및 제2도는 본 발명에 따른 오산화탄탈륨막을 구비한 커패시터의 제조방법의 일실시예를 나타낸 공정 순서도.1 and 2 are process flowcharts showing one embodiment of a method of manufacturing a capacitor having a tantalum pentoxide film according to the present invention.
제3도는 본 발명에 사용된 증착장치의 구성을 나타낸 도면.3 is a diagram showing the configuration of a deposition apparatus used in the present invention.
제4도는 본 발명에 따른 오산화탄탈륨막의 증착 속도와 온도와의 관계를 나타낸 그래프.4 is a graph showing the relationship between the deposition rate and the temperature of the tantalum pentoxide film according to the present invention.
제5도는 본 발명에 따른 오산화탄탈륨막의 증착 온도와 열처리시 두께 변화와의 관계를 나타낸 그래프.5 is a graph showing the relationship between the deposition temperature of the tantalum pentoxide film according to the present invention and the thickness change during heat treatment.
제6도는 상기 제5도에서 측정한 오산화탄탈륨막의 두께를 TEM으로 촬영한 사진을 나타낸 도면.FIG. 6 is a photograph showing a TEM photograph of the thickness of the tantalum pentoxide film measured in FIG. 5. FIG.
제7도는 본 발명에 따른 오산화탄탈륨막의 증착 온도와 굴절률과의 관계를 나타낸 그래프.7 is a graph showing the relationship between the deposition temperature and the refractive index of the tantalum pentoxide film according to the present invention.
제8도는 각각 다른 증착 온도에서 증착한 오산화탄탈륨막을 산소 열처리한 후 커패시터를 형성했을 때 누설 전류 밀도와 인가 전계와의 관계를 나타낸 그래프.8 is a graph showing the relationship between leakage current density and applied electric field when a capacitor is formed after oxygen heat treatment of a tantalum pentoxide film deposited at different deposition temperatures.
제9도는 각 온도에서 170Å의 오산화탄탈륨막을 증착한 후 산소 열처리를 거쳐 만든 커패시터의 산화막 환산 유효 두께를 나타낸 그래프.9 is a graph showing the effective thickness of an oxide film of a capacitor formed by depositing a tantalum pentoxide pentoxide film having a temperature of 170Å at each temperature and performing oxygen heat treatment.
제10도는 고온 및 저온에서 증착한 오산화탄탈륨막의 산소 열처리 전후에 상기 오산화탄탈륨막 내에 존재하는 실리콘 및 탄소의 함량을 나타낸 도면.FIG. 10 is a diagram showing the contents of silicon and carbon present in the tantalum pentoxide film before and after oxygen heat treatment of the tantalum pentoxide film deposited at a high temperature and a low temperature.
본 발명은 반도체 장치의 커패시터 제조 방법에 관한 것으로, 특히 유전체막으로 오산화탄탈륨막을 사용하는 반도체 장치의 커패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor manufacturing method of a semiconductor device, and more particularly, to a capacitor manufacturing method of a semiconductor device using a tantalum pentoxide film as a dielectric film.
최근 반도체 제조 기술의 발달과 메모리 소자의 응용 분야가 확장되어 감에 따라 대용량의 메모리 소자 개발이 진척되어 있는데, 특히 1개의 메모리 셀(cell)을 1개의 커패시터와 1개의 트랜지스터로 구성함으로써 고집적화에 유리한 DRAM(Dynamic Random Access Memory)의 괄목할 만한 발전이 이루어져 왔다.Recently, as the development of semiconductor manufacturing technology and the application field of memory devices are expanded, the development of large-capacity memory devices is progressing. In particular, one memory cell is composed of one capacitor and one transistor, which is advantageous for high integration. Significant advances have been made in Dynamic Random Access Memory (DRAM).
이 DRAM의 개발은 3년에 4배의 고집적화를 달성하게 되었는데, 현재 DRAM의 집적도는 4Mb DRAM이 양산 단계에 접어들었고, 16Mb는 양산을 향해 빠른 속도로 개발이 진행 중이며 64Mb 및 256Mb는 개발을 위한 연구가 활발히 진행되고 있다.The development of this DRAM has achieved 4 times higher integration in three years. Currently, the density of DRAM is in the mass production stage of 4Mb DRAM, 16Mb is rapidly developing toward mass production, and 64Mb and 256Mb are for development. Research is actively underway.
이러한 반도체 메모리 장치는 정보의 독출과 저장을 위해 큰 정전 용량을 가져야 하는데, 집적도가 4배 증가할 때 칩(chip) 면적이 1.4배의 증가에 그침으로서 상대적으로 메모리 셀의 면적은 1/3배 줄어들게 되어, 기존의 커패시터 구조로서는 한정된 면적 내에서 충분히 큰 셀 정전용량을 확보할 수 없다. 따라서 작은 면적 내에서 보다 큰 정전용량을 얻기 위한 방법의 연구가 요구되었는데, 이 방법은 보통 다음의 3가지로 나눠질 수 있다. 즉, 첫째는 유전체막의 두께 감소, 둘째는 커패시터의 유효면적 증가, 셋째는 유전상수가 큰 물질의 사용이 그것이다.Such a semiconductor memory device must have a large capacitance for reading and storing information. When the density increases by 4 times, the chip area increases by 1.4 times, and the area of the memory cell is 1/3 times that of the memory cell. As a result, the existing capacitor structure cannot secure a sufficiently large cell capacitance within a limited area. Therefore, the study of the method to obtain a larger capacitance in a small area was required, which can be divided into three ways. That is, the first is to decrease the thickness of the dielectric film, the second is to increase the effective area of the capacitor, and the third is to use a material having a large dielectric constant.
이중에서 세번째의 경우, 메모리 소자의 집적도가 증가함에 따라 작은 메모리 셀 면적 내에서 큰 유전 용량을 확보하기 위하여 고유전 물질이나 강유전 물질을 커패시터용 유전체막으로 사용하는 것이다. 이러한 고유전 물질로는, 오산화탄탈륨(Ta2O5), 산화이트륨(Y2O3), 이산화하프늄(HfO2) 등의 산화물이 보고되어 왔으나, 유전 상수와 재료 자체의 열역학적 안정성 등에서 오산화탄탈륨이 현재 가장 유망한 재료로 보고되어지고 있다.In the third case, the high dielectric material or ferroelectric material is used as the dielectric film for the capacitor in order to secure a large dielectric capacity in a small memory cell area as the degree of integration of the memory device increases. As such high dielectric materials, oxides such as tantalum pentoxide (Ta 2 O 5 ), yttrium oxide (Y 2 O 3 ), and hafnium dioxide (HfO 2 ) have been reported, but tantalum pentoxide, such as the dielectric constant and the thermodynamic stability of the material itself, has been reported. It is currently reported as the most promising material.
상기 오산화탄탈륨은 박막에서도 22~25정도의 유전율을 나타내고, 화학 기상 증착(Chemical Vapor Deposition : CVD)법에 의한 성막도 가능하다. CVD성막법으로는 저압 화학 기상 증착(LPCVD)법, 플라즈마 화학 기상 증착(PECVD)법, 광화학 기상 증착(Photo-CVD)법 등 다양한 성막법이 제안되고 있다. 그 중에서 상기 PECVD법에 의해 형성된 오산화탄탈륨 박막은 이온 충격(ion bombardment)에 의해 막이 치밀하고, 탄소(C)를 전혀 함유하지 않는(carbon-free) 막이 얻어져 침적된 상태에서 상기 LPCVD법에 의해 형성된 오산화탄탈륨 박막보다 전기적특성이 우수하다. 반면에, 상기 LPCVD법에 의해 형성된 오산화탄탈륨 박막은 누설 전류가 크고, 파괴 전압이 작다는 단점을 가지고 있다. 그러나, 이러한 단점을 가지고 있음에도 불구하고 저온 형성, 우수한 단차 피복력, 양산성 때문에 큰 애스팩트 비(aspect ratio)를 갖는 3차원 메모리 셀 구조에 대한 적용이 널리 이루어지고 있다. 그러나, 상술한 단점으로 인해 상기 오산화탄탈륨을 현재 제품에 적용하기에는 문제점이 있다.The tantalum pentoxide has a dielectric constant of about 22 to 25 even in a thin film, and can be formed by chemical vapor deposition (CVD). As the CVD film forming method, various film forming methods such as low pressure chemical vapor deposition (LPCVD), plasma chemical vapor deposition (PECVD), and photochemical vapor deposition (Photo-CVD) have been proposed. Among them, the tantalum pentoxide thin film formed by the PECVD method is dense by an ion bombardment and a carbon-free film is obtained and deposited by the LPCVD method. The electrical properties are superior to the formed tantalum pentoxide thin film. On the other hand, the tantalum pentoxide thin film formed by the LPCVD method has a disadvantage of large leakage current and small breakdown voltage. However, despite these disadvantages, the application to the three-dimensional memory cell structure having a large aspect ratio has been widely made due to low temperature formation, excellent step coverage, and mass production. However, there are problems in applying the tantalum pentoxide to current products due to the above-mentioned disadvantages.
따라서 상기와 같은 문제점을 해결하기 위하여 소니사에서는 미국 특허 4,734,340에 한가지 기술을 개시하였는데, 상기 오산화탄탈륨 박막에 티타늄(Ti) 또는 이산화티타늄(TiO2)을 첨가하여 전기적 특성을 개선하고자 하였다. 즉, 상기 특허에서는 탄탈륨의 원료와 티타늄의 원료를 동시에 공급할 수 있는 설비를 제작하여 상기 티타늄과 탄탈륨을 동시에 증착함으로써 티타늄이 첨가된 오산화탄탈륨막을 형성하였다. 이때, 상기 탄탈륨의 원료로는 탄탈륨펜타에톡사이드(Ta(OC2H5)5)를, 티타늄의 원료로는 티타늄테트라아이소프로폭사이드(Ti(iso-OC3H7)4)를 사용하였다. 상기 특허에서는 오산화탄탈륨막에 티타늄을 첨가시킴으로써 전기적인 특성이 개선되었는데, 상기 티타늄이 1.8%로 첨가되었을 때 그 개선 효과는 가장 우수하였다. 상기 티타늄을 첨가할 경우 누설 전류 밀도는 1MV/cm의 전계에서 약 5×E-9A/cm2으로 매우 우수하였으며, 전극 의존성이 없어 항상 우수한 특성을 나타내었다.Therefore, in order to solve the above problems, Sony has disclosed one technology in US Patent 4,734,340, and attempted to improve electrical characteristics by adding titanium (Ti) or titanium dioxide (TiO 2 ) to the tantalum pentoxide thin film. That is, in the above patent, a facility capable of simultaneously supplying a raw material of tantalum and a raw material of titanium was fabricated to deposit the titanium and tantalum at the same time to form a tantalum pentoxide film containing titanium. In this case, tantalum pentaethoxide (Ta (OC 2 H 5 ) 5 ) is used as a raw material of tantalum, and titanium tetraisopropoxide (Ti (iso-OC 3 H 7 ) 4 ) is used as a raw material of titanium. It was. In the patent, the electrical properties were improved by adding titanium to the tantalum pentoxide film, and the improvement was most excellent when the titanium was added at 1.8%. When the titanium was added, the leakage current density was very good at about 5 × E-9A / cm 2 at an electric field of 1 MV / cm, and always showed excellent characteristics because there was no electrode dependency.
그러나, 상기 특허에 제시된 방법을 적용하기 위해서는 기존의 설비에서 티타늄을 공급하기 위한 공급 장치를 새롭게 추가하여야 하며, 1.5%~2.5%의 티타늄 농도를 재현성 있게 조절하는 것이 무척 힘들다. 또한, 일반적인 화학 증착법에서 성분의 수가 많아질수록 공정은 훨씬 어려워진다. 또한, 상기 산화티타늄막은 막 형성시에 쉽게 주상(柱狀 : columnar) 구조를 형성하기 때문에, 만일 상기 오산화탄탈륨막 내에 산화 티타늄이 모여 응집할 경우 상기 오산화탄탈륨막의 주상 구조를 따라 누설 전류가 증가되는 등의 문제점을 초래하여 전기적 특성을 오히려 열화시킬 수도 있다.However, in order to apply the method proposed in the patent, it is necessary to add a new supply device for supplying titanium in the existing equipment, and it is very difficult to reproducibly adjust the titanium concentration of 1.5% to 2.5%. In addition, in general chemical vapor deposition, the larger the number of components, the more difficult the process becomes. In addition, since the titanium oxide film easily forms a columnar structure at the time of film formation, leakage current increases along the columnar structure of the tantalum pentoxide film if titanium oxide aggregates and aggregates in the tantalum pentoxide film. It may cause a problem such as to deteriorate the electrical characteristics rather.
따라서, 본 발명의 목적은 오산화탄탈륨막을 유전체막으로 사용하여 누설 전류를 감소시킬 수 있는 반도체 장치의 커패시터 제조 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a method for manufacturing a capacitor of a semiconductor device which can reduce leakage current by using a tantalum pentoxide film as a dielectric film.
상기 목적을 달성하기 위하여 본 발명은, 반도체 기판 상에 제1전극을 형성하는 공정; 상기 제1전극위에 오산화탄탈륨막으로 유전체막을 형성하는 공정; 및 상기 유전체막 위에 제2전극을 형성하는 공정을 구비하는 반도체 장치의 커패시터 제조 방법에 있어서, 상기 오산화탄탈륨막은 410℃ 이하의 온도에서 저압 화합 기상 성장(LPCVD)법에 의하여 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법을 제공한다.The present invention to achieve the above object, the step of forming a first electrode on a semiconductor substrate; Forming a dielectric film on the first electrode with a tantalum pentoxide film; And forming a second electrode on the dielectric film, wherein the tantalum pentoxide film is formed by low pressure chemical vapor deposition (LPCVD) at a temperature of 410 ° C. or less. A capacitor manufacturing method of a semiconductor device is provided.
본 발명의 바람직한 실시예에 의하면, 상기 제1전극은 실리콘을 함유한 도전층이고, 상기 유전체막은 다공질의 오산화탄탈륨막으로 형성한다. 이때, 상기 오산화탄탈륨막은 탄탈륨 원료로 탄탈륨펜타에톡사이드를 사용하고, 반응 가스로 산소를 사용하여 형성한다. 또한, 상기 오산화탄탈륨막에 실리콘을 확산하기 위하여 상기 오산화탄탈륨막을 증착하는 단계 후에, 산소 분위기, 질소 분위기, 100mTorr~1,000mTorr의 진공 분위기, 또는 이들의 조합된 분위기 등의 한 분위기 하에서 650℃~1000℃ 사이의 고온 공정을 1회 이상 포함하는 열처리 공정을 통해 실리콘을 함유한 상기 제1전극 도전층으로부터 실리콘 원자를 상기 오산화탄탈륨막 내로 확산시킨다. 이때, 상기 오산화탄탈륨막에 첨가된 실리콘 원자는 상기 오산화탄탈륨막 중의탄탈륨 원자와 치환되는데, 그 치환되는 양은 상기 탄탈륨 원자 전체 양의 3%~30%이다.According to a preferred embodiment of the present invention, the first electrode is a conductive layer containing silicon, and the dielectric film is formed of a porous tantalum pentoxide film. In this case, the tantalum pentoxide film is formed by using tantalum pentaethoxide as a tantalum raw material and using oxygen as a reaction gas. In addition, after the deposition of the tantalum pentoxide film to diffuse silicon into the tantalum pentoxide film, 650 ℃ ~ 1000 under one atmosphere such as oxygen atmosphere, nitrogen atmosphere, vacuum atmosphere of 100mTorr ~ 1,000mTorr, or a combination thereof A silicon atom is diffused into the tantalum pentoxide film from the first electrode conductive layer containing silicon through a heat treatment process including one or more high temperature processes between degrees Celsius. At this time, the silicon atoms added to the tantalum pentoxide film are substituted with tantalum atoms in the tantalum pentoxide film, and the amount of substitution is 3% to 30% of the total amount of the tantalum atoms.
그리고, 상기 오산화탄탈륨막에 실리콘 원자를 첨가하는 공정은 실리콘 원료와 탄탈륨 원료를 동시에 주입하거나, 또는 오산화탄탈륨막과 실리콘 산화막을 박막 상태로 번갈아 증착하는 단계와, 열처리 공정을 통하여 상기 오산화탄탈륨막과 실리콘 산화막이 상호 확산하게 하는 단계를 거쳐 이루어질 수 있다. 이때, 상기 실리콘 원료로는 테오스를, 탄탈륨 원료로는 탄탈륨펜타에톡사이드를 각각 사용하고, 상기 실리콘 산화막의 1회 증착 두께는, 계속되는 열처리 공정에서 상기 실리콘 산화막 내의 실리콘 원자가 오산화탄탈륨막내로 충분히 확산될 수 있도록 20Å 이하로 한다.The adding of silicon atoms to the tantalum pentoxide film may include simultaneously injecting a silicon raw material and a tantalum raw material, or alternately depositing a tantalum pentoxide and silicon oxide film in a thin film state and performing a heat treatment process. The silicon oxide film can be made through the step of interdiffusion. In this case, the silicon raw material is used as the theos, tantalum raw material is tantalum penta ethoxide, and once deposition thickness of the silicon oxide film, the silicon atoms in the silicon oxide film in the subsequent heat treatment process is sufficiently in the tantalum pentoxide film 20 로 or less so as to spread.
본 발명에 따른 오산화탄탈륨막은 저온에서 형성한 막이 매우 다공질이기 때문에 산소 분위기에서 열처리하는 동안 하부 전극(커패시터의 제1전극)으로 사용되는 실리콘계의 도전 물질의 실리콘 원자가 상기 다공질의 오산화탄탈륨막의 내로 쉽게 확산되어 막이 자연스럽게 오산화탄탈륨과 실리콘 산화물의 혼합물이 된다. 이러한 방법으로 오산화탄탈륨막의 내부에 첨가된 실리콘 산화막은 유전율을 오산화탄탈륨막에 비해 떨어지지만 전계에 대한 파괴 내압이 크므로, 종래 오산화탄탈륨막만으로 이루어진 유전체막보다 훨씬 우수한 유전체막을 제공할 수 있다.In the tantalum pentoxide film according to the present invention, since the film formed at low temperature is very porous, silicon atoms of a silicon-based conductive material used as a lower electrode (first electrode of a capacitor) are easily diffused into the porous tantalum pentoxide film during heat treatment in an oxygen atmosphere. The film naturally forms a mixture of tantalum pentoxide and silicon oxide. In this way, the silicon oxide film added to the inside of the tantalum pentoxide film has a lower dielectric constant than the tantalum pentoxide film, but has a high breakdown voltage against an electric field, and thus a dielectric film much better than a conventional dielectric film composed of only a tantalum pentoxide film can be provided.
이하, 첨부한 도면을 참조하여 본 발명을 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described the present invention.
제1도 및 제2도는 본 발명에 따라 실리콘이 도우핑된 오산화탄탈륨막을 구비한 커패시터의 제조 방법의 일실시예를 나타낸 공정 순서도이다.1 and 2 are process flowcharts showing one embodiment of a method for manufacturing a capacitor having a silicon doped tantalum pentoxide film according to the present invention.
제1도는 제1도전층(13)의 형성 공정을 도시한 것으로, 제1도전형의 반도체 기판(10)상의 커패시터의 제1전극으로 사용되는 제1도전층(13) 예컨대 불순물이 도우핑된 다결정 실리콘을 형성한다. 이때, 상기 제1도전층으로는 상기 불순물이 도우핑된 다결정 실리콘 이외에 실리콘계의 도전층, 즉 실리콘을 함유한 도전층이라면 어떠한 물질이라도 가능하다.FIG. 1 illustrates a process of forming the first conductive layer 13. The first conductive layer 13 used as a first electrode of a capacitor on the semiconductor substrate 10 of the first conductive type, for example, is doped with impurities. To form polycrystalline silicon. In this case, the first conductive layer may be any material as long as it is a silicon-based conductive layer, that is, a conductive layer containing silicon, in addition to the polycrystalline silicon doped with the impurity.
제2도는 유전체막(15)의 형성 공정을 도시한 것으로, 먼저 상기 실리콘계의 제1도전층(13) 위에 오산화탄탈륨막을 형성하되, 상기 오산화탄탈륨막은 410℃ 이하의 저온에서 LPCVD법을 이용하여 다공질(porpus)의 막으로 형성한다. 이어서, 열처리 공정을 거침으로써 상기 실리콘계 제1도전층의 실리콘이 상기 다공질의 오산화탄탈륨막 내로 확산되도록 하여 상기 실리콘이 도우핑된 오산화탄탈륨막(15), 즉 유전체막을 형성한다. 이때, 상기 실리콘 오산화탄탈륨막 내에 도우핑 되기 때문에 약간의 유전율 감소는 있지만, 누설 전류 밀도와 파괴 내압이 현저히 개선되는 효과를 얻을 수 있다. 여기서, 상기 실리콘의 도우핑 방법은, ① 실리콘 원료와 탄탈륨 원료를 동시에 주입하거나, ② 오산화탄탈륨과 실리콘산화막을 박막 상태로 번갈아 증착한 후 열처리를 통해 산화 확산(이때, 상기 실리콘 산화막의 1회 증착 두께는, 계속되는 열처리 공정에서 상기 실리콘 산화막 내의 실리콘 원자가 오산화탄탈륨막 내로 충분히 확산될 수 있도록 20Å 이하로 한다)하게 하는 등 여러 가지 방법을 사용할 수도 있다. 이때, 상기 실리콘 원료로는 테오스(TEOS : Tetra-Ethyl-Ortho-Silicate, Si(ortyo-OC2H5)4)를, 상기 탄탈륨 원료로는 탄탈륨펜타 에톡사이드를 각각 사용한다. 또한, 상기 다공질의 오산화탄탈륨막의 형성 후 실시하는 열처리 공정은, 산소 분위기, 질소 분위기, 100mTorr~ 1,000mTorr의 진공 분위기, 또는 이들을 조합한 분위기에서 열처리를 약 650℃~1000℃ 사이의 고온에서 1회 이상 이루어지고, 이때 상기 실리콘 원자는 상기 다공질의 오산화탄탈륨막내로 확산되면서 상기 오산화탄탈륨막 중의 탄탈륨 원자와 치환되는데, 그 치환되는 양은 상기 탄탈륨 원자 전체 양의 3%~30%가 치환된다.FIG. 2 illustrates a process for forming the dielectric film 15. First, a tantalum pentoxide film is formed on the silicon-based first conductive layer 13, wherein the tantalum pentoxide film is porous by using LPCVD at a low temperature of 410 ° C or lower. Formed with a film of (porpus). Subsequently, the silicon of the silicon-based first conductive layer is diffused into the porous tantalum pentoxide film by undergoing a heat treatment process, thereby forming the tantalum pentoxide pentoxide film 15, that is, a dielectric film doped with silicon. At this time, since the doping in the silicon tantalum pentoxide film has a slight decrease in dielectric constant, leakage current density and breakdown voltage can be remarkably improved. Here, the doping method of the silicon, ① injecting the silicon raw material and tantalum raw material at the same time, or ② by depositing alternating tantalum pentoxide and silicon oxide film in a thin film state and then oxidative diffusion through heat treatment (at this time, once deposition of the silicon oxide film The thickness can be used in various ways, such as at a thickness of 20 kPa or less so that silicon atoms in the silicon oxide film can be sufficiently diffused into the tantalum pentoxide film in the subsequent heat treatment step. In this case, Teos (TEtra: Tetra-Ethyl-Ortho-Silicate, Si (ortyo-OC 2 H 5 ) 4 ) is used as the silicon raw material, and tantalum penta ethoxide is used as the tantalum raw material. The heat treatment step performed after the formation of the porous tantalum pentoxide film is performed once at a high temperature of about 650 ° C to 1000 ° C in an oxygen atmosphere, a nitrogen atmosphere, a vacuum atmosphere of 100 mTorr to 1,000 mTorr, or a combination thereof. In this case, the silicon atoms are diffused into the porous tantalum pentoxide film and replaced with tantalum atoms in the tantalum pentoxide film, and the amount of substitution is 3% to 30% of the total amount of the tantalum atoms.
여기서, 상기 테오스는 일반적으로 산화막(SiO2)을 형성할 때 원료 물질로 가장 널리 쓰이는 물질 중의 하나이며, 상기 SiO2형성시 테오스로부터 실리콘(Si)이 떨어져 나오는지, SiO2+혹은, SiO2가 떨어져 나오는지는 알 수가 없으나, 모두다 가능하다는 것만 알려진 사실이다. 따라서, 상기 오산화탄탈륨의 침적시에, 상기 탄탈륨 펜타에톡사이드(Ta(OC2H5)5)와 산소(O2)를 흘려주어서 침적을 조장하게 되는데, 이때 상기 탄탈륨펜타에톡사이드에서 탄탈륨(Ta), 산화탄탈륨(TaO, 혹은 Ta2O) 등이 나올 수 있지만 일반적으로 상기 탄탈륨펜타에톡사이드는 탄탈륨의 소오스(source)이고 산소가 산화체(酸化體 : oxidant)라고 알려져 있으므로, 상기 테오스를 실리콘의 소오스라고 명명한다. 일반적으로 오산화탄탈륨의 제조 공정이 산소 가스를 산화체로써 공급하는 공정이므로 테오스만 공급하면 쉽게 SiO2가 얻어진다. 상기 오산화탄탈륨막 내의 실리콘은 원칙상 SiO2형태로 존재하나, 앞서 언급한 바와 같이 상기 테오스에서 실리콘도 떨어져 나올 수 있다고 알려져 있기 때문에 오산화탄탈륨막 내에 존재하는 실리콘은 SiO2상태, 즉 실리콘 산화물 상태뿐만 아니라, 순수한 실리콘 원자 상태로 존재한다고 할 수도 있다.Here, the theos is generally one of the materials most widely used as a raw material when forming an oxide film (SiO 2 ), the silicon (Si) is separated from the theos when forming the SiO 2 , SiO 2+ or SiO 2 Does not know if it comes off, but all are known. Therefore, upon deposition of the tantalum pentoxide, the tantalum pentaethoxide (Ta (OC 2 H 5 ) 5 ) and oxygen (O 2 ) are flowed to promote deposition, wherein the tantalum at the tantalum pentaethoxide (Ta), tantalum oxide (TaO, or Ta 2 O) and the like, but generally the tantalum pentaethoxide is a source of tantalum and oxygen is known as an oxidant. Theos is called the source of silicon. In general, since the manufacturing process of tantalum pentoxide is a process of supplying oxygen gas as an oxidant, SiO 2 can be easily obtained by supplying only the theos. The silicon in the tantalum pentoxide film exists in the form of SiO 2 in principle, but since it is known that silicon can be released from the theos as mentioned above, the silicon present in the tantalum pentoxide film is in a SiO 2 state, that is, a silicon oxide state. In addition, it can be said to exist in the state of pure silicon atoms.
상기 실리콘의 도우핑 방법 중에 ① 실리콘 원료와 탄탈륨 원료를 동시에 주입하는 방법을 살펴보면, 상기 실리콘 원료인 테오스와 탄탈륨 원료인 탄탈륨펜타에톡사이드, 산화체인 산소를 동시에 흘려주면 실리콘 도우핑된 오산화탄탈륨막을 공동 침적(co-deposition)과정을 통해 형성할 수 있다. 실제 저압 화학 기상 성장(Low Pressure Chemical Vapor Deposition : LPCVD)법에 의해서는 상기 두 가지 원료를 사용한다고 하여도 공동 침적은 일어나지 않는다. 먼저, 테오스와 산소에 의한 산화막(SiO2)의 침적은 600℃~850℃에서 일어나고, 탄탈륨 펜타에톡사이드와 산소에 의한 오산화탄탈륨막의 오산화탄탈륨의 침적은 300℃~600℃ 정도에서 일어나기 때문에 상기 산화막과 오산화탄탈륨막의 형성이 교차되는 600℃ 부근에서 공동 침적을 꾀해야 한다. 그러나, 상기 600℃ 부근에서 상기 오산화탄탈륨막의 침적율(deposition rate)이 너무 빨라서 박막을 제조하기가 거의 불가능하다. 따라서, 실제로 이를 실현하기 위해서는 400℃ 근처에서 플라즈마(plasma) 가스 분위기 하에서 침적하고, 테오스, 탄탈륨펜타에톡사이드 및 산소의 조합을 이용한 PECVD법을 사용해야만 한다.In the silicon doping method, the method of injecting the silicon material and the tantalum material at the same time shows that the silicon doped tantalum pentoxide layer is formed by simultaneously flowing the theos, which is the silicon material, the tantalum pentaethoxide, and the oxygen, which is the oxide. It can be formed through a co-deposition process. In fact, by using the Low Pressure Chemical Vapor Deposition (LPCVD) method, even if the two raw materials are used, co-deposition does not occur. First, deposition of the oxide film (SiO 2 ) by the theos and oxygen occurs at 600 ° C. to 850 ° C., and deposition of tantalum pentoxide of the tantalum pentoxide film by tantalum pentaethoxide and oxygen occurs at about 300 ° C. to 600 ° C. Co-deposition should be made at around 600 ° C. where the formation of the oxide film and tantalum pentoxide film intersects. However, the deposition rate of the tantalum pentoxide film in the vicinity of 600 ° C. is so fast that it is almost impossible to produce a thin film. Therefore, in order to actually realize this, a PECVD method using a combination of theos, tantalum pentaethoxide, and oxygen must be used by depositing in a plasma gas atmosphere near 400 ° C.
계속되는 후속 공정에서 상기 유전체막 위에 커패시터의 제2전극으로 사용되는 도전층을 형성함으로써 커패시터를 완성할 수 있다.In a subsequent subsequent process, the capacitor may be completed by forming a conductive layer used as the second electrode of the capacitor on the dielectric film.
제3도는 본 발명에 사용된 증착장치의 개념도이다. 제3도를 참조하면, 먼저, 탄탈륨의 원료 물질인 탄탈륨에톡사이드는 탱크(B)에 담겨져 있고, 이 탄탈륨 원료는 8psi 압력의 질소에 의해 증발장치(vaporizer : C)로 밀려 나가 상기 증발 장치(C)와 같이 들어온 증발 장치 질소(20)와 함께 증기로 변한 후 반응관(A)으로 도입된다. 이때, 상기 탄탈륨 원료 및 증발 장치 질소와 상기 반응관으로 도입되는 도중 응축이 일어나는 것을 막기 위해 희석용 질소(25)가 섞여서 도입된다. 상기 증기로 변화된 탄탈륨 원료와 섞이는 상기 질소들(20,25)은, 상기 증기로 변화된 원료를 응축시키지 않아도 제1히터(heater : H1)에서 150℃ 정도로 예열한 후 공급한다. 상기 반응관(A)에 도입된 증기는 별도로 도입된 산소와 함께, 제2히터(H2)에 의해 350℃~490℃로 가열되는 서셉터(susceptor : D)위에 놓여진 웨이퍼(30)의 표면에 증착된다. 상기 증착 공정 후 미반응 물질과 반응 부산물은 배출구(exhaust : 35)를 거쳐 진공 펌프(vacuum pump : E)를 통해 배기되고, 상기 반응관은 상기 진공 펌프(E)에 의해 400~600mTorr로 압력이 조절된다. 본 발명의 실시예에서는 400mTorr에서 실험을 행하였다.3 is a conceptual diagram of a deposition apparatus used in the present invention. Referring to FIG. 3, first, tantalum ethoxide, which is a raw material of tantalum, is contained in a tank B, and the tantalum raw material is pushed to an evaporator (C) by nitrogen at 8 psi pressure to the evaporator. With the evaporator nitrogen (20) introduced as in (C) is converted into steam and introduced into the reaction tube (A). In this case, in order to prevent condensation from occurring during the introduction of the tantalum raw material and the evaporation device nitrogen into the reaction tube, the dilution nitrogen 25 is mixed and introduced. The nitrogens 20 and 25 mixed with the tantalum raw material changed into steam are supplied after being preheated to about 150 ° C. in a first heater H1 without condensing the raw material converted into steam. The steam introduced into the reaction tube (A), together with the oxygen introduced separately, on the surface of the wafer 30 placed on a susceptor (D) heated to 350 ° C to 490 ° C by the second heater H2. Is deposited. After the deposition process, the unreacted material and reaction by-products are exhausted through a vacuum pump (E) through an exhaust (exhaust: 35), and the reaction tube is pressured to 400 to 600 mTorr by the vacuum pump (E). Adjusted. In the embodiment of the present invention was carried out at 400mTorr.
제4도는 본 발명에 따른 오산화탄탈륨막의 증착 속도와 온도와의 관계를 나타낸 그래프이다. 제4도를 참조하면, 상기 오산화탄탈륨막의 온도에 따른 증착 속도를 관찰하여 Arrhenius 관계식에 의한 값을 나타낸 것으로, 도시한 바와 같이 410℃ 근처에서 증착의 활성화 에너지와 비례하는 증착 속도의 대수값과 온도의 역수와의 기울기가 급격하게 변화하는 것을 볼 수 있다. 고온에서 활성화 에너지가 25.3Kcal/mol로 기(radical)의 표면 반응(surface reaction)에 의해 지배되는 증착반응이고, 저온에서는 이제까지 보고된 바와 없는 다른 기구에 의해 막의 증착이 지배된다. 여기서, 상기 Arrhenius관계식은 다음의 식(1)과 같으며, 이는 일반적으로 열에 의해 활성화되는 공정(예컨대 확산, 화학반응 등)이 열에너지(온도)에 의해 그 반응속도가 촉진되는 것을 나타낸 수식이다.4 is a graph showing the relationship between the deposition rate and the temperature of the tantalum pentoxide film according to the present invention. Referring to FIG. 4, the value of the deposition rate according to the temperature of the tantalum pentoxide film is shown by the Arrhenius relation, and as shown, the logarithmic value and temperature of the deposition rate in proportion to the activation energy of the deposition near 410 ° C. It can be seen that the slope with the inverse changes rapidly. At high temperatures, the activation energy is dominated by radical surface reactions of 25.3 Kcal / mol, and at low temperatures the deposition of the film is dominated by other mechanisms not previously reported. Here, the Arrhenius relation is the same as the following Equation (1), which is a formula indicating that the reaction rate is generally promoted by thermal energy (temperature) of a process activated by heat (eg diffusion, chemical reaction, etc.).
K=K0exp(-Q/RT)………………………………………………………………(1)K = K 0 exp (−Q / RT)... … … … … … … … … … … … … … … … … … … … … … … … (One)
K : 반응속도(확산 속도, 반응 속도, 증착 속도)K: reaction rate (diffusion rate, reaction rate, deposition rate)
K0: 상수(무한대 온도에서의 반응속도)K 0 : Constant (Reaction rate at infinity temperature)
Q : 활성화 에너지Q: Activation Energy
T : 절대온도()T: Absolute temperature )
R : 기체 상수(8.3144 J/mole K : 상수)R: gas constant (8.3144 J / mole K: constant)
상기 식(1)을 다시 풀어쓰면,If we rewrite equation (1) again,
1nK=1nK0-(Q/P)(1/T)…………………………………………………………(2)1 nK = 1 nK 0- (Q / P) (1 / T)... … … … … … … … … … … … … … … … … … … … … … (2)
즉, 상기 식(2)에서 알 수 있는 바와 같이 상기 1nK와 1/T는 서로 비례하고, 기울기는 활성화 에너지에 비례한다. 속도(kinetic)와 1/T를 실험하여 플로트(plot) 하였을 때 직선성을 만족한다면 그 구간에서 속도를 지배하는 단계(step)는 하나밖에 없고, 그 단계의 활성화 에너지는 기울기이다. 상기 제4도를 참조하면, 410℃ 이상에서도 직선성을 만족하고, 410℃ 이하에서도 직선을 만족한다(단, 410℃에서 꺽임). 즉, 410℃ 이하 A라는 속도 지배 단계(rate controlling step)가 있고, 410℃ 이상 B라는 속도 지배 단계가 있다.That is, as can be seen in Equation (2), 1nK and 1 / T are proportional to each other, and the slope is proportional to the activation energy. If the linearity is satisfied when plotting the kinetic and 1 / T experiments, there is only one step governing the speed in the interval, and the activation energy of the step is the slope. Referring to FIG. 4, the linearity is satisfied even at 410 ° C or higher, and the straight line is satisfied even at 410 ° C or lower (but bent at 410 ° C). That is, there is a rate controlling step of A below 410 ° C and a rate controlling step of B above 410 ° C.
제5도는 본 발명에 따른 오산화탄탈륨막의 증착 온도와 열처리시 두께 변화와의 관계를 나타낸 그래프로써, 800℃ 산소 분위기에서 열처리할 경우 열처리 전후의 엘립소미터(ellipsometer)로 측정한 오산화탄탈륨막의 두께를 나타내었다. 상기 오산화탄탈륨막의 증착온도가 낮을 수록 열처리 후 막의 두께는 많이 수축하고 있다. 이와 같이 상기 엘립소미터로 측정한 오산화탄탈륨막의 두께는 제6도에 나타낸 투과 전자현미경사진(TEM)에서도 살펴볼 수 있는 바와 같이 실제로 수축함을 알 수 있다.5 is a graph showing the relationship between the deposition temperature of the tantalum pentoxide film according to the present invention and the thickness change during the heat treatment. The thickness of the tantalum pentoxide film measured by an ellipsometer before and after the heat treatment when the heat treatment is performed at 800 ° C. in an oxygen atmosphere is shown in FIG. Indicated. As the deposition temperature of the tantalum pentoxide film is lower, the thickness of the film after heat treatment shrinks more. Thus, it can be seen that the thickness of the tantalum pentoxide film measured by the ellipsometer actually contracts as can be seen in the transmission electron micrograph (TEM) shown in FIG.
제7도는 본 발명에 따른 오산화탄탈륨막의 증착 온도와 굴절률과의 관계를 나타낸 그래프이다. 굴절률은 막의 밀도에 비례하는데, 저온 증착막의 오산화탄탈륨막이 열처리 전에는 훨씬 낮은 값을 굴절률을 가지다가 열처리를 거치면(800℃, 30분, 산소 분위기) 막의 굴절률은 막의 증착 온도에 상관없이 거의 일정하게 된다. 이러한 사실로부터 저온에서는 고온에서와 같은 다른 막 형성 기구로 인해 치밀하지 못한 오산화탄탈륨막이 증착되었다가 열처리를 거치면서 막이 치밀하게 됨을 알 수 있다.7 is a graph showing the relationship between the deposition temperature and the refractive index of the tantalum pentoxide film according to the present invention. The refractive index is proportional to the density of the film. The tantalum pentoxide film of the low temperature evaporation film has a much lower refractive index before the heat treatment, but when the heat treatment is performed (800 ° C., 30 minutes, oxygen atmosphere), the refractive index of the film becomes almost constant regardless of the deposition temperature of the film. . From this fact, it can be seen that at low temperatures, dense tantalum pentoxide films are deposited due to other film forming mechanisms such as at high temperatures, and the films become dense during heat treatment.
제8도는 각각 다른 증착 온도에서 증착한 오산화탄탈륨막을 산소 열처리한 후 커패시터를 형성했을 때 누설 전류 밀도와 인가 전계와의 관계를 나타낸 그래프이다. 누설 전류 밀도는 430℃ 이상에서 증착된 막에서는 거의 일정한 값을 가지다가, 410℃ 이하의 저온 증착막에서는 누설 전류 밀도가 낮아지고 파괴가 일어나는 전계값도 증가한다. 여기서 중요한 점은 이제까지 오산화탄탈륨막을 구비한 커패시터의 어떠한 경우에서도 양의 전계(positive bias)를 인가했을 때는 사용 전압에서 누설 전류 밀도가 크고, 특히 누설 전류 밀도가 일정하다가 갑자기 증가하는 도약(take-off) 포인트가 사용하는 전계보다 작은 값이어서 사용하는 전계 영역에서 조그만 전계의 변화에도 누설 전류 밀도가 크게 변화하여 막의 신뢰성이 확보되지 못했었다. 상기 제8도에서 350℃ 증착막의 경우 도약 포인트가 상당히 향상된 것은 매우 큰 개선이다.8 is a graph showing the relationship between the leakage current density and the applied electric field when a capacitor is formed after oxygen heat treatment of the tantalum pentoxide films deposited at different deposition temperatures. The leakage current density has a substantially constant value in the film deposited above 430 ° C., but in the low temperature deposition film below 410 ° C., the leakage current density decreases and the electric field value at which the breakdown also increases. The important point here is that in any case of a capacitor having a tantalum pentoxide film, when the positive bias is applied, the leakage current density is large at the voltage used, in particular, the leakage current density is constant and then suddenly increases take-off. Since the point is smaller than the electric field used, the leakage current density has changed significantly even in the small electric field, so that the reliability of the film could not be obtained. In FIG. 8, the significant improvement in the jump point of the 350 ° C deposited film is very significant.
제9도는 각 온도에서 170Å의 오산화탄탈륨막을 증착한 후 산소 열처리를 거쳐 만든 커패시터의 산화막 환산 유효 두께를 나타내었다.FIG. 9 shows the oxide thickness conversion effective thickness of a capacitor formed by depositing a 170 탄 tantalum pentoxide film at each temperature and performing oxygen heat treatment.
상기 제5도 및 제6도에서 살펴본 바와 같이 저온 증착막의 경우 열처리를 거치면 막의 두께가 감소하고, 하부 전극(상기 제6도에 도시된 TEM 사진 중 하부의 검은색으로 나타낸 부분)과 오산화탄탈륨막(제1유전막으로 상기 제6도에 도시된 TEM 사진 중 상부의 검은색으로 나타낸 부분)과의 사이에 나타난 유전율이 낮은 중간 산화막(상기 제6도에서 도시된 TEM 사진 중 가운데의 흰색으로 나타난 부분)의 두께는 증착 온도에 무관하게 일정하다. 그럼에도 불구하고 상기 제9도의 그래프에서 상기 저온 증착막의 유효 두께가 더 크게 나타나고 있고, 이는 저온 증착에 의해 막의 성질이 다른 막이 증착되었음을 알 수 있다As shown in FIGS. 5 and 6, in the case of the low-temperature deposition film, the thickness of the film decreases when the heat treatment is performed, and the lower electrode (the black portion in the lower part of the TEM photograph shown in FIG. 6) and the tantalum pentoxide film Intermediate oxide film with low dielectric constant (part shown in white in the TEM picture shown in FIG. 6) between the first dielectric film and the portion of the TEM picture shown in FIG. 6 above in black. The thickness of) is constant regardless of the deposition temperature. Nevertheless, in the graph of FIG. 9, the effective thickness of the low temperature evaporated film is shown to be larger, which indicates that the film having different properties of the film is deposited by low temperature evaporation.
제10도는 고온 및 저온에서 증착한 오산화탄탈륨막의 산소 열처리 전후에 상기 오산화탄탈륨막 내에 존재하는 실리콘 및 탄소의 함량을 나타낸 도면이다. 제10도를 참조하면, XPS(X-ray Photoelectron Spectrosocopy)를 사용하여 실리콘 및 탄소의 함량을 조사한 것으로, 전기적인 특성이 우수하였던 저온 증착 후 열처리를 거친 막의 경우에는 막내의 탄소의 함량이 가장 낮았고, 실리콘의 함량이 가장 높았다. 상기 저온 증착막의 전기적인 특성이 가장 우수했던 것은 막내의 탄소의 함량이 줄어든 원인도 있겠지만, 원자가가 탄탈륨보다 적은(탄탈륨 : 5가, 실리콘 : 4가) 실리콘 막내에 많이 혼입되어 누설 전류의 매게체 역할을 하는 산소 공공(酸素空孔 : 결정에서 산소가 차지해야 할 자리가 비어있는 격자점)의 수가 줄어들었기 때문이라고 할 수 있다. 상기 제10도에서 살펴본 바와 같이 탄소의 함량이 각 시편에 따라 큰 차이가 없고, 원자가가 작은 원자의 혼입에 의한 누설 전류의 감소가 언급한 소니사의 특허에서 확인된 사실(탄탈륨에 비해 티타늄이 원자가 작아 상기 티타늄을 오산화탄탈륨막에 첨가하여 누설 전류를 낮추고자 함)에 비추어 볼 때, 본 발명의 효과는 상기 탄탈륨의 원자가 보다 작은 원자가가를 갖는 실리콘의 혼입에 그 원인이 있다고 할 수 있다.FIG. 10 is a diagram showing the contents of silicon and carbon present in the tantalum pentoxide film before and after oxygen heat treatment of the tantalum pentoxide film deposited at a high temperature and a low temperature. Referring to FIG. 10, the content of silicon and carbon was investigated using X-ray photoelectron spectrosocopy (XPS). In the case of the film subjected to heat treatment after low temperature deposition, which had excellent electrical properties, the carbon content in the film was the lowest. , The content of silicon was the highest. The excellent electrical properties of the low-temperature evaporated film may be due to a decrease in the carbon content in the film, but may be incorporated in a silicon film having a valence lower than that of tantalum (tantalum: pentavalent, silicon: tetravalent), and thus a leakage current medium. This is because the number of oxygen vacancies (酸 素 空 孔: lattice points where oxygen occupies empty positions in the crystal) has decreased. As shown in FIG. 10, the carbon content is not significantly different for each specimen, and the decrease in leakage current due to the incorporation of atoms having small valences was confirmed in the Sony patent (a case in which titanium is less expensive than tantalum). In order to reduce the leakage current by adding titanium to the tantalum pentoxide film, the effect of the present invention may be attributed to the incorporation of silicon having a valence lower than that of the tantalum.
이상과같은 결과들로부터 본 발명에 따른 오산화탄탈륨막은 저온에서 형성한 막이 매우 다공질이기 때문에 상기 분위기에서 열처리하는 동안 하부 전극(커패시터의 제1전극)으로 사용되는 실리콘계의 도전 물질의 실리콘 원자가 다공질의 오산화탄탈륨막내로 쉽게 확산되어 막이 자연스럽게 오산화탄탈륨막과 실리콘 산화물의 혼합물이 된다. 이러한 방법으로 오산화탄탈륨막의 내부에 첨가된 실리콘 산화막은 유전율은 오산화탄탈륨막에 비해 떨어지지만 전계에 대한 파괴 내압이 크므로, 종래 오산화탄탈륨막만으로 이루어진 유전체막보다 훨씬 우수한 유전체막을 제공할 수있다.From the above results, since the tantalum pentoxide film according to the present invention is very porous at low temperature, the silicon atom of the silicon-based conductive material used as the lower electrode (first electrode of the capacitor) during heat treatment in the atmosphere is porous pentoxide. Easily diffuses into the tantalum film so that the film naturally becomes a mixture of tantalum pentoxide film and silicon oxide. In this manner, the silicon oxide film added to the inside of the tantalum pentoxide film has a lower dielectric constant than that of the tantalum pentoxide film, but has a high breakdown voltage against an electric field, and thus can provide a dielectric film that is much better than a conventional dielectric film composed of only a tantalum pentoxide film.
Claims (12)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920014195A KR960004462B1 (en) | 1992-08-07 | 1992-08-07 | Process for producing memory capacitor in semiconductor device |
| JP5213379A JPH06196654A (en) | 1992-08-07 | 1993-08-04 | Semiconductor memory and its preparation |
| US08/301,437 US5552337A (en) | 1992-08-07 | 1994-09-09 | Method for manfacturing a capacitor for a semiconductor memory device having a tautalum oxide film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920014195A KR960004462B1 (en) | 1992-08-07 | 1992-08-07 | Process for producing memory capacitor in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940004800A KR940004800A (en) | 1994-03-16 |
| KR960004462B1 true KR960004462B1 (en) | 1996-04-06 |
Family
ID=19337631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920014195A KR960004462B1 (en) | 1992-08-07 | 1992-08-07 | Process for producing memory capacitor in semiconductor device |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5552337A (en) |
| JP (1) | JPH06196654A (en) |
| KR (1) | KR960004462B1 (en) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930584A (en) * | 1996-04-10 | 1999-07-27 | United Microelectronics Corp. | Process for fabricating low leakage current electrode for LPCVD titanium oxide films |
| US5838530A (en) * | 1996-07-22 | 1998-11-17 | Zhang; Guobiao | Applications of protective ceramics |
| US6251720B1 (en) | 1996-09-27 | 2001-06-26 | Randhir P. S. Thakur | High pressure reoxidation/anneal of high dielectric constant materials |
| US5985724A (en) * | 1996-10-01 | 1999-11-16 | Advanced Micro Devices, Inc. | Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer |
| US6362114B1 (en) | 1996-11-12 | 2002-03-26 | Micron Technology, Inc. | Semiconductor processing methods of forming an oxynitride film on a silicon substrate |
| US6483157B1 (en) | 1997-06-20 | 2002-11-19 | Advanced Micro Devices, Inc. | Asymmetrical transistor having a barrier-incorporated gate oxide and a graded implant only in the drain-side junction area |
| US5910880A (en) | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
| US6265749B1 (en) | 1997-10-14 | 2001-07-24 | Advanced Micro Devices, Inc. | Metal silicide transistor gate spaced from a semiconductor substrate by a ceramic gate dielectric having a high dielectric constant |
| US6432793B1 (en) | 1997-12-12 | 2002-08-13 | Micron Technology, Inc. | Oxidative conditioning method for metal oxide layer and applications thereof |
| US6191443B1 (en) | 1998-02-28 | 2001-02-20 | Micron Technology, Inc. | Capacitors, methods of forming capacitors, and DRAM memory cells |
| US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
| US6147011A (en) | 1998-02-28 | 2000-11-14 | Micron Technology, Inc. | Methods of forming dielectric layers and methods of forming capacitors |
| KR100319571B1 (en) * | 1998-03-12 | 2002-01-09 | 루센트 테크놀러지스 인크 | Electronic Components With Doped Metal Oxide Dielectric Materials And A Process For Making Electronic Components With Doped Metal Oxide Dielectric Materials |
| US6730559B2 (en) * | 1998-04-10 | 2004-05-04 | Micron Technology, Inc. | Capacitors and methods of forming capacitors |
| US6156638A (en) | 1998-04-10 | 2000-12-05 | Micron Technology, Inc. | Integrated circuitry and method of restricting diffusion from one material to another |
| US6165834A (en) * | 1998-05-07 | 2000-12-26 | Micron Technology, Inc. | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell |
| US5990493A (en) * | 1998-05-14 | 1999-11-23 | Advanced Micro Devices, Inc. | Diamond etch stop rendered conductive by a gas cluster ion beam implant of titanium |
| US6124620A (en) * | 1998-05-14 | 2000-09-26 | Advanced Micro Devices, Inc. | Incorporating barrier atoms into a gate dielectric using gas cluster ion beam implantation |
| US6072222A (en) * | 1998-05-18 | 2000-06-06 | Advanced Micro Devices, Inc. | Silicon implantation into selective areas of a refractory metal to reduce consumption of silicon-based junctions during salicide formation |
| US6255186B1 (en) | 1998-05-21 | 2001-07-03 | Micron Technology, Inc. | Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom |
| US6060406A (en) * | 1998-05-28 | 2000-05-09 | Lucent Technologies Inc. | MOS transistors with improved gate dielectrics |
| US5907780A (en) * | 1998-06-17 | 1999-05-25 | Advanced Micro Devices, Inc. | Incorporating silicon atoms into a metal oxide gate dielectric using gas cluster ion beam implantation |
| US6274442B1 (en) | 1998-07-15 | 2001-08-14 | Advanced Micro Devices, Inc. | Transistor having a nitrogen incorporated epitaxially grown gate dielectric and method of making same |
| US6614097B1 (en) | 1998-09-30 | 2003-09-02 | Lsi Logic Corporation | Method for composing a dielectric layer within an interconnect structure of a multilayer semiconductor device |
| KR100282487B1 (en) | 1998-10-19 | 2001-02-15 | 윤종용 | Cell Capacitor Using High-Dielectric Multilayer Film and Its Manufacturing Method |
| US6194768B1 (en) | 1998-10-23 | 2001-02-27 | Advanced Micro Devices, Inc. | High dielectric constant gate dielectric with an overlying tantalum gate conductor formed on a sidewall surface of a sacrificial structure |
| US6090724A (en) * | 1998-12-15 | 2000-07-18 | Lsi Logic Corporation | Method for composing a thermally conductive thin film having a low dielectric property |
| US6764916B1 (en) | 1999-03-23 | 2004-07-20 | Hitachi Kokusai Electric Inc. | Manufacturing method for semiconductor device |
| KR100351238B1 (en) * | 1999-09-14 | 2002-09-09 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in a semiconductor device |
| US7005695B1 (en) | 2000-02-23 | 2006-02-28 | Micron Technology, Inc. | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region |
| US6479404B1 (en) * | 2000-08-17 | 2002-11-12 | Agere Systems Inc. | Process for fabricating a semiconductor device having a metal oxide or a metal silicate gate dielectric layer |
| US6461949B1 (en) * | 2001-03-29 | 2002-10-08 | Macronix International Co. Ltd. | Method for fabricating a nitride read-only-memory (NROM) |
| US6770521B2 (en) * | 2001-11-30 | 2004-08-03 | Texas Instruments Incorporated | Method of making multiple work function gates by implanting metals with metallic alloying additives |
| US6835658B2 (en) * | 2002-12-27 | 2004-12-28 | Hynix Semiconductor Inc. | Method of fabricating capacitor with hafnium |
| ATE466370T1 (en) * | 2007-02-16 | 2010-05-15 | Sgl Carbon Se | COMPOSITE WITH CARBONIZED BIOPOLYMERS AND CARBON NANOTUBE |
| KR102071502B1 (en) | 2015-09-30 | 2020-01-30 | 주식회사 원익아이피에스 | Method of fabricating semiconductor device |
| US20170345831A1 (en) * | 2016-05-25 | 2017-11-30 | Micron Technology, Inc. | Ferroelectric Devices and Methods of Forming Ferroelectric Devices |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4589056A (en) * | 1984-10-15 | 1986-05-13 | National Semiconductor Corporation | Tantalum silicide capacitor |
| US4698787A (en) * | 1984-11-21 | 1987-10-06 | Exel Microelectronics, Inc. | Single transistor electrically programmable memory device and method |
| JPH0627328B2 (en) * | 1985-07-16 | 1994-04-13 | ソニー株式会社 | High dielectric constant thin film |
| JP2617457B2 (en) * | 1985-11-29 | 1997-06-04 | 株式会社日立製作所 | Semiconductor device and manufacturing method thereof |
-
1992
- 1992-08-07 KR KR1019920014195A patent/KR960004462B1/en not_active IP Right Cessation
-
1993
- 1993-08-04 JP JP5213379A patent/JPH06196654A/en active Pending
-
1994
- 1994-09-09 US US08/301,437 patent/US5552337A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06196654A (en) | 1994-07-15 |
| KR940004800A (en) | 1994-03-16 |
| US5552337A (en) | 1996-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960004462B1 (en) | Process for producing memory capacitor in semiconductor device | |
| US7374994B2 (en) | Bismuth titanium silicon oxide, bismuth titanium silicon oxide thin film, and method for forming the thin film | |
| KR100519146B1 (en) | METHODS OF FORMING A HIGH k DIELECTRIC LAYER AND A CAPACITOR | |
| KR100546324B1 (en) | Methods of forming metal oxide thin film and lanthanum oxide layer by ALD and method of forming high dielectric constant layer for semiconductor device | |
| US20040214399A1 (en) | Atomic layer deposited ZrTiO4 films | |
| JPH0927602A (en) | Manufacture of capacitor and large capacitance capacitor | |
| US5625587A (en) | Rare earth manganate films made by metalorganic decomposition or metalorganic chemical vapor deposition for nonvolatile memory devices | |
| KR20000050306A (en) | Method of manufacturing capacitor having tantalum oxide | |
| JP2002211924A (en) | Multiphase lead germanate film and method for depositing the same | |
| Yoshida et al. | Chemical vapor deposition of (Ba, Sr) TiO3 | |
| KR100382149B1 (en) | Formation method for Sr-Ta-O thin films | |
| KR20050047471A (en) | Semiconductor device and method of fabrication | |
| US6127218A (en) | Methods for forming ferroelectric films using dual deposition steps | |
| KR100682931B1 (en) | Amorphous high-k thin film and manufacturing method thereof | |
| JP3626421B2 (en) | Method and apparatus for forming metal oxide thin film | |
| TWI803905B (en) | Carbon-free laminated hafnium oxide/zirconium oxide films for ferroelectric memories | |
| Van Buskirk et al. | MOCVD growth of BaTiO/sub 3/in an 8" single-wafer CVD reactor | |
| JP4212013B2 (en) | Dielectric film fabrication method | |
| KR100882090B1 (en) | Method for fabricating capacitor of semiconductor device | |
| KR100365038B1 (en) | Multi-Phase Lead Germanate Film And Deposition Method | |
| KR100438769B1 (en) | Method for forming metal oxide thin film of semiconductor device by cvd method and capacitor forming method using the same to embody high capacitance | |
| Hendrix et al. | MOCVD of SrBi2Ta2O9 for integrated ferroelectric capacitors | |
| Miki et al. | Sub-Nanometer-Equivalent PZT Thin Films Fabricated by Low-Temperature MOCVD | |
| KR20000027836A (en) | Method for forming capacitor of semiconductor devices | |
| KR960011467B1 (en) | Thin film forming method of pbtio3 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110405 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |