KR960002702Y1 - Full wave rectifying circuit - Google Patents

Full wave rectifying circuit Download PDF

Info

Publication number
KR960002702Y1
KR960002702Y1 KR2019930017958U KR930017958U KR960002702Y1 KR 960002702 Y1 KR960002702 Y1 KR 960002702Y1 KR 2019930017958 U KR2019930017958 U KR 2019930017958U KR 930017958 U KR930017958 U KR 930017958U KR 960002702 Y1 KR960002702 Y1 KR 960002702Y1
Authority
KR
South Korea
Prior art keywords
transistor
current
transistors
collector
full
Prior art date
Application number
KR2019930017958U
Other languages
Korean (ko)
Other versions
KR950010307U (en
Inventor
김상설
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR2019930017958U priority Critical patent/KR960002702Y1/en
Publication of KR950010307U publication Critical patent/KR950010307U/en
Application granted granted Critical
Publication of KR960002702Y1 publication Critical patent/KR960002702Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

내용 없음.No content.

Description

전파정류 회로Full-wave rectifier circuit

제1도는 종래의 전파정류회로도.1 is a conventional full-wave rectification circuit diagram.

제2도는 입력신호(Vi)와 그 전파정류한 출력신호(Vo)의 파형도.2 is a waveform diagram of an input signal Vi and its full-wave rectified output signal Vo.

제3도는 본 고안의 전파정류회로도.3 is a full-wave rectification circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

Q1~Q18 : 트랜지스터 Iref1, Irdf2 : 전류소스Q1 ~ Q18: Transistors Iref1, Irdf2: Current Source

본 고안은 전파정류회로에 관한 것으로, 특히 간단한 회로구성에 의해 저전압 교류신호를 전파정류하는데 적당하도록 한 전파정류회로에 관한 것이다.The present invention relates to a full-wave rectifying circuit, and more particularly, to a full-wave rectifying circuit suitable for full-wave rectification of a low voltage AC signal by a simple circuit configuration.

제1도는 종래의 저전압용 전파정류회로의 구성도로서 이에 도시한 바와 같이, 차동증폭기를 구성하는 트랜지스터(Q3,Q4)의 에미터가 공통으로 전류원(Iref)에 연결되고, 그 베이스에는 기준전압(Vref1)이 인가되며, 상기 트랜지스터(Q3,Q4)의 콜렉터에는 트랜지스터(Q1,Q2)가 각기 액티브 로드로서 연결되어 있다.FIG. 1 is a block diagram of a conventional low voltage full-wave rectifier circuit. As shown in FIG. 1, emitters of the transistors Q3 and Q4 constituting the differential amplifier are commonly connected to the current source Iref, and the base voltage is connected to the base voltage. Vref1 is applied, and transistors Q1 and Q2 are connected to the collectors of the transistors Q3 and Q4 as active loads, respectively.

그리고, 상기 트랜지스터(Q1)를 소스로하는 전류미터가 트랜지스터(Q5,Q15)에 의해 형성되고, 상기 트랜지스터(Q2)를 소스로 하는 전류미터가 트랜지스터(Q6,Q16)에 의해 형성된다.Then, current meters having the transistor Q1 as the source are formed by the transistors Q5 and Q15, and current meters having the transistor Q2 as the source are formed by the transistors Q6 and Q16.

한편, 트랜지스터 쌍(Q7,Q8),(Q9,Q10),(Q11,Q12),(Q13,Q14)은 각기 베이스와 에미터가 공통 접속되어 전류미러를 형성하는데, 이때 트랜지스터(Q7,Q9,Q12,Q14)가 각기 소스로 작용한다.On the other hand, the transistor pairs Q7, Q8, Q9, Q10, Q11, Q12, and Q13, Q14 are commonly connected to the base and the emitter to form a current mirror. Q12 and Q14) act as sources respectively.

그리고, 트랜지스터(Q5,Q7)의 콜렉터가 공통 연결되고, 트랜지스터(Q6,Q8,Q9)의 콜렉터가 연결되며, 트랜지스터(Q10,Q11,Q17)의 콜렉터가 공통연결되고, 틀내지스터(Q12,Q13,Q15)의 콜렉터가 공통 연결되며, 트랜지스터(Q14)와 트랜지스터(Q16)의 콜렉터가 공통 연결된다.The collectors of transistors Q5 and Q7 are commonly connected, the collectors of transistors Q6, Q8 and Q9 are connected, the collectors of transistors Q10, Q11 and Q17 are commonly connected, and the frame resistors Q12 and The collectors of Q13 and Q15 are commonly connected, and the collectors of transistors Q14 and Q16 are commonly connected.

한편, 트랜지스터(Q18)의 콜렉터에는 저항(r3)을 통해 기준전압(Vref2)이 인가됨과 아울러 출력신호(Vo)이 인출된다.Meanwhile, the reference voltage Vref2 is applied to the collector of the transistor Q18 through the resistor r3 and the output signal Vo is drawn out.

상기에서 트랜지스터(Q1,Q2,Q5,Q6,Q15,Q16,Q17,Q18)는 모두 피엔피형이며, 트랜지스터(Q3,Q4,Q7~Q14)는 엔피형이다.In the above description, the transistors Q1, Q2, Q5, Q6, Q15, Q16, Q17, and Q18 are all Pn-type, and the transistors Q3, Q4, Q7-Q14 are Np-type.

상기와 같이 구성된 종래의 저전압형 전파정류회로에 대하여 그 작용과 효과를 상세히 설명하면 다음과 같다.The operation and effects of the conventional low voltage type full-wave rectifying circuit configured as described above will be described in detail as follows.

상기 제1도의 회로가 전파정류회로로 작용하려면, 입력신호(Vi)가 정(+) 또는 부(-)의 신호일지라도 출력(Vo)에는 항상 정(+)의 신호가 출력되어야 한다.In order for the circuit of FIG. 1 to function as a full-wave rectifying circuit, a positive signal must always be output to the output Vo even if the input signal Vi is a positive or negative signal.

먼저, 정(+)의 입력신호(Vi)가 입력될 때 회로의 작용을 설명하면 다음과 같다.First, the operation of the circuit when the positive input signal Vi is input will be described.

정(+)의 신호(Vi)가 입력되면 트랜지스터(Q3)의 베이스 전류가 증가하고 상대적으로 트랜지스터(Q4)의 베이스 전류는 감소하게 된다.When the positive signal Vi is input, the base current of the transistor Q3 increases and the base current of the transistor Q4 decreases relatively.

따라서 트랜지스터(Q1,Q3)의 콜렉터를 통해 흐르는 전류가 증가하게 되고, 이에 따라 전류미러인 트랜지스터(Q5,Q15)도 그 콜렉터 전류가 증가하게 된다.Accordingly, the current flowing through the collectors of the transistors Q1 and Q3 increases, and thus, the collector current of the transistors Q5 and Q15 that are the current mirrors also increases.

상기 트랜지스터(Q5)의 콜렉터 전류는 트랜지스터(Q7)를 통해 흐르므로 이의 전류미러인 트랜지스터(Q8)에도 동일한 크기의 전류가 흐르게 된다.Since the collector current of the transistor Q5 flows through the transistor Q7, a current of the same magnitude also flows through the current mirror transistor Q8.

그런데, 트랜지스터(Q6)로부터 출력되는 전류는 트랜지스터(Q4)의 콜렉터 전류에 대응하는 전류가 흐르므로 입력전압(Vi)의 증가에 따라 트랜지스터(Q8)의 전류가 증가하면 트랜지스터(Q9)에 대한 바이어스 전류가 감소되어 사이 트랜지스터(Q9) 및 트랜지스터(Q10)이 오프된다.However, since the current output from the transistor Q6 flows in correspondence with the collector current of the transistor Q4, when the current of the transistor Q8 increases as the input voltage Vi increases, the bias for the transistor Q9 is increased. The current is reduced to turn off the transistor Q9 and the transistor Q10.

한편, 트랜지스터(Q1),(Q2)의 전류미러인 트랜지스터(Q15),(Q16)의 콜렉터 전류도 입력전압(Vi)의 증가에 따라서 각기 증가 및 감소하게 되고, 상기 트랜지스터(Q16)의 콜렉터 전류가 감소하게 되면 트랜지스터(Q13,Q14)의 콜렉터 전류도 각기 동일한 크기로 감소하게 된다.Meanwhile, collector currents of transistors Q15 and Q16, which are current mirrors of transistors Q1 and Q2, also increase and decrease with increasing input voltage Vi, respectively, and the collector current of transistor Q16. When is decreased, the collector current of transistors Q13 and Q14 is also reduced to the same magnitude.

그러나, 트랜지스터(Q15)로 흐르는 전류는 증가하게 되므로 그 차에 해당하는 전류가 트랜지스터(Q12)의 콜렉터로 흐르게 된다.However, since the current flowing to the transistor Q15 increases, a current corresponding to the difference flows to the collector of the transistor Q12.

상기 트랜지스터(Q12)의 콜렉터 전류와 같은 크기의 전류가 전류미러인 트랜지스터(Q11)에도 나타나게 되고, 이 전류에 의해 트랜지스터(Q17,Q18)에도 증가된 콜렉터 전류가 흐르게 된다.A current having the same magnitude as that of the collector current of the transistor Q12 appears in the transistor Q11, which is a current mirror, and the increased collector current also flows through the transistors Q17 and Q18.

출력단(Q18)의 콜렉터 전류가 증가하면 저항(R3)에 나타나는 전압강화가 크게 되어 출력전압(Vo)는 증가하게된다.When the collector current of the output terminal Q18 increases, the voltage increase that appears in the resistor R3 becomes large, and the output voltage Vo increases.

즉, 입력전압(Vi)이 정(+)의 값으로 증가하게 되면 출력전압(Vo)도 그에 비례하여 증가됨을 알 수 있다.That is, when the input voltage Vi is increased to a positive value, it can be seen that the output voltage Vo is also increased in proportion to it.

한편, 부(-)의 입력전압이 인가될 때 출력전압(Vo)은 그의 정류된 전압이 나타나는 과정을 설명하면 다음과 같다.Meanwhile, when a negative input voltage is applied, the output voltage Vo is described as follows.

부(-)의 입력전압(Vi)이 트랜지스터(Q3)에 입력되면, 트랜지스터(Q3,Q1)의 콜렉터 전류가 감소하고 트랜지스터(Q4,Q2)의 콜렉터 전류가 증가하게 된다.When the negative input voltage Vi is input to the transistor Q3, the collector current of the transistors Q3 and Q1 decreases and the collector current of the transistors Q4 and Q2 increases.

이에 따라, 이의 전류미러인 트랜지스터(Q5,Q15)의 콜렉터 전류는 감소하고, 트랜지스터(Q6,Q16)의 콜렉터 전류를 증가하게 된다.Accordingly, the collector current of the transistors Q5 and Q15, which are its current mirrors, decreases, and the collector current of the transistors Q6 and Q16 increases.

트랜지스터(Q5)의 콜렉터 전류가 감소하고 트랜지스터(Q6)의 전류가 증가하면 트랜지스터(Q8)에 의해 싱크(sink)되는 전류가 감소하게 되므로 트랜지스터(Q9,Q10)가 턴온되며 그 콜렉터 전류가 동일한 크기로 증가하게 된다.As the collector current of transistor Q5 decreases and the current of transistor Q6 increases, the current sinked by transistor Q8 decreases, so transistors Q9 and Q10 are turned on and their collector currents are the same magnitude. To increase.

또한, 트랜지스터(Q15)의 콜렉터 전류가 감소하고 트랜지스터(Q16)의 콜렉터 전류가 증가하게 되며, 트랜지스터(Q14)와 이의 전류미러인 트랜지스터(Q13)의 콜렉터 전류가 증가하게 되고, 트랜지스터(Q12,Q13)는 그 바이어스 전류의 감소로 인하여 오프상태가 된다.In addition, the collector current of transistor Q15 decreases and the collector current of transistor Q16 increases, and the collector current of transistor Q14 and its current mirror transistor Q13 increases, resulting in transistors Q12 and Q13. ) Is off due to the decrease in the bias current.

이때에는, 상기한 바와 같이 입력단의 부(-)신호에 의해 증가된 트랜지스터(Q10)의 콜렉터 전류가 트랜지스터(Q17)로 흐르게 되고, 이의 전류미러인 트랜지스터(Q18)에도 증가된 콜렉터 전류가 흐르게 된다.At this time, as described above, the collector current of the transistor Q10 increased by the negative signal of the input terminal flows to the transistor Q17, and the increased collector current also flows in the transistor Q18, which is its current mirror. .

이 콜렉터 전류는 출력단 저항(R3)에 강하되는 전압을 증가시키게 되므로 출력전압(Vo)도 같이 증가하게 된다.This collector current increases the voltage falling on the output stage resistor R3, so that the output voltage Vo is also increased.

따라서, 입력전압(Vi)이 정(+)일 때 출력전압(Vo)도 그에 비례하여 증가하게 되고, 입력전압(Vi)이 부(-)일때에도 그 절대값에 비례하는 출력전압(Vo)이 발생됨을 알 수 있다.Accordingly, when the input voltage Vi is positive, the output voltage Vo also increases in proportion to it, and even when the input voltage Vi is negative, the output voltage Vo is proportional to its absolute value. It can be seen that this occurs.

결국, 입력신호(Vi)의 레벨의 정(+), 부(-)에 관계없이 출력전압(Vo)은 제2도에 도시한 바와 같이 전파정류된 신호를 출력함을 보여준다.As a result, regardless of the positive (+) and negative (-) levels of the input signal Vi, the output voltage Vo outputs the full-wave rectified signal as shown in FIG.

그러나, 이러한 회로는 부(-)의 입력전압(Vi)로부터 정(+)의 출력전압(Vo)을 얻기 위하여 많은 회로소자(트랜지스터)를 피요로 하게 되므로 칩의 집적화가 어려운 문제점이 있다.However, such a circuit requires a large number of circuit elements (transistors) in order to obtain a positive output voltage Vo from a negative input voltage Vi, so that chip integration is difficult.

이에 따라, 본 고안의 목적은 상기와 같은 종래의 전파정류회로에 따르는 결함을 해결하기 위하여, 간단한 회로구성에 의해 저전압 교류신호를 전파정류하는데 적당하도록 한 전파정류회로를 제공하는데 있다.Accordingly, an object of the present invention is to provide a full-wave rectification circuit suitable for full-wave rectification of a low voltage AC signal by a simple circuit configuration, in order to solve the defects caused by the conventional full-wave rectification circuit as described above.

제3도는 본 고안에 따른 전파정류회로도로서 이에 도시한 바와 같이, 차동증폭기를 구성하는 트랜지스터(Q3,Q4)의 에미터 공통단자에 전류소스(Iref1)이 연결되고, 상기 트랜지스터(Q3,Q4)의 콜렉터 출력단에 트랜지스터(Q1,Q2)가 각기 연결된다.3 is a full-wave rectification circuit diagram according to the present invention, as shown in the figure, the current source Iref1 is connected to the emitter common terminal of the transistors Q3 and Q4 constituting the differential amplifier, and the transistors Q3 and Q4. The transistors Q1 and Q2 are respectively connected to the collector output terminal of the transistor.

상기 트랜지스터(Q1,Q2)는 각기 트랜지스터(Q6,Q5)와 전류미러를 형성하며, 상기 트랜지스터(Q5)의 콜렉터는 트랜지스터(Q7)의 콜렉터 및 베이스에 공통 연결된다.The transistors Q1 and Q2 form a current mirror with transistors Q6 and Q5, respectively, and the collector of the transistor Q5 is commonly connected to the collector and the base of the transistor Q7.

그리고, 상기 트랜지스터(Q6)은 상기 트랜지스터(Q7)과 전류미러를 구성하는 트랜지스터(Q8)의 콜렉터에 연결됨과 아울러 그 공통 접점이 전류미러(Q9,Q10)에 연결된다.The transistor Q6 is connected to the collector of the transistor Q8 constituting the current mirror with the transistor Q7, and a common contact thereof is connected to the current mirrors Q9 and Q10.

한편, 트랜지스터(Q13)의 콜렉터는 상기 트랜지스터(Q10,Q11)의 콜렉터에 공통 연결되며, 상기 트랜지스터(Q11)의 전류미러인 트랜지스터(Q12)는 그 베이스와 콜렉터가 공통으로 전류소스(Iref2)에 연결된다.Meanwhile, the collector of the transistor Q13 is commonly connected to the collectors of the transistors Q10 and Q11. The transistor Q12, which is the current mirror of the transistor Q11, has a base and a collector in common with the current source Iref2. Connected.

그리고, 상기 트랜지스터(Q13)과 전류미러를 구성하는 트랜지스터(Q14)의 콜렉터에는 저항(R3)이 연결됨과 아울러 출력단(Vo)가 연결된다.In addition, the resistor R3 is connected to the collector of the transistor Q14 constituting the current mirror and the transistor Q13, and the output terminal Vo is connected to the collector.

상기와 같이 구성한 본 고안의 전파정류회로에 대하여 그 작용과 효과를 상세히 설명하면 다음과 같다.Referring to the operation and effects of the full-wave rectification circuit of the present invention configured as described above in detail as follows.

정(+)의 신호(Vi)가 입력되면 트랜지스터(Q1,Q3)의 콜렉터를 통해 흐르는 전류가 증가하게 되고, 이에 따라 전류미러인 트랜지스터(Q6)도 그 콜렉터 전류가 증가하게 된다.When the positive signal Vi is inputted, the current flowing through the collectors of the transistors Q1 and Q3 increases, so that the collector current of the transistor Q6, which is a current mirror, also increases.

그러나, 트랜지스터(Q2,Q4)로는 감소된 전류가 흐르게 되고 이에 따라 트랜지스터(Q5,Q7)의 콜렉터로 흐르는 전류도 감소하게 된다.However, a reduced current flows through the transistors Q2 and Q4, and accordingly, a current flowing through the collectors of the transistors Q5 and Q7 also decreases.

따라서, 상기 트랜지스터(Q7)와 전류미러를 구성하는 트랜지스터(Q8)로 흐르는 전류가 감소하므로 두 트랜지스터(Q6,Q8)의 콜렉터로 흐르는 전류의 차에 해당되는 양이 트랜지스터(Q9)로 흐르게 된다.Therefore, since the current flowing to the transistor Q7 and the transistor Q8 constituting the current mirror decreases, an amount corresponding to the difference between the current flowing through the collectors of the two transistors Q6 and Q8 flows to the transistor Q9.

이때에는 전류(ic)가 정방향으로 흐르게 된다.At this time, the current ic flows in the forward direction.

한편, 입력신호(Vi)가 부(-)가 되면, 상기와는 반대 과정에 의해 트랜지스터(Q1,Q3)의 콜렉터로 흐르는 전류가 감소하고, 트랜지스터(Q2,Q4)의 콜렉터로 흐르는 전류가 증가하므로 그 전류미러인 트랜지스터(Q5)의 콜렉터 전류가 증가하고 트랜지스터(Q6)의 콜렉터 전류는 감소하게 된다.On the other hand, when the input signal Vi becomes negative, the current flowing to the collectors of the transistors Q1 and Q3 decreases and the current flowing to the collectors of the transistors Q2 and Q4 increases by the reverse process. Therefore, the collector current of transistor Q5, which is the current mirror, increases and the collector current of transistor Q6 decreases.

상기 트랜지스터(Q5)의 콜렉터 전류가 증가하면 트랜지스터(Q7,Q8)의 콜렉터 전류도 증가하게 되고, 상기 트랜지스터(Q6,Q8)의 전류의 차에 해당되는 전류가 트랜지스터(Q11)를 통해 흐름으로써 전류(ic)는 반대방향, 즉 음(-)의 값을 갖게 된다.When the collector current of the transistor Q5 increases, the collector current of the transistors Q7 and Q8 also increases, and a current corresponding to the difference between the currents of the transistors Q6 and Q8 flows through the transistor Q11. (ic) has the opposite direction, that is, a negative value.

즉, 상기 전류(ic)는 입력신호(Vi)가 정(+)일 때에는 같이 증가하게 되고, 입력신호(Vi)가 부(-)일 때에는 반대방향으로 증가하게 된다.That is, the current ic increases as the input signal Vi is positive and increases in the opposite direction when the input signal Vi is negative.

한편, 전원전압(Vcc)이 1.2V 정도로 매우 낮게 설정된다면, 두개의 트랜지스터(Q9,Q11)가 동시에 온될 수 없으므로 전류(ic)가 양(+)의 값을 가질 때에는 트랜지스터(Q9)가 온되고, 음(-)의 값을 가질 때에는 트랜지스터(Q11)가 온된다.On the other hand, if the power supply voltage Vcc is set very low, such as 1.2V, the transistors Q9 are turned on when the current ic has a positive value because the two transistors Q9 and Q11 cannot be turned on at the same time. When the negative value is negative, the transistor Q11 is turned on.

즉, 입력신호(Vi)가 정(+)신호시에는 트랜지스터(Q7)의 콜렉터 전류가 트랜지스터(Q6)의 콜렉터 전류보다 작기 때문에 전류(ic)는 정신호가 되어 트랜지스터(Q11)가 오프, 트랜지스터(Q9)가 온된다.That is, when the input signal Vi is a positive signal, the collector current of the transistor Q7 is smaller than the collector current of the transistor Q6, so the current ic becomes a positive signal so that the transistor Q11 is turned off and the transistor ( Q9) is turned on.

상기 트랜지스터(Q9)가 온됨에 따라 트랜지스터(Q10)도 턴온되어 그 콜렉터로 흐르는 전류는 트랜지스터(Q13)로 그대로 흐르게 되고, 상기 트랜지스터(Q13)와 전류미러를 구성하는 출력단의 트랜지스터(Q14)에도 동일한 전류가 흘러서 최종 출력전압(Vo)은 입력신호(Vi)에 비례하는 값을 가지게 된다.As the transistor Q9 is turned on, the transistor Q10 is also turned on so that the current flowing to the collector flows to the transistor Q13 as it is, and the same for the transistor Q14 of the output stage constituting the current mirror with the transistor Q13. As the current flows, the final output voltage Vo has a value proportional to the input signal Vi.

한편, 입력신호(Vi)가 부(-)신호시에는 트랜지스터(Q7)의 콜렉터 전류가 트랜지스터(Q6)의 콜렉터 전류보다 크기 때문에 전류(ic)는 음(-)의 값을 가지게 되며, 이때에는 트랜지스터(Q11)가 온, 트랜지스터(Q9)가 오프 상태를 가지게 된다.On the other hand, when the input signal Vi is negative, the current ic has a negative value because the collector current of the transistor Q7 is larger than the collector current of the transistor Q6. Transistor Q11 is turned on and transistor Q9 is turned off.

상기 트랜지스터(Q11)가 온되면 그 콜렉터 전류는 트랜지스터(Q13)를 통해 흐르기 때문에 상기 트랜지스터(Q13)와 전류미러를 형성하는 출력단 트랜지스터(Q14)에도 동일한 크기의 전류가 흐르게 된다.When the transistor Q11 is turned on, the collector current flows through the transistor Q13, so that a current having the same magnitude also flows through the output terminal transistor Q14 forming the current mirror with the transistor Q13.

이 전류는 저항(R3)에 전압강하를 야기함으로써, 출력전압(Vo)이 입력전압(Vi)의 절대치에 비례하게 된다.This current causes a voltage drop in the resistor R3 so that the output voltage Vo becomes proportional to the absolute value of the input voltage Vi.

따라서, 입력전압(Vi)의 정(+), 부(-)에 관계없이 출력전압(Vo)은 항상 입력전압의 절대값에 비례하는 파형을 보이게 됨으로써 전파정류의 작용을 수행하게 되는 것이다.Therefore, regardless of the positive (+) and negative (-) of the input voltage (Vi), the output voltage (Vo) always shows a waveform proportional to the absolute value of the input voltage to perform the function of full-wave rectification.

그러므로, 본 고안은 종래의 전파정류회로에 비하여 적은 수의 회로소자를 사용하여 간단히 전파정류회로를 구성할 수 있게 된다.Therefore, the present invention makes it possible to simply configure the full-wave rectification circuit by using fewer circuit elements than the conventional full-wave rectification circuit.

이상에서와 같이 본 공안은 간단한 회로구성에 의해 저전압 교류신호를 전파정류할 수 있는 효과가 있다.As described above, the present invention has the effect of full-wave rectifying the low-voltage AC signal by a simple circuit configuration.

Claims (1)

전파정류를 위한 입력신호(Vi)가 인가된 차동증폭기(Q3,Q4)의 출력단에 전류미러(Q1,Q6),(Q2,Q5)가 각기 형성되고, 상기 전류미러를 구성하는 트랜지스터(Q5),(Q6)의 콜렉터에 전류미러 트랜지스터(Q7,Q8)의 콜렉터가 각기 접속되며, 상기 트랜지스터(Q6,Q8)의 콜렉터 공통 접속점이 전류미러의 트랜지스터(Q9,Q11)의 콜렉터와 에미터에 각기 연결되고, 트랜지스터(Q13)의 콜렉터 및 베이스 공통 단자에 상기 트랜지스터(Q10,Q11)의 콜렉터가 접속되며, 전류미러(Q11,Q12)의 소스 트랜지스터(Q12)의 콜렉터에 전류소스(Iref2)가 접속되고, 상기 트랜지스터(Q13)와 전류미러를 이루는 트랜지스터(Q14)의 콜렉터에 부하 저항(R3) 및 출력단(Vo)이 형성된 것을 특징으로 하는 전파정류회로.The current mirrors Q1, Q6 and Q2 and Q5 are respectively formed at the output terminals of the differential amplifiers Q3 and Q4 to which the input signal Vi for full-wave rectification is applied, and the transistors Q5 constituting the current mirror. The collectors of the current mirror transistors Q7 and Q8 are connected to the collectors of Q6 and Q6 and Q8 respectively, and the collector common connection points of the transistors Q6 and Q8 are respectively connected to the collectors and emitters of the transistors Q9 and Q11 of the current mirror. The collector of the transistors Q10 and Q11 is connected to the collector of the transistor Q13 and the base common terminal, and the current source Iref2 is connected to the collector of the source transistor Q12 of the current mirrors Q11 and Q12. And a load resistor (R3) and an output terminal (Vo) are formed in a collector of the transistor (Q14) forming a current mirror with the transistor (Q13).
KR2019930017958U 1993-09-09 1993-09-09 Full wave rectifying circuit KR960002702Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930017958U KR960002702Y1 (en) 1993-09-09 1993-09-09 Full wave rectifying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930017958U KR960002702Y1 (en) 1993-09-09 1993-09-09 Full wave rectifying circuit

Publications (2)

Publication Number Publication Date
KR950010307U KR950010307U (en) 1995-04-24
KR960002702Y1 true KR960002702Y1 (en) 1996-03-30

Family

ID=19363095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930017958U KR960002702Y1 (en) 1993-09-09 1993-09-09 Full wave rectifying circuit

Country Status (1)

Country Link
KR (1) KR960002702Y1 (en)

Also Published As

Publication number Publication date
KR950010307U (en) 1995-04-24

Similar Documents

Publication Publication Date Title
US4437023A (en) Current mirror source circuitry
US4578633A (en) Constant current source circuit
US4575643A (en) Full-wave rectifier circuit
JPH0152783B2 (en)
US5721507A (en) Full-wave rectifying circuit having only one differential pair circuit with a function for combining a pair of half-wave rectified currents into a full-wave rectified current
KR960002702Y1 (en) Full wave rectifying circuit
JPH0770935B2 (en) Differential current amplifier circuit
US5349521A (en) Full wave rectifier using a current mirror bridge
JP3178716B2 (en) Maximum value output circuit, minimum value output circuit, maximum value minimum value output circuit
US5059923A (en) Fractional load current detector
JPS6218103A (en) Limiter circuit
JP3105590B2 (en) Full-wave rectifier circuit
US5014019A (en) Amplifier circuit operable at low power source voltage
JPH06169225A (en) Voltage current conversion circuit
JPH03242715A (en) Band gap reference voltage generating circuit
JPH0321082Y2 (en)
JP2830516B2 (en) Current comparator
JPH0216042B2 (en)
JPH01115205A (en) Maximum value output circuit
JPH0415716A (en) Constant voltage source circuit
JP2900688B2 (en) Limiter circuit
JP2980783B2 (en) Current detection circuit and constant voltage power supply circuit using the same
JPH0349461Y2 (en)
KR900001322Y1 (en) Window comparator circuit
KR900005303B1 (en) Bias circuit following source voltage

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee