Claims (5)
반도체 소자의 콘택홀 형성방법에 있어서, 반도체기판 상부에 하부절연층을 형성하고 그 상부에 제1산화막과 제2산화막을 순차적으로 증착한 다음, 그 상부에 콘택마스크를 형성하는 공정과, 상기 콘택마스크를 이용하여 상기 제2산화막을 식각함으로써 제2산화막패턴 형성하고 상기 콘택마스크를 제거한 다음, 전체구조상부에 일정두께의 제3산화막을 증착하는 공정과, 상기 제3산화막을 이방성식각하여 제3산화막 스페이서를 형성하고 상기 제2산화막패턴과 제3산화막 스페이서를 마스크로하여 상기 제1산화막을 식각함으로써 제1산화막패턴을 형성하는 공정과, 상기 제1산화막패턴을 마스크 및 식각장벽으로 사용하여 전면식각함으로써 상기 제2산화막패턴과 제3산화막 스페이서를 제거하고 동시에 상기 하부절연층을 식각함으로써 상기 반도체기판이 노출시키는 콘택홀을 형성하는 공정을 포함하는 반도체소자의 콘택홀 형성방법.A method of forming a contact hole in a semiconductor device, the method comprising: forming a lower insulating layer on an upper surface of a semiconductor substrate, sequentially depositing a first oxide film and a second oxide film on the semiconductor substrate, and then forming a contact mask on the semiconductor substrate; Forming a second oxide layer pattern by etching the second oxide layer using a mask, removing the contact mask, and depositing a third oxide layer having a predetermined thickness on the entire structure; and anisotropically etching the third oxide layer to form a third oxide layer pattern. Forming a first oxide pattern by forming an oxide spacer and etching the first oxide layer using the second oxide pattern and the third oxide spacer as a mask, and using the first oxide pattern as a mask and an etching barrier. The semiconductor device is formed by removing the second oxide pattern and the third oxide spacer by etching and etching the lower insulating layer at the same time. The method of forming contact holes of a semiconductor device including a step of forming a contact hole to be exposed.
제1항에 있어서, 상기 제1산화막은 탄탈륨 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.The method of claim 1, wherein the first oxide film is formed of a tantalum oxide film.
제1항에 있어서, 상기 제2,3산화막은 실리콘산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.The method of claim 1, wherein the second and third oxide films are formed of a silicon oxide film.
제1항에 있어서, 상기 전면식각시 제2,3산화막을 형성하는 실리콘 산화막과 제1산화막을 형성하는 탄탈륨 산화막의 식각비를 5:1로하여 콘택홀을 형성하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.The semiconductor device of claim 1, wherein a contact hole is formed by using an etching ratio of a silicon oxide film forming the second and third oxide films and a tantalum oxide film forming the first oxide film in a 5: 1 ratio. Contact hole formation method.
제1항에 있어서, 상기 콘택홀의 크기는 상기 제3산화막 두께로 조절하는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.The method of claim 1, wherein the size of the contact hole is controlled by a thickness of the third oxide layer.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.