KR960002090B1 - Making method of power field effect transistor - Google Patents
Making method of power field effect transistor Download PDFInfo
- Publication number
- KR960002090B1 KR960002090B1 KR1019930005959A KR930005959A KR960002090B1 KR 960002090 B1 KR960002090 B1 KR 960002090B1 KR 1019930005959 A KR1019930005959 A KR 1019930005959A KR 930005959 A KR930005959 A KR 930005959A KR 960002090 B1 KR960002090 B1 KR 960002090B1
- Authority
- KR
- South Korea
- Prior art keywords
- profile
- photosensitive film
- wafer
- dual
- photoresist
- Prior art date
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
제1a 내지 c도는 종래의 패턴형성 방법을 설명하기 위한 공정 단면도.1a to c are cross-sectional views for explaining a conventional method of forming a pattern.
제2a 내지 f도는 본 발명에 따라 이중성 감광막을 이용하는 패턴형성 방법을 설명하기 위한 공정 단면도.2A to 2F are cross-sectional views for explaining a pattern forming method using a dual photosensitive film according to the present invention.
제3a 내지 i도는 본 발명의 바람직한 실시예의 제조공정 단면도.3a to i are sectional views of the manufacturing process of the preferred embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1,10 : 반절연 갈륨비소 기판 2 : 양성 감광막1,10: semi-insulating gallium arsenide substrate 2: positive photosensitive film
2',2'',7',12,12a,12b : 양성 프러파일(positive profile)2 ', 2' ', 7', 12,12a, 12b: positive profile
3 : 마스크 4 : 자외선3: mask 4: ultraviolet rays
5 : 돌출부 6 : 내식 금속층5 protrusion 6 corrosion resistant metal layer
7,7a : 이중성 감광막 7'a,14,14a,14b,14c : 음성 프러파일7,7a: dual photosensitive film 7'a, 14,14a, 14b, 14c: negative profile
18a,18b : 도금막18a, 18b: plating film
본 발명은 전계효과 트랜지스터(Field Effect Transistor : 이하 'FET'라 함)의 제조방법에 관한 것으로, 더 구체적으로는 마이크로 웨이브(micro wave) 장치등에서 출력신호의 증폭을 위해 사용되는 전력(power) FET의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a field effect transistor (hereinafter referred to as a "FET"), more specifically, a power (FET) used for amplifying an output signal in a microwave (microwave) device, etc. It relates to a manufacturing method of.
마이크로 웨이브 장치의 전형적인 예인 휴대용 무선전화기에서 음성출력 신호의 증폭을 위해 필수적인 핵심소자로서 사용되고 그 성능에 따라 무선전화기의 연속통화 시간이 결정되는 전력 트랜지스터로서는 현재 갈륨비소(GaAs) 전력 FET가 각광을 받고 있다.In the portable radiotelephone which is a typical example of the microwave device, the gallium arsenide (GaAs) power FET has been in the spotlight as a power transistor that is used as an essential element for amplifying the voice output signal and its performance determines the continuous talk time of the radiotelephone have.
그 주된 이유로서는 종래의 실리콘 바이폴라(silicon bipolar) 소자에 비해 갈륨비소 전력 FET는 고주파 특성이 뛰어나 신호대 잡음비가 클뿐만 아니라 소비전력이 작은 것을 들 수 있다.The main reason is that the gallium arsenide power FET has a high frequency characteristic and has a high signal-to-noise ratio as well as low power consumption compared to a conventional silicon bipolar device.
이와같은 장점을 갖는 갈륨비소 전력 FET는 통상적으로 10장 내외의 마스크(mask)를 사용하여 제작되는데, 각각의 마스크를 이용하는 제조공정들에는 감광막(photoresist)을 이용하는 패턴형성 작업이 수반된다.A gallium arsenide power FET having such an advantage is typically manufactured using a mask of about 10 sheets, and the manufacturing process using each mask involves a pattern forming operation using a photoresist.
따라서 이와같은 패턴형성 공정의 균일성과 재현성은 트랜지스터의 성능과 수율을 결정함에 있어 매우 중요한 요소로서 작용하게 된다.Therefore, the uniformity and reproducibility of the pattern forming process are very important factors in determining the performance and yield of the transistor.
제1도를 참조하면서 전력 FET의 제작을 위한 종래의 패턴형성 공정에 대해 간단하게 설명하면 다음과 같다.Referring to FIG. 1, a conventional pattern forming process for fabricating a power FET will be briefly described as follows.
종래에는 반절연 갈륨비소 기판(semi-insulated GaAs substrate)(1) 상에 양성 감광막(positive photoresist)(2)을 도포한 후 패턴이 정의된 마스크(3)를 씌우고 노광시켜(제1a도 참조) 현상함으로써 노광된 부분에 개구(opening)가 형성되도록 하고 이어 식각 및 증착공정을 순차로 수행하였다.Conventionally, a positive photoresist 2 is applied onto a semi-insulated GaAs substrate 1, and then a mask 3 having a pattern defined thereon is exposed and exposed (see FIG. 1A). By developing, openings were formed in the exposed portions, followed by etching and deposition processes.
그러나, 양성 감광막(2)을 사용하여 금(Au) 또는 백금(Pt)과 같은 내식성 금속층(anticorrosion metal layer)(6)을 형성하기 위해서는 돌출부(overhang)(5)를 만들어야 한다.However, in order to form an anticorrosion metal layer 6 such as gold (Au) or platinum (Pt) using the positive photoresist film 2, an overhang 5 must be made.
이와같은 돌출부(5)는 통상적으로 유전막을 이용하고 클로로벤젠(Chlorobenzene) 등의 용매에 담궈 화학적인 표면 경화처리(chemical treatment)함으로써 형성된다.Such protrusions 5 are typically formed by using a dielectric film and immersing them in a solvent such as chlorobenzene and chemical surface treatment.
이와같은 방법은 감광막의 전처리 온도 및 시간, 용매의 온도 및 담금시간, 감광막의 후처리 온도 및 시간, 노광 에너지, 감광막의 두께등과 같은 변수의 작용이 많아 전력이득 향상과 직접적인 연관이 있는 선폭의 조절이 어렵고, 공정의 재현성이 떨어지며, 용매에 의해 패턴이 오염되는 문제점들이 있었다.This method has many effects such as pretreatment temperature and time of photoresist, solvent temperature and soaking time, posttreatment temperature and time of photoresist, exposure energy, thickness of photoresist, and so on. Difficult to control, poor reproducibility of the process, there was a problem that the pattern is contaminated by the solvent.
따라서, 본 발명은 상기한 종래 기술의 결점들을 보완하기 위한 것으로, 선폭의 조절이 용이하고 공정의 재현성이 뛰어난 전력 FET의 제공방법을 제공하는 것이다.Accordingly, the present invention is to provide a method for providing a power FET that is easy to adjust the line width and excellent in the reproducibility of the process to compensate for the above-mentioned drawbacks of the prior art.
따라서, 본 발명이 다른 목적은 내식성 금속의 증착을 위해 요구되는 화학적 표면처리의 수행 없이도 패턴을 형성할 수 있도록 하여 공정의 여유도를 증대시키고 용매에 의한 환경의 오염을 방지하는 것이다.Therefore, another object of the present invention is to increase the margin of the process and to prevent the contamination of the environment by the solvent to be able to form a pattern without performing the chemical surface treatment required for the deposition of the corrosion-resistant metal.
이와같은 목적들을 달성하기 위한 기술적인 수단으로서 반절연 기판의 상층부에 형성되는 활성층을 구비한 웨이퍼(wafer)의 표면에 소정의 순서로 수행되는 식각공정 및 내식성 금속증착 공정에 의해 소자패턴을 형성하여 전력전계효과 트랜지스터를 제조하는 본 발명의 방법은 상기 웨이퍼의 표면에 이중성 감광막(dual tone photoresist)을 도포하고 소정의 마스크를 사용하여 노광시킴으로써 생성되는 상기 이중성 감광막의 양성 프러파일을 이용하여 상기 웨이퍼를 식각하는 단계와, 상기 웨이퍼의 표면에 상기 이중성 감광막을 도포하고 소정의 마스크를 사용하여 노광시킨 후 형상반전을 위한 열처리를 수행함으로써 형성되는 상기 이중성 감광막의 음성 프러파일을 이용하여 내식성 금속을 증착하는 단계를 포함하는 것이 특징이다.As a technical means for achieving the above objects, an element pattern is formed by an etching process and a corrosion-resistant metal deposition process performed on a surface of a wafer having an active layer formed on an upper layer of a semi-insulating substrate in a predetermined order. The method of the present invention for manufacturing a power field effect transistor is characterized by applying a dual tone photoresist to the surface of the wafer and exposing the wafer using a positive profile of the dual photoresist film produced by exposure using a predetermined mask. Etching and depositing a corrosion resistant metal using a negative profile of the dual photosensitive film formed by applying the dual photosensitive film to the surface of the wafer, exposing the film using a predetermined mask, and performing heat treatment for shape reversal. It is characterized by including the step.
이제부터 첨부된 제2도 및 제3도를 참조하면서 본 발명에 대해 상세히 설명하겠다.The present invention will now be described in detail with reference to the attached FIGS. 2 and 3.
먼저, 제2a 내지 f도를 참조하면서, 본 발명에 따른 패턴형성 방법에 대해 설명하면 다음과 같다.First, the pattern forming method according to the present invention will be described with reference to FIGS. 2A to f as follows.
앞서 기술된 바와같이 본 발명에서는 패턴형성을 위한 감광막으로서 이중성 감광막 한 종류만을 사용한다.As described above, in the present invention, only one type of dual photosensitive film is used as the photosensitive film for pattern formation.
식각공정을 위해서는, 제2도의 (a)와 같이, 기판(1) 위에 이중성 감광막(7)을 도포하고 마스크(3)를 이용하여 노광시키梁. 이어, 제2도의 (b)와 같이, 감광막(7)을 현상시켜 양성 프러파일(7')을 형성한다.For the etching process, as shown in FIG. 2A, a dual photosensitive film 7 is applied onto the substrate 1 and exposed using a mask 3. Next, as illustrated in FIG. 2B, the photosensitive film 7 is developed to form a positive profile 7 ′.
이와같은 감광막의 양성 프러파일(7')을 이용하여 제2c도와 같이 식각공정을 수행한다.An etching process is performed as shown in FIG. 2C using the positive profile 7 'of the photoresist film.
내식성 금속층을 형성하기 위해서는 위에 설명된 바와같이 식각을 위한 패턴형성 과정과 동일하게 이중성 감광막(7a)을 도포하고 (제2d도 참조) 노광시킨 후 형상반전을 위한 열처리를 수행함으로써, 제2e도와 같이, 음성 프러파일(7a')을 형성한다.In order to form the corrosion-resistant metal layer, as described above, by applying the dual photosensitive film 7a (see FIG. 2D) and exposing the heat treatment for shape reversal, the same as the pattern forming process for etching is performed. , A voice profile 7a 'is formed.
이때 음성 프러파일(7'a)은 열처리에 의한 상호 결합반응에 의해 자동적으로 형성된다.At this time, the negative profile 7'a is automatically formed by the mutual coupling reaction by heat treatment.
이와같은 음성 프러파일(7'a)이 형성된 상태에서 내식성 금속을 증착한 후 (제2f도 참조), 불필요한 부분을 리프트 오프(lift-off) 시킴으로써 원하는 금속막의 패턴을 형성할 수 있게 된다.After depositing the corrosion resistant metal in the state where such a negative profile 7'a is formed (see also 2f), it is possible to form a desired metal film pattern by lifting off unnecessary portions.
위에서 설명된 바와같이 본 발명에서는 이중성 감광막을 이용함으로써 식각공정을 위해서는 이중성 감광막의 양성 프러파일이 형성되게 하고, 금속막 증착공정에서는 이중성 감광막의 음성 프러파일이 형성되도록 함으로써 금속막 증착시 부가적인 화학적 표면처리가 필요없게 된다.As described above, in the present invention, the positive profile of the dual photosensitive film is formed for the etching process by using the dual photosensitive film, and the negative profile of the dual photosensitive film is formed in the metal film deposition process. No surface treatment is required.
이제부터 본 발명의 바람직한 실시예를 나타낸 제3a 내지 i도를 참조하면서 갈륨비소 전력 FET의 제조방법에 대해 상세히 설명하겠다.Now, a method of manufacturing a gallium arsenide power FET will be described in detail with reference to FIGS. 3A to i showing a preferred embodiment of the present invention.
먼저, 제3도의 (a)에 도시된 바와같이, 반절연 갈륨비소 기판(10)의 상부 표면부위에 소자형성을 위한 활성층(active layer)(11)을 에피택셜 방법이나 이온주입 방법으로 형성한다.First, as shown in FIG. 3A, an active layer 11 for forming an element is formed on the upper surface of the semi-insulating gallium arsenide substrate 10 by an epitaxial method or an ion implantation method. .
이어, 상기 활성층(11)의 표면 위에 이중성 감광막을 도포한 다음 소자분리를 위한 상기 이중성 감광막의 패턴(양성 프러파일)(12)을 형성하고 이를 이용하여 상기 활성층(11) 및 상기 반절연 갈륨비소 기판(10)을 순차로 식각하여 소자분리영역(13)을 형성한다(제3b도 참조).Subsequently, a dual photosensitive film is coated on the surface of the active layer 11, and then a pattern (positive profile) 12 of the dual photosensitive film for device isolation is formed, and the active layer 11 and the semi-insulating gallium arsenide are formed using the double photosensitive film 12. The substrate 10 is sequentially etched to form the device isolation region 13 (see also FIG. 3b).
이와같이 소자분리영역의 형성이 완료되면 잔류 감광막을 제거하고 다시 이중성 감광막을 도포(제2d도의 공정 단면도 참조) 하여 노광시키고 형상반전을 위한 열처리 방법으로 프러파일(14)을 형성한 후 오막금속(15)을 증착한다(제3c도 참조).After the formation of the device isolation region is completed, the residual photoresist film is removed, and the dual photoresist film is applied again (see the cross-sectional view of FIG. 2d) to expose the profile, and the profile 14 is formed by a heat treatment method for shape reversal. ) (See also 3c).
이어, 리프트 오프(lift-off) 방법에 의해 불필요한 금속층을 제거한 후 소오스와 드레인을 형성한다(도시되어 있지 않음).Then, the unnecessary metal layer is removed by a lift-off method to form a source and a drain (not shown).
이어, 다시 이중성 감광막을 도포하여 감광막의 양성 프러파일(12a)을 형성하고, 이 프러파일(12a)을 이용하여 광폭 리세스를 수행하여 활성층(11)에 게이트 영역을 정의한다(제3도의 (d) 참조).Next, a double photosensitive film is applied to form a positive profile 12a of the photoresist film, and a wide recess is performed using the profile 12a to define a gate region in the active layer 11 (see FIG. d)).
잔류 감광막을 제거하고 다시 이중성 감광막을 도포하여 노광후 형상반전을 위한 열처리를 수행함으로써 형성되는 음성 프러파일(14a)을 이용하여 게이트 리세스를 수행하고 금속(16)을 증착한다(제3도의 (e) 참조).A gate recess is performed using the negative profile 14a formed by removing the residual photoresist film and applying the dual photoresist film again to perform a heat treatment for post-exposure shape inversion to deposit a metal 16 (see FIG. e).
이어, 게이트용 금속을 제외한 나머지의 불필요한 금속을 제거한다(도시되지 않음).Next, unnecessary metals other than the metal for the gate are removed (not shown).
이상과 같이 게이트 금속을 형성한 후에는 제3f도와 같이, 다시 이중성 감광막을 도포하여 노광 후 열처리하여 음성 프러파일(14b)을 형성한 다음 감광막의 연화온도(melting temperature)에서 흐름(flowing) 처리하여 에어브릿지(air-bridge)의 다리(pat)를 위한 바탕금속(17)으로 얇게 증착한다.After the gate metal is formed as described above, as shown in FIG. 3F, the dual photosensitive film is applied again and heat-treated after exposure to form a negative profile 14b, followed by flowing at a softening temperature of the photosensitive film. Thin deposits are made of base metal 17 for the air-bridge's pat.
이어, 바탕금속(17) 위에 감광막을 도포하고 양성 프러파일(12b)을 형성한 후 에어브릿지의 형성부분을 정의하고 도금 방법에 의해 상기 에어브릿지 형성부분의 표면에 금(Au)(18a)을 입힌다(제3g도 참조).Subsequently, after the photoresist is coated on the base metal 17 and the positive profile 12b is formed, the formation portion of the air bridge is defined, and gold (Au) 18a is formed on the surface of the air bridge formation portion by a plating method. (See also 3g).
금도금 후에 실리콘 나이트라이드(Si3N4)로 보호막을 증착한 후 감광막을 도포하여 양성 프러파일을 형성하고 패드(pad) 부분을 이 양성 프러파일에 의해 개구시켜 반응성 식각기로 상기 실리콘 나이트라이드를 식각하여 패드를 형성시키梁(도시되지 않음).After gold plating, a protective film is deposited with silicon nitride (Si 3 N 4 ), and then a photosensitive film is applied to form a positive profile, and the pad portion is opened by the positive profile to etch the silicon nitride with a reactive etcher. To form a pad (not shown).
그다음 제3h도와 같이, 뒷면을 100㎛ 정도 갈아내고(lapping) 이중성 감광막을 도포하여 양성 프러파일(14c)을 형성한 다음 습식식각에 의해 비아홀(via-hole)(19) 형성한다.Next, as shown in FIG. 3h, the back surface is ground by about 100 μm, and a double photosensitive film is applied to form a positive profile 14c, and then a via-hole 19 is formed by wet etching.
이어 감광막의 양성 프러파일(14c)을 제거하고 바탕금속(20)을 기판 하부표면에 증착한 다음 상기 바탕금속(20)의 표면에 도금방법에 의해 20㎛ 정도의 두께로 금(18b)을 입힌다. 이상과 같은 공정이 순차로 수행된 후 절단기를 사용하여 소자를 잘라내면 갈륨비소 전력 FET가 완성된다.Subsequently, the positive profile 14c of the photoresist film is removed, the base metal 20 is deposited on the lower surface of the substrate, and the surface of the base metal 20 is coated with gold 18b to a thickness of about 20 μm by a plating method. . After the above processes are sequentially performed, the gallium arsenide power FET is completed by cutting the device using a cutter.
본 발명의 바람직한 실시예를 통하여 지금까지 설명된 바와같이 본 발명에서는 양성 프로파일과 음성 프러파일을 자유롭게 형성할 수 있는 한 종류의 감광막(이중성 감광막)만을 사용하여도 식각공정 및 증착공정을 위한 패턴형성에 요구되는 감광막의 프러파일을 자유롭게 형성할 수 있어 내식성 금속의 증착에 요구되었던 부가적인 화학적 표면처리가 필요없으므로 공정의 여유도가 증대되고 간편해진다.As described so far through the preferred embodiment of the present invention, in the present invention, even if only one type of photoresist film (dual photoresist film) capable of freely forming a positive profile and a negative profile is used, pattern formation for an etching process and a deposition process is performed. The profile of the photoresist film required for the film can be freely formed, which eliminates the need for the additional chemical surface treatment required for the deposition of the corrosion resistant metal, thereby increasing the process margin and simplifying the process.
또한, 반전 열처리 조건에 따라서 선폭의 조절이 자유롭고 미세선폭의 조절이 가능하므로 전력소자의 전력이득을 향상시킬 수 있으며 재현성이 뛰어나 수율을 향상시킬 수 있다.In addition, the line width can be freely adjusted according to the inversion heat treatment conditions and the fine line width can be adjusted, thereby improving the power gain of the power device and improving reproducibility, thereby improving yield.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930005959A KR960002090B1 (en) | 1993-04-09 | 1993-04-09 | Making method of power field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930005959A KR960002090B1 (en) | 1993-04-09 | 1993-04-09 | Making method of power field effect transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960002090B1 true KR960002090B1 (en) | 1996-02-10 |
Family
ID=19353699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930005959A KR960002090B1 (en) | 1993-04-09 | 1993-04-09 | Making method of power field effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960002090B1 (en) |
-
1993
- 1993-04-09 KR KR1019930005959A patent/KR960002090B1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0130963B1 (en) | Method for manufacturing field effect transistor | |
| JPH0883809A (en) | Manufacture of semiconductor device | |
| US5140387A (en) | Semiconductor device in which gate region is precisely aligned with source and drain regions | |
| US5114871A (en) | Manufacturing diamond electronic devices | |
| KR960002090B1 (en) | Making method of power field effect transistor | |
| US5776805A (en) | Method for manufacturing MESFET | |
| KR100228385B1 (en) | Method of forming gate electrode of semiconductor device | |
| KR100303767B1 (en) | Method for forming a minute resist pattern and method for forming a gate electrode | |
| JPS57103364A (en) | Preparation of field-effect trasistor | |
| US4821094A (en) | Gate alignment procedure in fabricating semiconductor devices | |
| JPH08107064A (en) | Manufacture of semiconductor device | |
| KR890004565B1 (en) | Manufacture of electrodes on semiconductor body | |
| JPS6424466A (en) | Manufacture of semiconductor device | |
| JPH02273939A (en) | Manufacture of field effect type semiconductor device | |
| JPH06104285A (en) | Formation of gate electrode | |
| KR100223021B1 (en) | Method of manufacturing t-type gate | |
| KR100315423B1 (en) | Method of forming fine T(Γ)-gate by photo-lithography process and sacrificial dielectric film | |
| JPS5852880A (en) | Manufacture of semiconductor element | |
| KR100211961B1 (en) | A fabrication method of self-aligned t-shaped gate | |
| KR100243650B1 (en) | Etch back process from resist having o-crezol noblock resin | |
| JPS616870A (en) | Manufacture of field-effect transistor | |
| JPH03147338A (en) | Manufacture of semiconductor device | |
| JPH0745639A (en) | Method for manufacture of t-gate of 0.1 micrometer or lower for field-effect transistor | |
| JPH05335339A (en) | Method of forming t-shaped gate electrode | |
| JP2591639B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |