KR960002022A - 컴퓨터 시스템용 입출력 중계기 및 공유메모리 메모리 맵 구성방법 - Google Patents
컴퓨터 시스템용 입출력 중계기 및 공유메모리 메모리 맵 구성방법 Download PDFInfo
- Publication number
- KR960002022A KR960002022A KR1019940015680A KR19940015680A KR960002022A KR 960002022 A KR960002022 A KR 960002022A KR 1019940015680 A KR1019940015680 A KR 1019940015680A KR 19940015680 A KR19940015680 A KR 19940015680A KR 960002022 A KR960002022 A KR 960002022A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- shared memory
- local bus
- output
- bus
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
본 발명은 컴퓨터 시스템에 관한 것으로, 특히, 입출력 중계기를 공개한다. 그 중계기는 중앙연산장치, 복수의 입출력장치, 및 이에 대응되는 데이타, 어드레스 및 제어버스로 구성된 제1로컬버스와 제2로컬버스를 포함하는 컴퓨터 시스템에 있어서, 상기 제1 및 제2로컬버스의 제어버스를 통한 제어신호에 응답해서 상기 제1로컬버스 또는 제2로컬버스를 선택하는 공유메모리 관리수단과, 상기 공유메모리 관리수단으로부터 선택된 로컬버스로부터 데이타를 입력받아 저장하고 이를 출력하는 공유 메모리와, 상기 복수의 입출력장치로부터 가로채기 요구신호를 입력받아 상기 제2로컬버스의 제어버스를 통해 해당 입출력장치를 제어하고 상기 제2로컬버스의 데이타 및 어드레스버스를 통해 상기 공유메모리와 상기 해당 입출력장치간에 송수신을 중계하는 입출력보조연산수단을 구비하고 공유메모리 메모리 맵 구성방법을 제공함으로써, 입출력 속도를 개선하였다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 컴퓨터 시스템용 입출력 중계기의 구성을 설명하기 위한 블럭도이다,
제3도는 공유메모리의 메모리 맵 구성을 설명하기 위한 도면이다.
Claims (3)
- 중앙연산장치, 복수의 입출력장치, 및 이에 대응되는 데이타, 어드레스 및 제어버스로 구성된 제1로컬버스와 제2로컬버스를 포함하는 컴퓨터 시스템에 있어서, 상기 제1 및 제2로컬버스의 제어버스를 통한 제어신호에 응답하여 상기 제1로컬버스 또는 제2로컬버스를 선택하는 공유메모리 관리수단; 상기 공유메모리 관리수단으로부터 선택된 로컬버스로부터 데이타를 입력받아 저장하고 이를 출력하는 공유 메모리; 상기 복수의 입출력 장치로부터 가로채기 요구신호를 입력받아 상기 제2로컬버스의 제어버스를 통해 해당 입출력장치를 제어하고 상기 제2로컬버스의 데이타 및 어드레스버스를 통해 상기 공유메모리와 상기 해당 입출력장치간에 송수신을 중계하는 입출력보조연산수단을 구비한 것을 특징으로 하는 컴퓨터 시스템용 입출력 중계기.
- 제1항에 있어서, 상기 공유메모리와 상기 공유메모리 관리수단을 일체로 구성하는 것을 특징으로 하는 컴퓨터 시스템용 입출력 중계기.
- 컴퓨터 시스템용 입출력 중계기의 공유메모리의 메모리 맵 구성방법에 있어서, 상기 공유메모리의 전체메모리공간을 각 입출력장치에 대응되도록 메모리 블럭을 할당하고 상기 할당된 메모리 블럭을 제어용, 송신 및 수신용 영역으로 다시 할당하는 것을 특징으로 하는 상기 컴퓨터용 입출력 중계기의 공유메모리의 메모리 맵 구성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940015680A KR960002022A (ko) | 1994-06-30 | 1994-06-30 | 컴퓨터 시스템용 입출력 중계기 및 공유메모리 메모리 맵 구성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940015680A KR960002022A (ko) | 1994-06-30 | 1994-06-30 | 컴퓨터 시스템용 입출력 중계기 및 공유메모리 메모리 맵 구성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960002022A true KR960002022A (ko) | 1996-01-26 |
Family
ID=66689267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940015680A KR960002022A (ko) | 1994-06-30 | 1994-06-30 | 컴퓨터 시스템용 입출력 중계기 및 공유메모리 메모리 맵 구성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960002022A (ko) |
-
1994
- 1994-06-30 KR KR1019940015680A patent/KR960002022A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850006652A (ko) | 프로세스와 메모리를 내장한 집적회로와 그것을 사용한 시스템 | |
| US4695948A (en) | Bus to bus converter using a RAM for multiple address mapping | |
| GB1069480A (en) | Memory system | |
| CN101601016A (zh) | 管理模块、生产者和消费者处理器、其装置以及用于通过共享存储器进行处理器间通信的方法 | |
| KR900005287A (ko) | 데이타 제어 장치 및 그것을 사용하는 시스템 | |
| US20040093390A1 (en) | Connected memory management | |
| KR960035290A (ko) | 데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치 | |
| DE69518145T2 (de) | Verzeichnis für ein-/ausgangsdecoder | |
| KR960002022A (ko) | 컴퓨터 시스템용 입출력 중계기 및 공유메모리 메모리 맵 구성방법 | |
| CN101488119B (zh) | 地址译码方法、装置及单板 | |
| KR920008602A (ko) | 번지공간을 공유하는 다수의 입출력장치를 구비한 컴퓨터 시스템 및 입출력장치와 프로세서간의 통신 관리방법 | |
| KR890007168A (ko) | 프로필 및/또는 칫수 측정 시스템의 데이터 전송 버스 | |
| KR860001379A (ko) | 마이크로 콤퓨터 | |
| US7599383B2 (en) | Data bus configuration having a data bus which can be operated in multiplex mode, and method for operating the configuration | |
| JPH0323026B2 (ko) | ||
| KR970019233A (ko) | 네트워크 자원을 배분하기 위한 통합 네트워크 및 메카니즘(Combining network and mechanism for allocating resources of such a network) | |
| US6480945B2 (en) | Method and apparatus for controlling memory access by a plurality of devices | |
| KR920008615A (ko) | 다중 프로세서 시스템의 다수의 서브 프로세서 제어방법 | |
| JP2906805B2 (ja) | メモリ共有型マルチプロセッサシステム | |
| JPH0721121A (ja) | 通信制御ｌｓｉ | |
| JP2643660B2 (ja) | 通信制御装置 | |
| SU526881A1 (ru) | Устройство дл сопр жени процессоров с каналами ввода-вывода | |
| SU1471191A1 (ru) | Многоканальное устройство дл распределени заданий процессорам | |
| JPS5831437A (ja) | デ−タ受信装置 | |
| JPS6377240A (ja) | タイムスロツト割付け方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |