KR960002008A - 비순차적 액세스에 대해 저유효 대기시간을 가진 파이프라인방식 캐시시스템 - Google Patents

비순차적 액세스에 대해 저유효 대기시간을 가진 파이프라인방식 캐시시스템 Download PDF

Info

Publication number
KR960002008A
KR960002008A KR1019950008810A KR19950008810A KR960002008A KR 960002008 A KR960002008 A KR 960002008A KR 1019950008810 A KR1019950008810 A KR 1019950008810A KR 19950008810 A KR19950008810 A KR 19950008810A KR 960002008 A KR960002008 A KR 960002008A
Authority
KR
South Korea
Prior art keywords
address
record
sequential
cache
btc
Prior art date
Application number
KR1019950008810A
Other languages
English (en)
Other versions
KR100252569B1 (ko
Inventor
오코너 데니스
Original Assignee
카알 실버맨
인텔 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카알 실버맨, 인텔 코오포레이션 filed Critical 카알 실버맨
Publication of KR960002008A publication Critical patent/KR960002008A/ko
Application granted granted Critical
Publication of KR100252569B1 publication Critical patent/KR100252569B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3808—Instruction prefetching for instruction reuse, e.g. trace cache, branch target cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Advance Control (AREA)

Abstract

비순차적 메모리 액세스에 대한 유효 대기시간을 감소시키는 방법 및 장치가 개시된다. 개선된 캐시는 파이프라인방식 캐시에서 히트한 레코드주소에 반응하여 일이상의 캐시출력레코드를 제공하는 다단 파이프라인방식 캐시를 포함한다.
파이프라인방식 캐시는 파이프라인방식 캐시가 어떤 출력레코드도 제공하지 않는 L클록 사이클의 유휴쥬기후에 레코드를 제공한다. 파이프라인방식 캐시의 유효대기시간은 분기목적캐시(BTC)를 제공함으로써 감소되는데 이는 BTC에서 히트한 비순차적 레코드 주소에 반응하여 유휴주기동안 일이상의 레코드를 발생한다.
캐시에 저장된 레코드는 예를 들어 명령어를 나타낼 수 있다. 캐시는 유휴주기에 선행하는 0사이클동안 파이프라인방식 캐시에 비순차적 레코드주소(A)와 예견주소(A+(LxW), 여기에서 W는 발행폭을 표시한다)를 제공하는 예견회로를 포함한다.
파이프라인방식 캐시는 파이프라인방식 캐시에서 히트한 비순차적 레코드주소와 예견주소에 반응하여 유휴주기이후 비순차적으로 레코드와 예견레코드를 예견주소로부터 각각 제공한다. 멀티플렉서는 비순차적 주소가 BTC에서 미스한다면 출력으로써 비순차적 레코드를 파이프라인방식 캐시로부터 선택한다. 멀티플렉서는 비순차적 주소가 BTC에서 히트한다면 출력으로써 예견레코드를 선택한다. 상기 기법의 다양한 변형이 또한 기술된다.

Description

비순차적 액세스에 대해 저유효 대기시간을 가진 파이프라인방식 캐시시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 캐시와 결합하는 컴퓨터시스템의 예시도.

Claims (41)

  1. 파이프라인방식 캐시에서 히트하는 레코드주소에 반응하여 일이상의 캐시출력레코드를 제공하는 다단 파이프라인방식 캐시를 가지며, 여기에서 파이프란방식 캐시는 그가 어떤 출력레코드도 제공하지 않는 유휴주기의 L클록사이클 이후에 일이상의 레코들 제공하며, 순차적 레코드주소를 파이프라인방식 캐시에 제공하는 시퀀서를를 가지며, 그리고 비순차적 레코드의 비순차적 레코드주소를 제공하는 프로세서코어를 가지는 정보처리용 컴퓨터시스템에서, 비순차적 레코드 액세스에 대한 유효 대기시간을 감소시키는 방법에 있어서, 유휴주기동안, 분기목적캐시(BTC)에서 히트하는 비순차적 레코드주소에 반응하여 BTC로부터 일이상의 레코드를 제공하는 단계로 구성되는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 제공하는 단계는 유휴주기의 제1사이클동안, BTC가 비순차적 레코드 주소에 의해 지정된 비순차적 레코드를 제공하는 단계; 및 유휴주기의 나머지 사이클동안, BTC가 비순차적 레코드 주소에 뒤이어 순차적 레코드 주소로부터 순차적 레코드를 제공하는 단계로 구성되는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 제공하는 단계는 BTC가 유휴주기의 각각의 사이클동안 W레코드를 동시에 제공하는 단계로 구성되며, 여기에서 컴퓨터시스템은 수퍼스칼라 시스템이며, W는 시스템의 발행폭인 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 제공하는 단계는 유휴주기의 제1사이클동안, BTC가 비순차적 레코드주소에 의해 지정된 비순차적 레코드를 제공하는 단계; 유휴주기의 제1사이클동안, BTC가 비순차적 레코드주송에 뒤이어 순차적 레코드주소로 부터 W-1 순차적 레코드를 동시에 제공하는 단계; 및 유휴주기의 나머지 사이클동안, BTC가 선행사이클에 제공된 마지막 레코드의 레코드 주소에 뒤이어 순차적 레코드주소로부터 각각의 사이클동안 W순차적 레코드를 제공하는 단계로 구성되며, 여기에서 컴퓨터시스템은 수퍼스칼라 시스템이며, W는 시스템의 발행폭인 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 유휴주기이후, 파이프라인방식 캐시가 선행사이클에서 BTC에 의해 유휴주기동안 제공된 마지막 레코드의 레코드주수에 뒤이어 순차적 레코드주소로부터 일이상의 순차적 레코드를 제공하는 단계로 더 구성되는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 비순차적 레코드주소가 BTC에서 미스한다면, 파이프라인방식 캐시는 파이프라인방식 캐시에서 히트하는 순차적 레코드주소에 반응하여 유휴주기이후 비순차적 레코드를 제공하는 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 각각의 출력레코드는 명령어린 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 비순차적 레코드주소는 분기명령의 목적주소인 것을 특징으로 하는 방법.
  9. 제7항에 있어서, 비순차적 레코드주소는 인터럽트 조작기의 개시주소인 것을특징으로 하는 방법.
  10. 제7항에 있어서, 비순차적 레코드주소는 서브루틴의 호출주소인 것을 특징으로 하는 방법.
  11. 제7항에 있어서, 비순차적 레코드주소는 서브루틴의 복귀주소인 것을 특징으로 하는 방법.
  12. 정보처리용 컴퓨터시스템에서, 비순차적 레코드주소에 대해 저 유휴대기시간을 가진 개선된 캐시에 있어서, 파이프라인방식 캐시에서 히트하는 레코드주소에 반응하여 일이상의 캐시출력레코드를 제공하는 다단 파이프라이방식 캐시; 및 BTC에서 히트하는 비순차적 레코드주소에 반응하여 유휴주기동안 일이상의 레코드를 제공하는 분기목적캐시(BTC)로 구성되며, 여기에서 파이프라인방식 캐시는 그가 어떤 출력레코드도 제공하지 않는 유휴주기의 L클록사이클이후 레코드를 제공하는 것을 특징으로 하는 개선된 캐시.
  13. 제12항에 있어서, W는 컴퓨터시스템의 발행폭을 표시하며, A는 비순차적 레코드 주소를 표시하며, 그리고 A+(LxW)는 예견주소를 표시하며, 캐시는 유휴주기에 선행하는 0사이클동안 파이프라인방식 캐시에 비순차적 레코드주소와 예견주소를 제공하는 예견회로; 및 비순차적 주소가 BTC에서 미스한다면 개선된 캐시의 출력으로써 비순차적 레코드를 파이프라인방식 캐시로부터 선택하며, 그리고 비순차적 주소가 BTC에서 히트한다면 개선된 캐시의 출력으로써 예견레코드를 선택하는 멀티플렉서로 구성되며, 여기에서, 파이프라인방식 캐시는 파이프라인방식 캐시에서 히트한 비순차적 레코드주소와 예견주소에 반응하여 유휴주기이후에 예견주소로부터 여견레코드와 비순차적 레코드를 각각 제공하는 것을 특징으로 하는 개선된 캐시.
  14. 제13항에 있어서, 0사이클이후, 예견회로는 비순차적 주소가 BTC에서 히트한다면 예견주소에 뒤이어 일이상의 순차적 레코드주소를 파이프라인방식 캐시에 제공되며; 0사이클 이후, 예견회로는 비순차적 주소가 BTC에서 미스한다면 비순차적 주소에 뒤이어 일이상의 순차적 레코드주소를 파이프라인방식 캐시에 제공하며; 그리고 파이프라인방식 캐시는 예견회로에 의해 제공된 일이상의 순차적 레코드주소에 반응하여 일이상의 레코드를 제공하는 것을 특징으로 하는 개선된 캐시.
  15. 제12항에 있어서, W는 컴퓨터시스템의 발행폭을 표시하며, A는 비순차적 레코드주소를 표시하며, 그리고 A+(LxW)는 예견주소를 표시하며; 캐시는 비순차적 주소가 BTC에서 히트하는 경우 유휴주기에 선행하는 0사이클동안 파이프라인방식 캐시에 예견주소를 제공하는 예견회로; 및 비순차적 주소가 BTC에서 미스한다면 개선된 캐시의 출력으로써 비순차적 레코드를 파이프라인방식 캐시로부터 선택하며, 그리고 비순차적 주소가 BTC에서 히트한다면 개선된 캐시의 출력으로써 예견레코드를 선택하는 멀티플렉서로 구성되며, 여기에서, 파이프라인방식 캐시는 파이프라인방식 캐시에서 히트한 예견주소에 반응하여 유휴주기이후에 예견주소로부터 예견레코드를 제공하며, 예견회로는 비순차적 주소가 BTC에서 미스한다며 0사이클 동안 파이프라인방식 캐시에 비순차적 레코드주소를 더 제공하며, 그리고 파이프라인방식 캐시는 파이프라인방식 캐시에서 히트한 비순차적 주소에 반응하여 유휴주기 이후에 비순차적 레코드를 더 제공하는 것을 특징으로 하는 개선된 캐시.
  16. 제15항에 있어서, 0사이클이후, 예견회로는 비순차적 주소가 BTC에서 히트한다면 예견주소에 뒤이어 일이상의 순차적 레코드주소를 파이프라인방식 캐시에 제공되며; 0사이클 이후, 예견회로는 비순차적 주소가 BTC에서 미스한다면 비순차적 주소에 뒤이어 일이상의 순차적 레코드주소를 파이프라인방식 캐시에 제공하며; 그리고 파이프라인방식 캐시는 예견회로에 의해 제공된 일이상의 순차적 레코드주소에 반응하여 일 이상의 레코드를 제공하는 것을 특징으로 하는 개선된 캐시.
  17. 제12항에 있어서, 유휴주기의 제1사이클동안, BTC는 비순차적 레코드주소에 의해 지정된 비순차적 레코드를 제공하며; 그리고 유휴주기의 나머지 사이클동안, BTC는 비순차적 레코드주소에 뒤이어 순차적 레코드를 순차적 레코드주소로부터 제공하는 것을 특징으로 하는 개선된 캐시.
  18. 제12항에 있어서, BTC는 유휴주기의 각각의 사이클동안 W레코드를 동시적으로 제공하며, 컴퓨터시스템은 수퍼스칼라 시스템이며, W는 발행폭인 것을 특징으로 하는 개선된 캐시.
  19. 제12항에 있어서, 유휴주기의 제1사이클동안, BTC는 비순차적 레코드주소에 의해 지정된 비순차적 레코드를 제공하며; 유휴주기의 제1사이클동안, BTC는 비순차적 레코드 주소에 뒤이어 W-1순차적 레코드를 순차적 레코드주소로부터 동시적으로 제공하며; 그리고 유휴주기의 나머지 사이클동안, BTC는 선행사이클에서 제공된 마지막 레코드의 레코드 주소에 뒤이어 각각의 사이클동안 W순차적 레코드를 순차적 레코드주소로부터 제공하며, 여기에서 컴퓨터시스템은 수퍼스칼라 시스템이며, W는 시스템의 발행폭인 것을 특징으로 하는 개선된 캐시.
  20. 제12항에 있어서, 유휴주기이후, 파이프라인방식 캐시는 선행사이클에서 BTC에 의해 유휴주기동안 제공된 마지막 레코드의 레코드주소에 뒤이어 일이상의 순차적 레코드를 순차저레코드 주소로부터 제공하는 것을 특징으로 하는 개선된 캐시.
  21. 제12항에 있어서, 비순차적 레코드주소가 BTC에서 미스한다면, 파이프라인방식 캐시는 파이프라인방식 캐시에서 히트한 비순차적 레코드주소에 반응하여 유휴주기이후에 비순차적 레코드를 제공하는 것을 특징으로 하는 개선된 캐시.
  22. 제12항에 있어서, 각각의 출력레코드는 명령어인 것을 특징으로 하는 개선된 캐시.
  23. 제22항에 있어서, 비순차적 레코드주소는 분기명령의 목적주소인 것을 특징으로 하는 개선된 캐시.
  24. 제22항에 있어서, 비순차적 레코드주소는 인터럽트 조작기의 개시주소인 것을 특징으로 하는 개선된 캐시.
  25. 제22항에 있어서, 비순차적 레코드주소는 서브루틴의 호출주소인 것을 특징으로 하는 개선된 캐시.
  26. 제22항에 있어서, 비순차적 레코드주소는 서브루틴의 복귀주소인 것을 특징으로 하는 개선된 캐시.
  27. 비순차적 레코드 액세스에 대해 저 유효대기시간을 가진 컴퓨터시스템에 있어서, 상기 시스템은 정보를 처리하는 프로세서; 프로세서에 결합된 메모리장치; 및 프로세서에 결합된 개선된 캐시로 구성되며, 개선된 캐시는 파이프라인방식 캐시에서 히트한 레코드주소에 반응하여 일이상의 캐시출력레코드를 제공하는 다단 파이프라인방식 캐시; 및 분기목적캐시(BTC)에서 히트한 비순차적 레코드주소에 반응하여 유휴주기동안 일이상의 레코드를 제공하는 BTC로 구성되며, 여기에서 파이프라인방식 캐시는 파이프라인방식 캐시가 어떤 출력레코드도 제공하지 않는 L클록사이클의 유휴주기이후의 레코드를 제공하는 것을 특징으로 하는 컴퓨터 시스템.
  28. 제27항에 있어서, W는 컴퓨터시스템의 발행폭을 표시하며, A는 비순차적 레코드 주소를 표시하며, 그리고 A+(LxW)는 예견주소를 표시하며, 캐시는 유휴주기이후의 선행하는 0사이클동안 파이프라인방식 캐시에 비순차적 레코드주소와 예견주소를 제공하는 예견회로; 및 비순차적 주소가 BTC에서 미스한다면 개선된 캐시의 출력으로써 비순차적 레코드를 파이프라인방식 캐시로부터 선택하며, 그리고 비순차적 주소가 BTC에서 히트한다면 개선된 캐시의 출력으로써 예견레코드를 선택하는 멀티플렉서로 구성하며, 여기에서, 파이프라인방식 캐시는 파이프라인방식 캐시에서 히트한 비순차적 레코드와 예견주소는 반응하여 유휴주기이후에 예견주소로 부터 비순차적 레코드와 예견레코드를 제공하는 것을 특징으로 하는 컴퓨터시스템.
  29. 제28항에 있어서, 0사이클 이후, 예견회로는 비순차적 주소가 BTC에서 히트한다면 예견주소에 뒤이어 일이상의 순차적 레코드주소를 파이프라인방식 캐시에 제공하며; 0사이클 이후, 예견회로는 비순차적 주소가 BTC에서 미스한다면 비순차적 주소에 뒤이어 일이상의 순차적 레코드주소를 파이프라인방식 캐시에 제공하며; 그리고 파이프라인방식 캐시 예견회로에 의해 제공된 일이상의 순차적 레코드주소에 반응하여 일이상의 레코드를 제공하는 것을 특징으로 하는 컴퓨터시스템.
  30. 제27항에 있어서, W는 컴퓨터시스템의 발행폭을 표시하며, A는 비순차적 레코드 주소를 표시하며, 그리고 A+(LxW)는 예견주소를 표시하며, 캐시는 비순차적 주소가 BTC에서 히트하는 경우 유휴주기에 선행하는 0사이클동안 파이프라인방식 태시에 예견주소를 제공하는 예견회로; 및 비순차적 주소가 BTC에서 미스한 다면 개선된 캐시의 출력으로써 비순차적 레코드를 파이프라인방식 캐시로부터 선택하며, 그리고 비순차적 주소가 BTC에서 히트한다면 개선된 캐시의 출력으로써 예견레코드를 선택하는 멀티플렉서로 구성되며, 여기에서, 파이프라인방식 캐시는 파이프라인방식 캐시에서 히트한 예견주소에 반응하여 유휴주기이후에 예견주소로부터 에견레코드를 제공하며, 예견헤로는 비순차적 주소가 BTC에서 미스한다면 0사이클 동안 파이프라인방식 캐시에 비순차적 레코드주소를 더 제공하며, 그리고 파이프라인방식 캐시는 파이프라인방식 캐시에서 히트한 비순차적 주소에 반응하여 유휴주기 이후에 비순차적 레코드를 더 제공하는 것을 특징으로 하는 컴퓨터시스템.
  31. 제30항에 있어서, 0사이클이후, 예견회로는 비순차적 주소가 BTC에서 히트한다면 예견주소에 뒤이어 일이상의 순차적 레코드주소를 파이프라인방식 캐시에 제공하며; 0사이클 이후, 예견회로는 비순차적 주소가 BTC에서 미스한다면 비순차적 주소에 뒤이어 일이상의 순차적 레코드주소를 파이프라인방식 캐시에 제공하며; 그리고 파이프라인방식 캐시는 예견회로에 의해 제공된 일이상의 순차적 레코드주소에 반응하여 일 이상의 레코드를 제공하는 것을 특징으로 하는 컴퓨터시스템.
  32. 제27항에 있어서, 유휴주기의 제1사이클동안, BTC는 비순차적 레코드주소에 의해 지정된 비순차적 레코드를 제공하며; 그리고 유휴주기의 나머지 사이클동안, BTC는 비순차적 레코드주소에 뒤이어 순차적 레코드를 순차적 레코드주소로부터 제공하는 것을 특징으로 하는 컴퓨터시스템.
  33. 제27항에 있어서, BTC는 유휴주기의 각각의 사이클동안 W레코드를 동시적으로 제공하며 컴퓨터시스템은 수퍼스칼라 시스템이며, W는 발행폭인 것을 특징으로 하는 컴퓨터 시스템.
  34. 제27항에 있어서, 유휴주기의 제1사이클동안, BTC는 비순차적 레코드주소에 의해 지정된 비순차적 레코드를 제공하며; 유휴주기의 제1사이클동안, BTC는 비순차적 레코드 주소에 뒤이어 W-1순차적 레코드를 순차적 레코드주소로부터 동시적으로 제공하며; 그리고 유휴주기의 나머지 사이클동안, BTC는 선행사이클에서 제공된 마지막 레코드의 레코드주소에 뒤이어 각각의 사이클동안 W순차적 레코드를 순차적 레코드주소로부터 제공되며, 여기에서 컴퓨터시스템은 수퍼스칼라 시스템이며, W는 시스템의 발행폭인 것을 특징으로 하는 컴퓨터시스템.
  35. 제27항에 있어서, 유휴주기이후, 파이프라인방식 캐시는 선행사이클에서 BTC에 의해 유휴주기동안 제공된 마지막 레코드의 레코드주소에 뒤이어 일이상의 순차적 레코드 주소로부터 제공하는 것을 특징으로 하는 컴퓨터시스템.
  36. 제27항에 있어서, 비순차적 레코드주소가 BTC에서 미스한다면, 파이프라인방식 캐시는 파이프라인방식 캐시에서 히트한 비순차적 레코드주소에 반응하여 유휴주기이후에 비순차적 레코드를 제공하는 것을 특징으로 하는 컴퓨터시스템.
  37. 제27항에 있어서, 각각의 출력레코드는 명령어인 것을 특징으로 하는 컴퓨터시스템.
  38. 제37항에 있어서, 비순차적 레코드주소는 분기명령의 목적주소인 것을 특징으로 하는 컴퓨터시스템.
  39. 제37항에 있어서, 비순차적 레코드주소는 인터럽트 조작기의 개시주소인 것을 특징으로 하는 컴퓨터시스템.
  40. 제37항에 있어서, 비순차적 레코드주소는 서브루틴의 호출주소인 것을 특징으로 하는 컴퓨터시스템.
  41. 제37항에 있어서, 비순차적 레코드주소는 서브루틴의 복귀주소인 것을 특징으로 하는 컴퓨터시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950008810A 1994-06-30 1995-04-14 비순차적액세스에대해저유효대기시간을가진파이프라인방식캐시시스템 KR100252569B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/269,650 1994-06-30
US08/269,650 US5561782A (en) 1994-06-30 1994-06-30 Pipelined cache system having low effective latency for nonsequential accesses
US08/269,650 1994-06-30

Publications (2)

Publication Number Publication Date
KR960002008A true KR960002008A (ko) 1996-01-26
KR100252569B1 KR100252569B1 (ko) 2000-04-15

Family

ID=23028115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008810A KR100252569B1 (ko) 1994-06-30 1995-04-14 비순차적액세스에대해저유효대기시간을가진파이프라인방식캐시시스템

Country Status (4)

Country Link
US (1) US5561782A (ko)
JP (1) JP3732555B2 (ko)
KR (1) KR100252569B1 (ko)
TW (1) TW280880B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6021471A (en) * 1994-11-15 2000-02-01 Advanced Micro Devices, Inc. Multiple level cache control system with address and data pipelines
US5860096A (en) * 1994-10-17 1999-01-12 Hewlett-Packard Company Multi-level instruction cache for a computer
US5740412A (en) * 1996-05-06 1998-04-14 International Business Machines Corporation Set-select multiplexer with an array built-in self-test feature
US5778435A (en) * 1996-05-30 1998-07-07 Lucent Technologies, Inc. History-based prefetch cache including a time queue
KR100255510B1 (ko) * 1997-05-09 2000-05-01 김영환 원포트램셀구조로이루어진캐시데이터램
US6199154B1 (en) 1997-11-17 2001-03-06 Advanced Micro Devices, Inc. Selecting cache to fetch in multi-level cache system based on fetch address source and pre-fetching additional data to the cache for future access
JP5059609B2 (ja) * 2004-08-17 2012-10-24 エヌヴィディア コーポレイション メモリへの様々なタイプのアクセスを予測するため、およびキャッシュメモリに関連付けられた予測を管理するための、システム、装置、および方法
US7461211B2 (en) * 2004-08-17 2008-12-02 Nvidia Corporation System, apparatus and method for generating nonsequential predictions to access a memory
JP2008257508A (ja) * 2007-04-05 2008-10-23 Nec Electronics Corp キャッシュ制御方法およびキャッシュ装置並びにマイクロコンピュータ
US9317293B2 (en) 2012-11-28 2016-04-19 Qualcomm Incorporated Establishing a branch target instruction cache (BTIC) entry for subroutine returns to reduce execution pipeline bubbles, and related systems, methods, and computer-readable media
US9021210B2 (en) 2013-02-12 2015-04-28 International Business Machines Corporation Cache prefetching based on non-sequential lagging cache affinity

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60168238A (ja) * 1984-02-10 1985-08-31 Hitachi Ltd パイプラインデータ処理装置
JPS6393038A (ja) * 1986-10-07 1988-04-23 Mitsubishi Electric Corp 計算機
US4926323A (en) * 1988-03-03 1990-05-15 Advanced Micro Devices, Inc. Streamlined instruction processor
US5136697A (en) * 1989-06-06 1992-08-04 Advanced Micro Devices, Inc. System for reducing delay for execution subsequent to correctly predicted branch instruction using fetch information stored with each block of instructions in cache
US5283873A (en) * 1990-06-29 1994-02-01 Digital Equipment Corporation Next line prediction apparatus for a pipelined computed system
US5337415A (en) * 1992-12-04 1994-08-09 Hewlett-Packard Company Predecoding instructions for supercalar dependency indicating simultaneous execution for increased operating frequency

Also Published As

Publication number Publication date
JP3732555B2 (ja) 2006-01-05
KR100252569B1 (ko) 2000-04-15
JPH0830454A (ja) 1996-02-02
US5561782A (en) 1996-10-01
TW280880B (ko) 1996-07-11

Similar Documents

Publication Publication Date Title
US5623619A (en) Linearly addressable microprocessor cache
KR970029103A (ko) 데이터 처리 시스템 및 데이터 처리 방법
US5473764A (en) Multilevel instruction cache
JPS61100837A (ja) 命令メモリ制御方法
KR960002008A (ko) 비순차적 액세스에 대해 저유효 대기시간을 가진 파이프라인방식 캐시시스템
TW253946B (en) Data processor with branch prediction and method of operation
DE69228380D1 (de) Verfahren zur erhöhung der datenverarbeitungsgeschwindigkeit in einem rechnersystem
US7266676B2 (en) Method and apparatus for branch prediction based on branch targets utilizing tag and data arrays
US20140143522A1 (en) Prefetching based upon return addresses
US5889986A (en) Instruction fetch unit including instruction buffer and secondary or branch target buffer that transfers prefetched instructions to the instruction buffer
US7987337B1 (en) Translation lookaside buffer prediction mechanism
JP2596712B2 (ja) 近接した分岐命令を含む命令の実行を管理するシステム及び方法
JP2010501101A (ja) 分岐先アドレスキャッシュにおけるルックアップの低減方法および装置
WO2004088461A3 (en) Local emulation of data ram utilizing write-through cache hardware within a cpu module
KR100218617B1 (ko) 변환우선참조 버퍼를 이용하여 메모리를 관리하는 데이터 처리 시스템의 효율적인 메모리 관리 방법 및 시스템과 그를 이용한 데이터 처리 시스템
KR0128272B1 (ko) 보조 메모리를 포함하는 정보 처리 시스템 및 그 동작 방법
US6308242B1 (en) Apparatus for adaptively controlling a prefetch queue based on various flush conditions
EP1055998A3 (en) Reducing the number of issued instructions in a microprocessor
JPH08328950A (ja) プロセッサシステムにおいてメモリ源から取込まれたバイトをキャッシュメモリに与える方法、およびプロセッサシステムにおいてキャッシュメモリをプロセッサバスにインタフェースさせるバスインタフェース回路
JPH02144626A (ja) マイクロプロセッサ
JPH0331933A (ja) データ処理装置
BR0308268A (pt) Método de pré-busca de dados/instruções relacionados com eventos disparados externamente
US5802346A (en) Method and system for minimizing the delay in executing branch-on-register instructions
KR950025536A (ko) 분기 명령 처리를 위한 명령어 공급장치
KR20040038548A (ko) 높은 히트율을 갖는 캐쉬 메모리 시스템 및 그의 데이터캐슁 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 16