KR960001931B1 - 디지탈 비데오신호처리용 노이즈 슬라이서 - Google Patents

Abstract

내용 없음.

Description

디지탈 비데오신호처리용 노이즈 슬라이서

제1a도 내지 제1b도는 통상적인 수직 및 수평 윤곽신호 발생기의 일실시예를 나타내는 회로도.

제2도는 종래 기술에 따른 노이즈 슬라이서의 일실시예를 나타내는 회로도.

제3도는 종래 기술에 따른 노이즈 슬라이서의 다른 실시예를 나타내는 블록도.

제4a도∼제4c는 제3도에 따른 노이즈 슬라이서의 동작특성을 나타내는 파형도.

제5도는 이 발명에 따른 디지탈 비데오 신호처리용 노이즈 슬라이서의 일실시예를 나타내는 회로도.

제6도는 제5도에 따른 디지탈 비데오 신호처리용 노이즈 슬라이서의 출력파형도.

이 발명은 비데오 신호를 디지탈신호로 처리하는 전하결합소자(이하, CCD라 약칭한다) 카메라용 단일칩 디지탈 신호처리기에 있어서, 더욱, 상세하게는 2중 드레시홀드값에 의한 노이즈 슬라이서를 접속채용함으로써 입력되는 윤곽신호의 노이즈를 제거시키고, 각종 영상신호에 따른 윤곽신호의 특성을 현저하게 개선시킬 수 있는 디지탈 비데오 신호처리용 노이즈 슬라이서에 관한 것이다.

일반적으로 CCD 이미지 센서의 출력에서 칼라 텔레비젼 방송방식(NTSC/PAL)에 적합한 영상신호를 얻을때까지 신호처리를 행하는 디지탈 신호처리용 고집적회로(이하, DSP라 약칭한다)는 고화질화, 소형화 및 저소비전력화 추세로 발전되어가는 민생용 카메라에서 필수적으로 요망되고 있다. 따라서 이와같은 민생용 카메라는 고품위의 디지탈신호 처리기술을 접목시킴으로써 쉽게 달성될 수 있다.

상기한 단일칩(single chip) CCD 비데오 카메라에서 고품위의 디지탈신호처리기술은 샘풀엔드홀드 회로, AGC 회로 및 감마보정회로 등을 배제한 상태에서 거의 모든 신호처리를 디지탈함으로써 가능하고, 아날로그신호처리와 디지탈신호처리를 위한 회로 구성자체를 최적한 하이브리드로 구성하며, 보다 합리화된 디지탈 신호처리회로를 접속 채용함으로써 가능한다.

제1도(a) 내지 (b)는 통상적인 윤곽신호 발생기의 기본 알고리즘을 나타내고 있다.

먼저, 제1도(a)는 아날로그 비데오신호 처리방식에서 수직 윤곽신호 발생기의 일실시예에 관한 회로를 나타낸 것이다. 이회로의 특징은 윤곽신호(AS)를 입력으로 하고 직렬 접속된 2개의 제1 및 제2지연라인(1, 2)과 상기 제2지연라인에 접속되고 동일한 윤곽신호(AS)를 인가받는 가산기(3)와, 상기 가산기에 접속되는 이득제어기(4)와 그리고 상기 이득제어기에 접속되고 제1지연라인(1)의 출력을 인가받는 감산기(5)로 구성되는 것에 있다.

이와 같은 구성에 따라 2개의 제1 및 제2지연라인(1, 2)은 라인메모리(도시생략됨)에서 읽어낸 윤곽신호(AS)를 입력으로하여 180∼240ns의 지연시간을 갖는 지연신호로 출력한다. 이어서 가산기(3)는 상기 2배의 기간동안 지연된 지연신호와 원신호를 가산하여 가산된 신호를 발생한다. 여기서 상기 가산기(3)를 통하여 가산된 신호는 이득제어기(4)를 통하여 소정의 이득값으로 조정된 후 감산기(5)에 인가된다. 또한 상기 감산기(5)는 제1지연소자들을 통하여 지연출력된 신호와 상기 이득제어기(4)를 통하여 소정의 이득값으로 조정된 신호를 각각 2개의 입력으로하여 감산함으로써 입상하는 에지부분을 도출하여 출력한다. 이에 따라 감산기(5)는 수직의 윤곽신호(CA)를 출력한 결과로 된다.

다음, 제1도 (b)는 아날로그 비데오신호 처리방식에서 수평 윤곽신호 발생기의 일실시예에 관한 회로를 나타낸 것이다. 이 회로의 특징은 제1도(a)의 2개의 제1 및 제2지연라인(1, 2)이 2개의 수평지연라인(6, 7)으로 구성된점에 있고, 나머지 회로 구성관계는 제1도(a)와 동일하다.

이와 같은 구성에 따라 2개의 제1 및 제2수평라인(6, 7)은 라인메모리(도시생략됨)에서 읽어낸 윤곽신호(AS)를 입력으로하여 63.5μs의 지연시간을 갖도록 2H 지연신호로 출력한다. 이어서 가산기(8)는 상기 2H 지연신호와 원신호인 윤곽신호(AS)와를 가산하여 가산된 신호를 발생한다.

여기서 상기 가산기(8)를 통하여 가산된 신호는 이득제어기(9)를 통하여 소정의 이득값으로 조정된 후 감산기(10)에 인가된다. 또한 상기 감산기(10)는 제1수평 지연라인(6)를 통하여 지연출력된 신호와 상기 이득제어기(9)를 통하여 소정의 이득값으로 조정된 신호와를 각각 2개의 입력으로하여 감산함으로써 입상하는 에지부분을 도출하여 출력한다. 이에 따라 상기 감산기(5)는 수평의 윤곽신호(CA)를 출력한 결과가 된다.

이와 같이 제1도(a) 내지 제1도(b)의 기본 알고리즘으로 발생된 수평 및 수직의 윤곽신호는 노이즈 슬라이서를 통하여 보정을 받게 되는데 그과정을 살펴보면 다음과 같다.

제2도는 종래기술에 따른 노이즈 슬라이서의 일실시예를 나타내는 회로도로써 n비트의 드레시홀드값(TH)과 n비느의 윤곽신호(CA)를 각각 인가받는 비교기(11)와, 그리고 상기 n비트의 윤곽신호(CA)와 비교기(11)의 출력을 각각 인가받는 증폭기(12)로 구성되어 있다.

따라서 제1도(a) 내지 제1도(b)를 통하여 발생된 n비트의 윤곽신호(CA)는 비교기(11)의 비반전단자(+)에 입력되고 반전단자(-)에 인가되는 드레시홀드값(TH)에 따라 비교된 윤곽신호로 출력되어 엔드게이트(12)에 인가된다. 이때, n비트의 윤곽신호(CA)는 항상 증폭기(12)에 입력된 상태로 있기 때문에 비교기(11)의 출력이‘하이’일때만 보정된 n비트의 보정된 윤곽신호를 출력한다. 이에 따라 상기 윤곽신호는 노이즈 슬라이스되어 출력된 신호로 된다.

상기와 같은 노이즈 슬라이서는 아날로그 비데오신호 처리방식에 국한되어 사용되고, 디지탈 비데오신호 처리방식과 혼용하여 사용할때에는 다수의 데이터 변환과정을 필요로 하기 때문에 고집적화에 많은 장애요소로 지적되어 왔다. 또 종래의 조이즈 슬라이서는 일정한 레벨의 신호만을 통과시키기 때문에 특정한 레벨의 윤곽신호를 선택적으로 제어하기가 어렵다는 문제점이 있었다.

따라서 최근에 쏘니사(SONY CO.)에서는 CCD 카메라용 단일칩 DSP를 개발하였고, 이러한 단일칩DSP를 개략적으로 살펴보면 다음과 같다. 여기서 DSP는 색필터 어레이를 갖는 CCD 이미지센서를 사용한다. 이 CCD 이미지센서의 출력은 샘플엔드홀드후 A/D 변환도어, 10비트로서 DSP에 입력된다. 이때 상기 DSP에 입력된 신호는 2라인의 DRAM 라인메모리에 입력되고, 3라인의 정보가 휘도신호 및 색신호 처리부로 입력된다. 또한 휘도신호는 수평 및 수직의 윤곽보정이 행하여지고, 계속하여 ROM 테이블에 따라 감마 보정된 후, D/A 변환되어 출력된다.

또한 색신호처리는 수평 및 수직의 보간이 행해져서 엘로우(Yellow), CR(≒2R-G) 및 CB(≒-(2B-G)의 색신호를 매트릭스형태로서 RGB 신호로 변환하여, 화이트 발란스 및 감마보정을 통하여 기본폰트 색차신호(R-T, B-Y)로 된다. 이 색차신호르 샘플링 주파수 변환하여 각 방송방식에 의한 칼라 서브캐리어의 4배로 변환한다. 이에 따라 부호화를 용이하게 한다. 그리고 D/A 변환되어 출력된다. 전체적으로 파라메타 및 내부의 모드설정은 마이크로 프로세서에 따라 직렬인터페이스를 통하여 행하여 진다. 이에 따라 색온도 정보와 명확한 정보에 의한 적응력으로 화질제어가 가능해 진다.

이와 같은 고품위의 화질제어는 휘도신호처리부에 효과적인 노이즈 스라이싱을 수행함으로써 가능하다. 이러한 노이즈 슬라이서의 실시예로서는 제3도에 나타내었다.

제3도를 참조하면, 휘도신호(LS)를 인가받아 1차 비선형 처리를 수행하는 제1비선형처리(21)와, 상기 제1비성형처리기(21)의 출력과 소정의 이득값을 입력으로하여 승산처리 하는 승산기(22)와, 상기 승산기의 출력을 각각 인가받아 특정주파수 성분만을 추출하는 2개의 밴드패스필터(25, 26)와, 상기 2개의 밴드패스필터의 출력과 소정의 이득값을 인가받아 승산처리 하는 승산기(27, 28)와, 상기 승산기의 출력을 합산하는 가산기(29)와, 상기 가산기의 출력을 수직디테일신호(VD)와 합산하는 가산기(31)와, 상기 가산기(31)의 출력을 소정의 이득값에 따라 2차 비선형 처리를 수행하는데 제2비선형처리기(32)와, 상기 비선형처리기의 출력을 소정의 이득값과 승산처리하는 승산기(33)와, 상기 승산기의 출력을 인가받아 소정의 이득값에 따라 제3차 비선형처리를 수행하는 제3비선형처리기(34)와, 그리고 상기 제3비선형처리기의 출력을 지연라인(36)을 통하여 지연입력된 휘도신호(LS)와 합산하여 출력하는 가산기(35)로 구성되어 있다.

여기서 상기 비선형처리기(21, 32, 34)와 승산기(27, 28, 33)에 각각 인가되는 소정의 이득값은 마이컴 제어신호(MC)에 따라 출력하는 쉬프트레지스터(24, 30)에 지정된 데이터값으로 한다. 이때, 상기 쉬프트레지스터(24)는 마젠타(Magenta), 그린(Green), 엘로우(Yellow), 시얀(Cyan)의 4가지색의 광(光)에 대한 반응 값을 멀티플렉서(23)에 각각 인가하여 색온도차를 보상받도록 한다. 또한 상기 멀티플렉서(23)는 라인제어신호(LC) 및 화소제어신호(PC)에 따라 동작되어 소정의 이득값을 승산기(22)에 인가된다.

이와같이 구성된 노이즈 슬라이서의 구체적인 동작을 제4도 (a)∼(c)에 나타낸 노이즈 슬라이서의 동작특성에 따른 파형도를 참조하여 설명하면 다음과 같다.

제4도(a)를 참조하면, 라인메모리(도시생략됨)를 통하여 출력된 휘도신호(LS)는 제1비선형처리기(21)에 인가되어 쉬프트레지스터(24)에서 출력된 소정의 이득값에 따라 신호의 저역부분은 압축되고 고역부분은 강조되어 출력된다.

이어서 승산기(22)는 상기 제1비선형처리기(21)의 출력과 멀티플렉서(23)를 통하여 쉬프트레지스터(24)의 색온도차가 보상된 반응값을 각각 인가받아 승산처리한다. 또한 상기 승산기(22)의 출력은 특정주파수 성분만을 추출하는 밴드패스필터(25, 26)에 각각 입력되어 특정주파수로 분리된다. 또한 상기 밴드패스필터(25, 26)를 통하여 특정주파수로 분리된 신호는 쉬프트레지스터(30)로부터 인가받는 소정의 이득값에 따라 승산기(27, 28)에서 승산처리된 후 각각 가산기(29)에 인가되어 합산된다. 또한 상기 가산기(29)를 통하여 합산된 출력은 가산기(31)를 통하여 수직 윤곽보정회로(도시생략됨)로부터 출력되는 수직 디테일신호(VD)와 합산되어 출력된다. 또한 상기 가산기(31)의 출력은 제2비선형처리기(32)에 인가되어 쉬프트레지스터(30)에서 출력된 소저으이 이득값에 따라 신호의 고역부분은 압축되고 저역부분은 강조되어 출력된다.(제4도 (b) 참조). 여기서 상기 제2비선형처리기(32)의 출력은 중간레벨의 윤곽신호가 선택적으로 이득이 조절된 신호임을 의미한다.

마지막으로 상기 제2비선형처리기(32)의 출력은 쉬프트레지스터(30)의 소정의 이득값에 따라 승산기(33)에서 승산처리되어 제3비선형처리기(34)로 인가된다. 이에 따라 상기 제3비선형처리기(34)는 제4도(c)에 도시된 바와 같이 특정한 드레시홀드값 이하의 윤곽신호를 노이즈로 간주하여 스라이스싱한다.

따라서 제1∼제3비선형처리기(22, 32, 34)를 통하여 윤곽보정된 신호는 가산기(35)를 통하여 지연라인(36)에서 지연수 보정된 원신호(휘도신호(LS)를 의미함)와 합산되어 보상된 휘도신호(CL)로 출력된다. 여기서 각 단계별로 신호처리에 필요한 이득 및 계수는 마이컴(도시생략됨)에서 직렬인터페이스를 통하여 입력되는 값으로 쉬프트레지스터(24, 30)에 저장된 후 마이컴의 제어신호에 따라 출력됨을 인지하여야 한다.

이와 같은 노이즈 슬라이서는 제2비선형변환기를 통하여 중간레벨의 신호가 비선형적으로 커지도록 하는 알고리즘을 채택하고 있으나, 모든 신호들이 특성커브에 의해 증폭되어 버리는 단점이 있다. 또한 입력되는 휘도신호를 비선형변환부에 각각 출력되는 윤곽신호이 게인을 조절하기 때문에 특정한 윤곽신호를 선택적으로 제어하기가 어렵다는 단점이 있다.

또한 휘도신호의 윤곽보정을 위하여 사용되는 적어도 하나 이상의 비선형처리기와, 다수개의 승산기 및 가산기와, 그리고 상대적으로 많은 면적을 밴드패스필터들을 각각 사용하기 때문에 집적도가 저하된다는 문제점이 있다.

따라서 이 발명은 상기와 같은 다수의 문제점들을 해결하기 위한 것으로 이 발명의 목적은 2중 드레시홀드값을 이용하여 특정레벨의 윤곽신호들을 선택제어할 수 있도록하여 윤곽신호의 효율개선은 물론 보상된 휘도신호에 따라 화질을 현저하게 개선할 수 있도록한 디지탈 비데오신호처리용 노이즈 슬라이서를 제공함에 있다.

이 발명의 다른 목적은 입력되는 윤곽신호가 2중 드레시홀드값의 소정레벨에 따라 제1내지 제2멀티플렉서에서 선택되어 출력되고 제3멀티플렉서의 선택제어에 따라 각 라인의 데이터를 출력하여 노이즈 슬라이싱을 수행하는 디지탈 비데오신호처리용 노이즈 슬라이서를 제공함에 있다.

이 발명의 다른 목적은 소자 구성이 간단한 멀티플렉서와 폴비트지연라인을 포함하도록 구성하여 고집적화 할 수 있는 디지탈 비데오신호 처리용 노이즈 슬라이서를 제공함에 있다.

이와 같은 목적들을 달성하기 위한 이 발명의 특징은 주변소자로부터 n비트로 인가되는 윤곽신호와 직렬 인터페이스를 통하여 쉬프트레지스터에 저장된 n비트의 제1드레시홀드값을 각각 인가받아 신호레벨 차이를 비교출력하는 제1비교기와, 상기 n비트의 윤곽신호와 직렬인터페이스를 통하여 쉬프트레지스터에 저장된 n비트의 제2드레시홀드값을 각각 인가받아 신호레벨 차이를 비교출력하는 제2비교기와, 상기 제1비교기의 출력과 인버터를 통하여 반전된 제2비교기의 출력이 합산되어 소정레벨의 신호를 출력하는 엔드레이트와, 상기 엔드게이트의 출력신호에 따라 n비트로 입력되는 하이/로우레벨의 윤곽신호를 선택제어하여 A라인으로 출력하는 제1멀티플렉서와, 제2비교기의 출력신호에 따라 n비트로 입력되는 하이/로우레벨의 윤곽신호를 선택제어 하여 B라인으로 출력하는 제2멀티플렉서와, 지연수 보상되고 소정의 이득값으로 조정된 제1멀티플렉서 및 제2멀티플렉서의 출력신호를 제2비교기의 출력신호에 따라 선택적으로 제어하여 각각 출력하는 제3멀티플렉서와, 그리고 상기 제3멀티플렉서의 최종출력을 지연수 보정하여 n비트의 윤곽신호를 출력하는 제6풀비트지연라인으로 구성되는 디지탈 비데오신호 처리용 노이즈 슬라이서에 있다.

이 발명의 다른 특징은 입력된 윤곽신호가 제1드레시홀드값보다는 작고 제2드레시홀드값보다 큰 레벨의 신호를 갖고 있을 경우 제1비교기와 제2비교기는 동시에‘하이’레벨이 출력되어 제1멀티플렉서의 동작은 중지되고 제2멀티플렉서만 동작되어 제3멀티플렉서는 상기 제2멀티플렉서의 최종출력 B라인의 데이터를 선택하여 출력하고; 입력된 윤곽신호가 제2드레시홀드값보다는 작고 제1드레시홀드값보다 큰 레벨의 신호를 갖고 있을 경우 제1비교기는‘하이’레벨을 출력하고 제2비교기는 '하이'레벨을 출력하고 제2멀티플렉서의 출력은 제로가 되고 제1멀티플렉서만 동작되어 제3멀티플렉서는 상기 제1멀티플렉서의 최종출력 A라인의 데이터를 선택하여 출력하며; 입력된 윤곽신호가 제1드레시홀드값보다 모두 작은 레벨의 신호를 갖고 있을 경우 제1비교기 및 제2비교기는 각각 '로우'레벨을 출력하여 제1멀티플렉서 및 제2멀티플렉서 '로우'상태의 윤곽신호를 최종출력 A라인과 최종출력 B라인에 제로상태로 출력하며, 제3멀티플렉서는 소정의 제어신호에 따라 각라인의 데이터를 선택출력하여 노이즈 스라이싱을 수행함에 있다.

이와 같은 구성에 따른 작용은 2개의 드레시홀드값을 이용하여 적정레벨의 필요한 윤곽신호만을 추출하고, 이렇게 추출된 윤곽신호를 적절한 이득값으로 조절하여 출력시킴으로써 쉽게 달성할 수 있다.

이하, 이 발명에 따른 디지탈 비데오신호처리용 노이즈 슬라이서의 일실시예를 첨부된 도면을 참조하여 상세하히 설명하면 다음과 같다.

먼저, 제5도를 참조하면, 주변소자로부터 n비트로 인가되는 윤곽신호(AS)의 입력단에는 각각 제1비교기(41) 및 제2비교기(43)의 비반전단자(+)가 접속되고, 상기 제1비교기(41) 및 제2비교기(43)의 반전단자(-)에는 제1드레시홀드값(THV1)과 제2드레시홀드값(THV2)을 출력하는 쉬프트레지스터(42), (44)가 접속되어 있다. 또한 윤곽신호(AS)의 입력단에는 상기 윤곽신호의 하이/로우의 레벨상태를 선택제어 하는 제1멀티플렉서(45) 및 제2멀티플렉서(46)가 공통으로 접속되어 있다.

또한 제1비교기(41)의 출력과 인버터(INV)를 통하여 반전된 제2비교기(43)의 출력을 각각 2개의 입력으로 하는 엔드게이트(AND)가 제1멀티플렉서(45)의 제어신호 입력단자에 접속되어 있다. 이때, 상기 제2비교기(43)의 출력단자는 제2멀티플렉서(46)의 제어신호 입력단자에 접속됨과 동시에 제5풀비트지연라인(53)을 경유하여 제3멀티플렉서(54)의 제어신호 입력단자로 각각 접속되어 있다.

다음, 제1멀티플렉서(45)의 출력단자에는 n비트 데이터라인을 각각 경유하도록 제1폴비트지연라인(47)과 제1이득값을 입력으로 하는 승산기(49)와 제2풀비트지연라인(51)이 직렬로 접속되어 있다. 또한 제2멀티플렉서(46)의 출력단자에는 n비트 데이터라인을 각각 경유하도록 제3풀비트지연라인(47)과 제2이득값을 입력으로 하는 승산기(50)와 제4풀비트지연라인(52)이 직렬로 접속되어 있다.

마지막으로 제2비교기(43)이 출력단자에 접속된 제5폴비트지연라인(53)의 제어신호에 따라 제1멀티플렉서(45)의 최종출력라인(A)에 접속된 제2풀비트지연라인(51)의 출력과 제2멀티플렉서(46)의 최종출력라인(B)에 접속된 제4풀비트지연라인(52)의 출력을 선택제어할 수 있도록 제3멀티플렉서(54)가 접속되고, 상기 제3멀티플렉서(54)의 출력단자에는 n비트 데이터라인을 경유하여 노이즈 슬라이스된 최종 윤곽신호(CAS)를 출력할 수 있도록 제6풀비트 지연라인(55)이 접속되어 있다.

이와같은 구성에 따라 수평 및 수직 윤곽신호발생기에서 각각 생성된 수평윤곽신호 및 수직윤곽신호를 합성시킨 후 윤곽신호보정을 통하여 불필요한 윤곽노이즈신호를 제거하고 파형정형하기 위하여 디지탈 비데오 신호 처리용 노이즈 슬라이서에 입력된다. 상기 노이즈 슬라이서에 입력된 윤곽신호(AS)는 제1비교기(41)와, 제2비교기(43)의 비바넌단자(+)에 인가되어, 상기 비교기의 반전단자(-)로 인가되는 2중 드레시홀드값(THV1, THV2)에 따라 비교 출력된다. 여기서 상기 2중 드레시홀드값(THV1, THV2)은 직렬인터페이스를 통하여 마이컴(도시생략됨)에서 출력되어 쉬프트레지스터(42, 44)에 각각 저장된 값임을 인지하여야 한다. 또한 상기 제1 내지 제2비교기(41), (43)에서 비교출력된 신호는 제1∼제3멀티플렉서(45), (46), (54)의 제어신호로 인가된다. 이때, 상기 제1비교기(41)와 제2비교기(43)는 쉬프트레지터(42), (44)에서 출력된 제1드레시홀드값(THV1) 과 제2드레시홀드값(THV2)보다 입력된 윤곽신호(AS)가 각각 클때는 '하이'레벨신호를 출력하고, 반대로 각각 작을때는 '로우'레벨신호를 출력한다.

이에 따라 먼저, 입력된 윤곽신호(AS)가 제1드레시홀드값(THV1) 및 제2드레시홀드값(THV2)보다 큰 레벨의 신호를 갖고 있을 경우의 동작은 다음과 같다.

윤곽신호(AS)가 제1드레시홀드값(THV1)과 제2드레시홀드값(THV2)보다 큰 레벨의 신호가 입력되면, 제2비교기(43)는 '하이'레벨을 출력함과 동시에 제1비교기(41) 역시 '하이'레벨의 신호를 출력한다. 그러므로 제2비교기(43)의 '하이'레벨 신호에 따라 제3멀티플렉서(54)는 제1멀티플렉서(45)의 최종출력라인(B)의 데이터를 선택한다. 이때 상기 제3멀티플렉서에 인가되는 제5풀비트지연라인(52)을 통하여 지연수보정을 받은 신호로 된다.

이어서 상기 제1비교기(41)의 출력은 인버터(INV)를 통하여 반전된 제2비교기(43)의 출력과 함께 엔드게이트(AND)에 인가하여 인에이블된다. 또한 상기 엔드게이트(AND)의 출력은 '로우'레벨로 되기 때문에 제1멀티플렉서(45)의 하이레벨의 출력은 차단되고 로우레벨 신호만 출력되는 상태로 된다. 따라서 제1레드시홀드값(THV1)이 하나 이상이면서 제2드레시홀드값(THV2)보다 작은 출력들은 제로화 시킨다.

이 경우 제1멀티플렉서(45)의 최종출력라인(A)에는 제로의 윤곽신호가 나타나고 제2멀티플렉서(46)의 최종출력라인(B)에는 소정 레벨의 윤곽신호가 나타나게 된다. 상기 B라인의 윤곽신호는 제2비교기(43)의 '하이'레벨이 신호에 따라 제2멀티플렉서(46)가 선택제어 되어 '하이' 상태의 윤곽신호가 그대로 패스되어출력된 신호로 된다. 이때, 상기 제2멀티플렉서(46)의 '하이'상태의 윤곽신호는 제3풀비트지연라인(48)을 통하여 지연출력됨으로써 신호의 동기와 및 안정화가 수행된다. 또한 상기 제3풀비트지연라인(48)의 출력은 직렬인터페이스를 통하여 마이컴(도시생략됨)에서 출력되는 소정레벨의 값으로되는 제2이득값과 제1승산기(49)에서 승산처리되어 게인값이 조정된 후 재차 제4폴비트지연라인(52)에 입력되어 신호의 동기화 및 안정화가 수행된다.

따라서 제2멀티플렉서(46)이 최종출력라인(B)의 데이터가 제3멀티플렉서(54)의 선택제어에 따라 출력되고 제6풀비트지연라인(55)을 통하여 지연수 보정을 받은 다음 최종 윤곽신호(CAS)로 출력된다.

다음, 상기 윤곽신호(AS)가 제1드레시홀드값(THV1)보다 크고 제2드레시홀드값(THV2)보다 작은 레벨의 신호를 갖고 있을 때 이 경우의 동작은 다음과 같다.

입력된 윤곽신호(AS)는 제2드레시홀드값(THV2) 보다 작은 값으로 제2비교기(43)에 인가되기 때문에 상기 제2비교기는 '로우'레벨 신호를 출력하고 제3멀티플렉서(54)는 제1멀티플렉서(45)의 최종출력라인(A)의 데이터를 선택한다. 이어서 제1비교기(41)의 '하이'레벨의 출력은 인버터(INV)를 통하여 반전된 제2비교기의 출력과 함께 엔득이트(AND)에 인가되어 인에이블된다. 또한 상기 엔드게이트의 출력은 '하이'레벨로 제1멀티플렉서(45)의 제어신호로 인가된다. 따라서 제1멀티플렉서(45)는 로우레벨의 출력을 차단시키고 하이레벨 출력만을 패스시켜 출력한다.

따라서 상기 제1멀티플렉서(45)의 '하이'상태의 윤곽신호는 제1풀비트지연라인(47)을 통하여 지연출력됨으로써 신호의 동기화 및 안정화가 수행된다. 또한 상기 제1풀비트지연라인의 출력은 직렬인터페이스를 통하여 마이컴(도시생략됨)에서 출력되는 소정레벨의 값으로되는 제1이득값과 제2승산기(50)에서 승산처리되어 게인값이 조정된 후 재차 제2풀비트지연라인(51)에 입력되어 신호의 동기화 및 안정화가 수행된다.

결과적으로 제3멀티플렉서(54)는 제2비교기(43)에 접속되고 제5풀비트지연라인(53)을 통하여 출력되는 제어신호에 따라 상기 제어신호가 '하이'레벨이면, 제1멀티플렉서(45)의 최종출력라인(A)의 데이터를 출력하고, 상기 제어신호가 '로우'레벨이며, 제2멀티플렉서(46)의 최종출력라인(B)의 데이터를 선택하여 출력한다. 여기서 상기 A라인 및 B라인의 데이터는 보정된 윤곽신호를 의미한다. 따라서 제3멀티플렉서를 통하여 선택출력된 윤곽신호는 제6풀비트지연라인(55)을 통하여 동기화 및 안정화가 수행된 후 최종 출력된다.

마지막으로 동일한 조건하에서 입력된 윤곽신호(AS)가 제1드레시홀드값(THV1)과 제2드레시홀드값(THV2)보다 작은 레벨의 신호를 갖고 있을 때 이 경우의 동작은 다음과 같다.

이 경우는 제1비교기(41) 및 제2비교기(43)는 각각 '로우'레벨을 출력하게 도므로 제1멀티플렉서(45) 및 제2멀티플렉서(46)의 '로우'상태의 출력신호가 A라인과 B라인에 제로상태로 나타나게 된다. 따라서 제3멀티플렉서(54)는 제1멀티플렉서(45)의 최종출력라인(A)과 제2멀티플렉서(46)의 최종출력라인(B)의 제로상태의 데이터를 선택하여 출력하게 되므로 노이즈 슬라이싱 동작이 수행됨을 알 수 있다. 이때, 상기 제1멀티플렉서(45) 및 제2멀티플렉서(46)의 출력은 모두 제로레벨로 되어 제1비교기(41) 및 제2비교기(43)에 어떠한 이득값을 인가하여도 제로 레벨이 출력된다. 또한 제5풀비트지연라인(53)의 출력신호를 제어신호로 인가받는 제3멀티플렉서(54)가 어느쪽 라인의 데이터를 선택 하더라도 제로레벨의 윤곽신호가 출력되어 노이즈 스라이싱을 수행하도록 한다.

상기와 같은 2중 드레시홀드값에 의한 노이즈 슬라이서의 실제적인 동작파형을 제6도(a)∼(d)를 참조하여 설명하면 다음과 같다.

먼저, 제4도(a)는 수평 및 수직의 윤곽신호가 합성된 윤곽신호(AS)의 파형을 나타내고 있으며 '하이'레벨과 '로우'레벨 상태의 제1드레시홀드값(THV1)과 제2드레시홀드값(THV2)을 각각 나타내고 있다.

다음, 제4도(b)는 제1드레시홀드값(THV1)에 따라 중간레벨의 윤곽신호가 상실되어 노이즈 슬라이스된 신호의 파형을 나타내고 있다.

또한, 제4도(c)는 제1드레시홀드값(THV1)과 제2드레시홀드값(THV2)에 따라 필요한 레벨의 까지의 윤곡신호(AS)의 도출상태를 나타내고 있으며 2중 드레시홀드값의 조절에 의해 보다 유연성있는 윤곽신호를 얻을 수 있음을 보여주고 있다.

마지막으로 제4도(d)는 2중 드레시홀드값에 따라 소정의 이득값으로 조정된 후 제3멀티플렉서(54)의 최종 출력단에 접속된 풀비트지연라인(55)에서 출력되는 윤곽신호의 파형을 나타내고 있다.

상기한 제4도(a)∼(c)의 파형도에서 알 수 있는 바와 같이 종래에는 전혀 보상하지 못했던 윤곽신호의 보상이 가능하여 화질제어를 보다 효율적으로 개선시킬 수가 있는 것이다.

이와 같은 2중 드레시홀드값과 각 게인값에 유연성을 부여하여 윤곽신호를 셋팅함으로써 원하는 윤곽신호의 레벨 및 그 특성을 간단히 제어할 수 있으며, 소자 구성이 간단한 멀티플렉서와 풀비트지연라인을 포함하도록 구성하여 고집적화 할 수 있는 등 뛰어난 효과가 있다.

이 발명에 따른 디지탈 비데오신호처리용 노이즈 슬라이서는 디지탈신호처리는 물론 화상신호처리 등의 신호처리시스템에 모두 적용될 수 있으므로 본실시예에 국한되지 않고 기술적 사상이 어긋나지 않는 범위내에서 다양한 변조 및 변화가 가능함은 명백하다.

Claims (7)

1. 주변소자로부터 n비트로 인가되는 윤곽신호화 직렬인터페이스를 통하여 쉬프트레지스터에 저장된 n비트의 제1드레시홀드값을 각각 인가받아 신호레벨 차이를 비교출력 하는 제1비교기와, 상기 n비트의 윤곽신호와 직렬인터페이스를 통하여 쉬프트레지스터에 저장된 n비트의 제2드레시홀드값을 각각 인가받아 신호레벨 차이를 비교출력하는 제2비교기와, 상기 제1비교기의 출력과 인버터를 통하여 반전된 제2비교기의 출력이 합산되어 소정레벨의 신호를 출력하는 엔드게이트와, 상기 엔드게이트의 출력신호에 따라 n비트로 입력되는 하이/로우레벨의 윤곽신호를 선택제어하여 A라인으로 출력하는 제1멀티플렉서와, 제2비교기의 출력신호에 따라 n비트로 입력도는 하이/로우레벨의 윤곽신호를 선택제어하여 B라인으로 출력하는 제2멀티플렉서와, 지연수 보상되고 소정의 이득값으로 조정된 제1멀티플렉서 및 제2멀티플렉서의 출력신호를 제2비교기의 출력신호에 따라 선택적으로 제어하여 각각 출력하는 제3멀티플렉서와, 그리고 상기 제2멀티플렉서의 최종출력을 지연수 보정하여 n비트의 윤곽신호를 출력하는 제6풀비트지연라인으로 구성되는 디지탈 비데오신호처리용 노이즈 슬라이서.
2. 제1항에 있어서, 상기 제1멀티플렉서의 출력신호는 각각 n비트의 데이터라인을 경유하여 제1풀비트지연라인에서 지연수 보정되고, 이 지연수 보정된 출력신호와 제1이득값을 입력으로하여 제1승산기에서 승산처리되어 소정의 이득값으로 레벨보상된 출력신호를 얻으며, 이 출력신호는 재차 제2풀비트지연라인에 입력되어 지연수 보정을 받은 후 최종출력 A라인으로 출력됨을 특징으로 하는 디지탈 비데오신호처리용 노이즈 슬라이서.
3. 제1항에 있어서, 상기 제2멀티플렉서의 출력신호는 각각 n비트의 데이터라인을 경유하여 제3풀비트지연라인에서 지연수 보정되고, 이 지연수 보정된 출력신호와 제2이득값을 입력으로하여 제2승산기에서 승산처리되어 소정의 이득값으로 레벨보상된 출력신호를 얻으며, 이 출력신호는 재차 제4풀비트지연라인에 입력되어 지연수 보정을 받은 후 최종출력 B라인으로 출력됨을 특징으로 하는 디지탈 비데오신호처리용 노이즈 슬라이서.
4. 제1항에 있어서, 상기 제2비교기의 출력신호는 제5풀비트지연라인을 통하여 지연수 보장되고, 이 지연수 보정된 출력신호가 제3멀티플렉서의 제어신호로 인가됨을 특징으로 하는 디지탈 비데오신호처리용 노이즈 슬라이서.
5. 입력된 윤곽신호가 제1드레시홀드값보다는 작고 제2드레시홀드값보다 큰 레벨의 신호를 갖고 있을 경우 제1비교기와 제2비교기는 동시에 '하이'레벨이 출력되어 제1멀티플렉서의 동작은 중지되고 제2멀티플렉서만 동작하여 제3멀티플렉서는 상기 제2멀티플렉서의 최종출력 B라인이 데이터를 선택하여 출력하고 ; 입력된 윤곽신호가 제2드레시홀드값보다는 작고 제1드레시홀드값보다 큰 레벨의 신호를 갖고 있을 경우 제1비교기는 '하이'레벨을 출력하고 제2비교기는 '로우'레벨을 출력하여 제2멀티플렉서의 출력은 제로가 되고 제1멀티플렉서만 동작되어 제3멀티플렉서는 상기 제1멀티플렉서의 최종출력 A라인의 데이터를 선택하여 출력하며 ; 입력된 윤곽신호가 제1드레시홀드값과 제2드레시홀드값보다 모두 작은 레벨의 신호를 갖고 있을 경우 제1비교기 및 제2비교기는 각각 '로우'레벨을 출력하여 제1멀티플렉서 및 제2멀티플렉서의 '로우'상태의 윤곽신호를 최종출력 A라인과 최종출력 B라인에 제로상태로 출력하며, 제3멀티플렉서는 소정의 제어신호에 따라 상기 각라인의 데이터를 선택출력하여 노이즈 슬라이싱을 수행함을 특징으로 하는 디지탈 비데오신호처리용 노이즈 슬라이서.
6. 제5항에 있어서, 상기 제1멀티플렉서는 제1비교기의 출력신호와 인버터를 통하여 반전된 제2비교기의 출력신호를 각각 입력으로하여 엔드게이트에서 합산출력되는 소정레벨의 제어신호에 따라 동작됨을 특징으로 하는 디지탈 비데오신호처리용 노이즈 슬라이서.
7. 제5항에 있어서, 상기 제2멀티플렉서는 제2비교기의 출력신호에 따라 선택제어되고, 이 제2비교기의 출력신호는 제5풀비트지연라인을 통하여 제3멀티플렉서에 제어신호로 인가됨을 특징으로 하는 디지탈 비데오신호처리용 노이즈 슬라이서.