KR960000929B1 - 비-접촉 페이저 프로그래밍 시스템 및 그와 함께 사용하기 위한 페이저 - Google Patents

Abstract

내용 없음.

Description

[발명의 명칭]

비-접촉 페이저 프로그래밍 시스템 및 그와 함께 사용하기 위한 페이저

[도면의 간단한 설명]

제1도는 본 발명을 응용하기 위한 전형적인 환경을 도시하는 블럭 다이어그램.

제2도는 제1도의 실시예에서 사용하기 적합한 데스크 톱 보호막의 단면도.

제3도는 본 발명의 원리를 구체화 하는데 적합한 페이지 프로그래밍 시스템의 기능상의 블럭 다이어그램.

제4a 및 4b도는 모두 제3도에 도시된 프로그래머와의 사용자 대화를 위한 중앙 제어기의 프로그래밍을 예시하는 흐름도.

제5 내지 8도는 제3도에 프로그래머와의 사용자 대화를 위한 중앙 제어기의 CRT 상에 디스플레이되는 메뉴화면의 예시도.

제9도는 개별 장치로 구체화 되었을때 중앙 제어기와 프로그래머 제어기간에 통신을 하는데 적합한 프로그램을 예기하는 흐름도.

제10도는 제3도의 실시예에서 사용하기에 적합한 전송 회로의 기능상의 블럭 다이어그램.

제11도는 제10도에 기능적으로 도시된 전송 회로를 구체화 하는데 적합한 회로도.

제12도는 POCSAG 형식에 근거한 페이지의 수신 프로토콜 도시도.

제13도는 제3도의 실시예에서 사용하기에 적합한 수신 회로의 기능상의 블럭 다이어그램.

제14도는 제13도에 도시된 수신 회로를 구체화 하는데 적합한 회로도.

제15도는 제3도의 실시예에서 사용하기에 적합한 전력 스위치 회로의 회로도.

제16도는 제3도에 도시된 프로그래밍 시스템과 더불어 사용하기에 적합한 페이저의 블럭 다이어그램 실시예.

제17도는 제16도의 페이저 실시예에서 사용하기 위한 수신부의 대안적 실시예의 블럭 다이어그램.

제18a 및 18b도는 모두 제3도에 도시된 프로그래머 실시예의 제어기의 프로그램된 동작을 예시하는 흐름도.

제19a, 19b, 20 및 21도는 제16도에 도시된 바와 같이 페이저 실시예의 제어기의 프로그램된 동작을 예시하는 흐름도.

제22a 내지 22g도는 페이저와 프로그래머간을 음향학적으로 통신하기 위해 프로그래밍 시스템에 의해서 사용된 방법을 예시하는 시간 파형도.

[발명의 상세한 설명]

함께 계류중인 관련 출원의 참조

지금은 포기된, 1989년 1월 23일 출원된 일련번호 제229,494호의 연속-분할 출원으로서 1989년 7월 17일 ″IF 주파수를 갖춘 무선 페이저″ 명칭으로 출원된 일련번호 제382,069호와 ″페이저와 프로그래머간을 음향학적으로 통신하기 위한 시스템″으로 명명되어 1989년 9월 20일 출원된 일련번호 제409,892호, 상기 두개의 출원은 동시 출원으로서 동일한 양도인에게 양도되었다.

[본 발명의 배경]

본 발명은 일반적으로 페이저 프로그래밍 시스템에 관한 것이며, 특히 페이저의 동작을 특징지우기 위해 복수개의 데이타 워드를 저장하는 레지스터를 포함하는 페이저의 비-휘발성 메모리를 프로그램하고 판독하도록 사용자 대화식 중앙 제어기에 의해 발생된 데이타 워드 및 명령에 의해 제어되는 비-접촉 페이저 프로그래밍 시스템에 관한 것이다.

오늘날의 페이저는 예로, 마이크로 컴퓨터같은, 디지탈 제어기에 의해서 일반적으로 제어되며 레지스터에 데이타 워드를 저장하여 페이저의 동작을 특징지우는 것으로 흔히 코드 플러그로 일컫는 비-휘발성 메모리를 포함한다. 따라서, 페이저 프로그래머를 사용하는 코드 플러그를 거쳐서 페이저의 다양한 선택사항, 특징 및 기능들이 프로그램화될 수 있다.

현재의 페이저 제품은 예로, 손목시계에서 자그마한 테이프 레코더를 닮은 평행육면체 용기에 이르기까지 크기와 형태가 다양하다. 게다가, 각 페이저 제품은 프로그래머에 물리적인 접촉을 하기 위해 다른 전기적인 접속기를 포함할 수 있다. 따라서, 크기와 형태가 다르고 독특한 물리적인 접속기에 기인하여 일부 페이저 제품에는 독특한 코드 플러그 프로그래머가 필요할 수 있다.

게다가, 페이저 제품은 소형화시키려는 요구때문에, 코드 플러그 프로그래밍 접속은 페이저 제품에서 부피를 많이 차지하여 문제가 있다. 페이저 제조자에 대한 또하나의 요구는 방수 페이저를 생산하는 것인데, 이것은 코드 플러그를 프로그래밍할때 물리적인 접촉을 하기 위해 제품을 분해할 필요가 있을 경우 또다른 문제를 제공한다.

그래서, 각각에 대한 독특한 프로그래머를 설계하고 구축할 필요성을 없애기 위해 형태와 크기가 다른 다양한 페이저 제품을 프로그램할 수 있는 범용 프로그래머를 공급하는 것이 매우 바람직하다. 게다가 범용 프로그래머가 물리적인 접촉을 할 필요없이 페이저 제품의 코드 플러그 프로그래밍 동작을 수행할 수 있도록 하는 것이 바람직하다. 더욱이 프로그램되는 페이저의 하드웨어를 다시 설계할 필요없이 비-접촉 프로그래밍 동작을 성취하는 것이 바람직하다. 본 발명은 상기 사항들과 수반되는 도면의 그림들과 일괄해서 고려된 본 발명의 양호한 실시예의 다음 설명으로부터 한층 분명해지는 다른 목적을 성취한다.

[발명의 요약]

본 발명에 따라, 비-접촉 페이저 프로그래밍 시스템은 페이저의 비-휘발성 메모리를 프로그램하기 위하여 사용자 대화식 수단에 의해서 발생된 데이타 신호 및 명령에 의해 제어된다. 프로그램가능한 비-휘발성 메모리는 페이저의 동작을 특징지우는 복수개의 데이터 워드를 저정하기 위해서 레지스터를 가진다. 상기 시스템은, 사용자 대화식 수단으로부터 수신된 명령 및 데이타 신호에 응답하여 명령 및 데이타 워드를 포함하는 제1신호를 발생시키는 제어기 수단 및; 프로그램된 페이저에 따라 방송 주파수를 선택하고, 페이저의 수신 프로토콜과 제어기 수단에 의해 발생된 명령 및 데이타 워드에 따라 디지탈로 변조된 선택된 반송 주파수의 프로그래밍 신호를 대기중으로(over the air) 전송하도록 제1신호에 의해서 제어되는 전송수단으로 구성된다.

한 실시예에 따라, 프로그래밍 시스템은 적어도 전송 수단을 담기 위한 데스크 톱 보호막(a desk top shielded enclosure)과 프로그램될 페이저를 수용하기 위한 챔버(chamber)를 포함한다. 게다가, 전송 수단은 프로그램될 페이저의 중간 주파수(IF) 범위에서 반송 주파수를 선택하도록 제1신호에 의해서 통제될 수 있다. 더우기, 상기 시스템은, 전송 수단을 활성화 및 비활성화하도록 제어 수단에 의해서 발생된 제3신호에 의해 제어되는 수단을 포함할 수 있다. 더욱이, 전송 수단은, 적어도 한개의 안테나 및 전력 증폭기에 결함된 임피던스 정합 회로를 포함할 수 있으며, 제어 수단에 의해 발생된 임피던스 선택 신호에 의해 제어되어 선택된 반송 주파수에 대응하는 임피던스를 형성한다.

또다른 실시예에서, 프로그래밍 시스템은, 전송 수단의 프로그래밍 신호에 응답하여 프로그램되는 페이저에 의해 발생된 대기중의 신호로서 페이저의 비휘발성 메모리의 선택된 저장 레지스터의 데이타 워드를 나타내는 신호를 수신하고, 수신된 신호를 그 데이타 워드를 나타내는 디지탈 신호로 변환하고, 그 디지탈 신호를 제어기 수단으로 전달하도록, 제어 수단에 의해 발생된 적어도 하나의 제2신호에 의해 제어된다. 또한 수신 수단은 데스크 톱 보호막내에 수용될 수 있다. 게다가, 제어 수단은 수신 수단을 활성화 및 비활성화시키는 제3신호를 발생할 수 있다.

또다른 실시예에서, 프로그래밍 신호에 응답하여 프로그램되는 페이저에 의해서 오디오 신호가 발생되는데, 그럴 경우에, 수신 수단은, 대기중으로부터 그 오디오 신호를 수신하여 이 오디오 신호를 전기 신호 표시로 전환하는 수단; 제어 수단에 의해 발생된 제어 신호에 의해 제어되어 상기 전기 신호 표시로부터 테이타 워드를 복원하는 수단 및; 복원된 데이타 워드를 제어 수단으로 전달하는 수단을 포함한다. 또한, 제어 수단은 수신 수단으로부터 수신된 초기 데이타 워드에 응답하여 수신 수단으로부터 복원된 데이타 워드를 연속 수신할 수 있다. 더군다나, 수신 및 전환 수단은 복원 수단에 의해서 사용상 스위치 가능하게 선택되는 복수개의 마이크로폰을 포함할 수 있다.

또다른 실시예에서, 사용자 대화식 수신은 사용자 대화식 중앙 제어기를 포함할 수 있으며, 제어 수단은 명령과 데이타 워드를 수신하고 전송하도록 중앙 제어기와 통신하는 수단을 포함한다.

본 발명의 다른 특징에 따라, 페이저는 명령 및 데이타 워드를 포함하는 외부에서 전송된 페이저 메시지에 응답하여 그 명령 및 데이타 워드에 따라 그 프로그래머블 비휘발성 메모리를 프로그램하고 판독하도록 동작한다. 페이저는, 페이저를 수신하여 그 메세지로부터 명령 및 데이타 워드를 복원하는 수단; 복원된 판독 명령에 의해 제어되어, 그 판독 명령에 대응하는 비휘발성 메모리의 적어도 한 레지스터의 데이타 워드를 판독하고 그 판독된 데이타 워드를 나타내는 오디오 신호를 발생하는 수단 및; 복원된 프로그램 명령 워드 및 적어도 하나의 새로운 데이타 워드에 의해 제어되어 이 적어도 하나의 새로운 데이타 워드를 그 프로그램 명령에 대응하는 비휘발성 메모리의 적어도 한 레지스터에 기록하는 수단을 포함한다.

[양호한 실시예의 설명]

제1도는 본 발명을 응용하기 위한 전형적인 환경의 블럭 다이어그램이다. 제1도를 참조하면, IBM 코포레이션에 의해서 제조된 유형의 개인용 컴퓨터일 수 있는 사용자 대화식 중앙 제어기(10)는 PC 또는, 예로, PS/2 패밀리중의 하나를 취한다. 종래의 음극선관(CRT)(12)과 종래의 키보드 유니트(14)는 사용자 또는 프로그래머와 대화하기 위하여 제어기(10)에 결합될 수 있다. 제어기(10)는 예로, 내부에 들어있는 종래의 비동기 통신 어댑터 유니트와 표준 RS232 접속(18)을 사용하여 페이저 프로그래머(16)에 결합될 수 있다.

본 실시예를 위해, 프로그래머(16)는 ″데스크 톱(desk top)″ 유형의 막내에 일체 완비된다. 제2도의 단면도로서 상세히 도시된 막은 적당한 보호 물질의 판금 상자일 수 있으며 프로그램될 페이저(20)를 챔버에 수용하기 위해 돌출된 뚜껑을 가질 수 있다. 전력은 종래의 120 볼트 AC 벽 콘센트 또는 그와 같은 것으로부터 나온 전원(22)으로부터 라인(23)을 통하여 프로그래머(16)에 공급될 수 있다.

본 실시예에서, 범용 프로그래밍 동작과 복수개의 페이저 코드 플러그 메모리 맵을 위해 코어(core) 크로그램이, 종래의 디스크 드라이브 유니트(26)를 통해 제어기(10)에서 사용되는 디스켓(24)에 저장된다.

제3도의 블럭 다이어그램에 페이저 프로그래머(16)의 적당한 실시예가 도시된다. 제3도를 참조하면, 프로그래머(16)는, 인터페이스 제어기(30)를 포함하는데, 본 실시예에서의 인터페이스 제어기(30)는 이하에 상세히 설명되는 바와 같이 복수개의 입력/출력(I/O) 포트와, 개인용 컴퓨터(10) 및 프로그래머(16)의 다른 유니트와 물리적 인터페이스를 제공하는 시리얼 통신 인터페이스(SCI)를 포함하는 모델번호 MC68HC805C8의 모토로라 인코포레이티드에 의해 제조된 유형의 마이크로 컴퓨터 유니트일 수 있다. 전술된 마이크로 컴퓨터 유니트의 보다 상세한 구조 및 동작에 대해서는, 참조 자료로 본원에 통합되는 모토로라 출판(1985) 기술자료 공보 ADI991R2를 참조한다.

특히, 제어기(30)는 SCI 라인을 통해서 중앙 제어기(10)와 통신하여 신호 라인(18)상으로 명령과 데이타 워드를 수신하고 전송하도록 동작한다. 인터페이스 회로(32)는 경우에 따라 전압 레벨 변동등의 기능을 수행하기 위하여 제어기(10 및 30) 사이의 신호 라인(18)내에 배치될 수 있다. 제어기(30)는 중앙 제어기(10)로부터 수신된 명령 및 데이타 워드에 응답하여 전송 회로(36)로 유도되는 복수의 제1신호(34)를 발생시킴으로써, 적어도 하나의 안테나를 통해 프로그램되는 페이저(20)로 그 명령 및 데이타 워드를 전송하는 것을 제어한다. 게다가, 제어기(30)는 프로그램되는 특정 페이저의 수신 프로토콜에 근거한 포맷으로 상기 전송을 제어한다. 또한, 제어기(30)는 페이저(20)로부터 데이타 워드를 수신하는 수신 회로(42)를 제어하는 적어도 하나의 제2신호(40)를 발생시켜 비휘발성 메모리(코드 플러그)의 선택된 저장 레지스터를 판독하도록 동작한다.

본 실시예에서, 제어기(30)는 페이저의 수신 프로토콜과 또하나의 신호 라인(48)을 통해 제어기(30)에 의해 전송 회로(36)에 제공되는 명령 및 데이타 워드에 따라 프로그래밍 신호(46)를 대기중으로 전송하여 프로그램되는 페이저와 통신할때 사용되는, 양호하게 중간 주파수(IF) 범위에서, 디지탈 변조된 반송 주파수를 선택하기 위해 신호(44)를 전송 회로(36)에 제공한다. 또한 제어기(30)는 선택된 전송 반송, 주파수와 정합하는 적당한 안테나 임피던스를 선택하기 위하여 신호(50)를 전송 회로(36)에 제공할 수 있다.

게다가 본 실시예에서, 페이저(20)는 대기중의 프로그래밍 신호(46)의 명령에 응답하여 코드 플러그로부터 액세스되어 선택된 디지탈 워드를 나타내는 신호(52)를 대기중으로 전송하도록 동작한다. 본 발명의 한 실시예에 따르면, 전송된 신호(52)는 음향일 수 있다. 따라서, 수신 회로(42)는 그 오디오 신호(52)를 수신하고 이것을 전기적인 신호 표시로 변환하기 위해 적어도 하나의 마이크로폰을 포함할 수 있다. 본 실시예는 제어기(30) 또는 경우에 따라서 수신 회로(42)에 의해 자율적으로 제어될 수 있는 단일-폴 멀티-스로우(single-pole multi-throw) 스위치(58)를 사용하는 수신 회로(42)에 의해서 사용상 전환적으로 선택될 수 있는 54 및 56으로 표시된 복수개의 마이크로폰을 사용한다. 수신 회로(42)는 전기적 신호 표시로부터 데이타 워드를 복원하여 데이타 워드를 예컨대 신호 라인(60)을 통해 제어기(30)로 전달하도록 동작하는데, 제어기(30)는 그 데이타 워드를, 프로그래밍 모드시에는 검증에 사용하고, 판독 모드시에는 중앙 제어기(10)에 역전송한다.

게다가, 본 실시예에서, 전력 라인(23)을 통해서 프로그래머(16)에 공급된 전력은 종래의 변환 및 조정 회로(62)를 사용하여 복수개의 전압 레벨로 변환 및 조정될 수 있으며, 다양한 조정 전압이 신호 라인(64)을 통해서 제어기(30)에 공급되어 전송 회로(36)에 공급되고 신호 라인(66)을 통해 수신 회로(42)에 공급될 수 있다. ″데스크 톱″ 막과 같은 밀폐막에서 한 회로에서 다른 회로로 결합될 수 있는 간섭 전기 노이즈량을 줄이기 위하여 종종, 상기 회로를 동작하지 않게 하는 하나의 방법으로서 전력 스위치(68)가 제공되는데, 이 스위치(68)는 전송 회로(36)와 수신 회로(42)간의 공급전력을 전환하도록 신호 라인(70)을 거쳐 제어기(30)에 의해 제어될 수 있다.

실시예에서, 중앙 제어기와 인터페이스 제어기는, 각각, 별도의 장치(10 및 30)로서 기술되지만, 당업자라면 이러한 두개의 제어기는, 예로, 프로그래머 막(16) 외부의 개인용 컴퓨터(10) 혹은 막(16) 내부의 인터페이스 제어기(30)와 같이, 단일 장치로 구현될 수 있다는 것을 이해할 것이다. 이 두개의 제어기가 외부 제어기로 구현될 경우, 다양한 프로그래머 회로의 동작을 제어하는 신호 라인이, 예로, 외부 제어기의 적당한 I/O 포트를 통해서 막(16)에 공급될 수 있다. 한편, 두개의 제어기가 막(16)의 내부 제어기로 구현될 경우, 사용자 또는 프로그래머에 의한 데이타 엔크리와 액세스를 허용하도록 막(16)에는 적당한 사용자 대화식 인터페이스가 포함된다.

더군다나, 중앙과 인터페이스 제어 기간에 기능 동작의 일부는 본 발명의 의도된 범위를 벗어나지 않은채 기술된 것과는 다를 수도 있다는 것을 알아야 한다.

제2도의 단면도에서는 프로그래머 막(16)의 적당한 물리적 실시예가 도시된다. 제2도를 참조하면, 막(16)은 측면(80)과 밑면(82)으로 구성되며 크기와 형태가 다양한 페이저를 수용하기 위해 개방되는 돌출 상부(84)를 포함하는 직사각형의 상자일 수 있다, 측면(80)에 고정되어 있는 가상의 밑면 플레이트(88)에 의해서 프로그래머 막내의 챔버(chamber ; 86)가 형성된다. 따라서, 막의 돌출 상부(84)가 열릴때, 페이저(20)는 프로그래밍 동작을 위하여 챔버(86)내에 놓이며 그후 돌출 상부(84)는 주위 환경에 포함되어 있는 어떤 외부의 전기적이며 음향학적인 간섭으로부터 이 유니트를 밀봉하기 위해 닫힌다. 제3도의 실시예와 관련되어 기술된 프로그래머의 엘렉트로닉스(electronics)는, 플레이트(88) 밑에 놓여 막의 밑면(82)으로부터 지지체 부재(92)에 의해 지지되는 인쇄 회로 기판(90)상에 놓인다. 중앙 제어기(10)와 통신하기 위해, 종래의 RS232 접속기(94)는 막의 측면(80)중의 하나에 놓이고, 예로, 평면 리본 케이블(96)을 사용하여 인쇄 회로 기판(90)에 전기적으로 접속된다.

본 실시예는, 페이저 유니트로 전방향 방사하기 위해 챔버(86)의 다양한 위치에 놓이는, 제2도에서 (38 및 39)로 도시된 복수개의 안테나를 사용한다. 안테나(38 및 39)는 페라이트-코어 코일 종류이며 인쇄 회로 기판(90)상에 놓인 전송 유니트에 결합된 표준 플러그 접속을 포함한다. 제2도에서 (54 및 56)으로 도시된, 복수개의 마이크로폰은 플레이트(88)의 표면위 지지체 부재(98)상에 놓이고 챔버(86)내에 놓인 페이저 소스로부터 여러 방향으로 음향학적으로 발생된 오디오 신호를 검출하기 위하여 정렬된다.

게다가 인쇄 회로 카드(90)상에는 신호 라인(23)을 통해서 프로그래머 엘렉트로닉스에 전력을 공급하는 동작이 가능하도록 플레이트(88)를 통해 튀어나오는 수동 전력 스위치(100)가 놓일 수 있다. 또한 전력 표시등(102)는 인쇄 회로 기판(90)상에 놓일 수 있으며 프로그래머 엘렉트로닉스에 공급되는 전력의 표시로서 플레이트(88)를 통해 튀어 나온다. 그 이상의 예방책으로서, 페이저 막은 밑면(82)에 부착된 절연 레그(104)를 사용하여 데스크 톱 표면등에 놓일 수 있다.

본 발명의 한 실시예에 따라 사용자와 프로그래머(16)가 대화하기 위한 중앙 제어기(10)의 프로그래밍이 제4A 및 4B도의 흐름도에 예시된다. 제4A도를 참조하면, 제어기(10)의 디스크 드라이브(26)의 디스켓(24)이 장착되면, 블럭(110)의 지시는 사용자에 의해서 키보드(14)를 통해 적당한 소프트웨어 명령이 입력되었을때 실행되도록 사용자로 하여금 디스켓(24)에 저장된 코어 프로그램을 제어기(10)에 로드(load)할 수 있게 한다. 블럭(112)에서, 코어 프로그램이 실행되도록 지시된다. 블럭(114)에서, 프로그래머(16)에 의해 프로그램될 페이저(20)의 페이저 모델과 만일 적당하다면, 버젼번호를 입력시키도록 CRT(12)를 통해서 사용자에게 촉구한다. 상기 정보를 수신한 후, 블럭(116)에서, 제어기(10)는 디스켓(24)으로부터 프로그램되는 페이저 모델의 코드 플러그 맵을 제어기(10)내에 로드할 수 있다.

그후, 블럭(118)에서, 제어기(10)는 코어 프로그램의 실행을 거쳐, 사용자에게 프로그래밍 동작의 다음 단계에 대해 상기시키기 위해 CRT(12)상에 가능 선택 메뉴 화면을 디스플레이 할 수 있다. 상기 목적을 위한 적당한 기능 선택 메뉴 화면은 제5도에 예시된다. 따라서, 사용자는 키보드(14)상의 대응하는 기능키를 눌러 판독 혹은 프로그램 명령을 선택하여 입력시킬 수 있으며, 블럭(120)의 지시에 의해 그 선택이 처리된다. 판독 블럭(122)에서, 제어기(10)는 사용자가 어떤 명령을 선택하였는지를 판단한다.

만일 판독 명령이 선택되었으면, 프로그램 순서는 블럭(124)으로 진행하여, 사용자에게 프로그램되는 페이저의 독특한 어드레스를 입력시키도록 촉구한다. 몇몇 예에서, 시스템의 첨단 여부에 따라, 또한 별도의 페이저 암호가 요구될 수도 있다. 또한 시스템의 첨단 여부에 따라, 남성 또는 여성이 페이저의 코드 플러그로부터 판독하고 싶어하는 데이타 워드의 형태로 정보를 입력시키도록 사용자에게 요구할 수 있다. 그후 블럭(126)에서, 제어기는 적절한 명령, 페이저 어드레스와, 만일 필요하다면, 적당한 코드 플러그 어드레스까지 포함하는 필요한 정보를 모아서, 적절히 포맷된 그 블럭의 정보를 RS232 인터페이스(18)을 거쳐 종래의 비동기 통신 기술을 사용하는 인터페이스 제어기(30)에 전송한다. 다음에 제어기(10)는 블럭(128)의 지시에 따라 제어기(30)로부터의 신호 수신을 대기한다. 블럭(130)의 지시는 요청된 코드 플러그 데이타 또는 인터페이스 제어기(30)로부터의 에러 메시지를 제어기(10)가 수신할 수 있도록 한다. 판단 블럭(132)에서는, 판독 명령과 동작이 성공적이었는지의 여부가 결정된다. 만일 성공이라면, 제어기(10)는 블럭(134)의 지시에 따라 CRT 화면(12)상에 적절하게 포맷된 요청된 코드 플러그 데이타를 디스플레이하며, 그렇지 않으면, 블럭(136)의 지시에 따라 CRT 화면(12)상에 에러 메시지가 디스플레이된다. 그후, 프로그램 순서는 블럭(118)에서 계속되어 남서 또는 여성이 다음 동작을 선택하도록 기능 선택 메뉴 화면이 다시한번 사용자에게 디스플레이된다.

사용자가 프로그램 명령을 선택한 것으로 판단 블럭(122)에서 판정될 경우, 프로그램 순서는 제4B도의 흐름도에 도시된 블럭(140)으로 계속될 수 있다. 블럭(140)의 지시는 중앙 제어기(10)로 하여금 프로그래머(16)를 거쳐 페이저를 프로그래밍하는데 있어서 사용자가 사용할 수 있게 화면(12)상에 다양한 메뉴를 디스플레이 하도록 한다. 이러한 메뉴 화면의 예가 제6, 7 및 8도에 도시된다. 이 메뉴는 프로그램되는 페이저의 코드 플러그내에 저장되어 있는 데이타 워드의 디지탈 비트로 특징지워진 다양한 모든 기능, 선택 및 특징의 프로그래밍에 적용된다는 것에 유의하라. 또한 제6도에 도시된 메뉴는 중앙 제어기(10) 또는 인터페이스 제어기(30)가 프로그램되는 페이저로 전송하기 위한 명령 및 데이타를 포맷하기 위해서 사용자로 하여금 심지어 프로그램되는 특정 페이저의 수신 프로토콜을 확인할 수 있도록 한다. 블럭(142)의 지시는 사용자가, 예로 제6, 7 및 8도의 메인 메뉴를 사용하여 남성 또는 여성의 선택된 코드 플러그 선택을 키보드(14)를 통해 입력할 수 있도록 한다. 그후 판단 블럭(144)에서, 중앙 제어기는 계속하기 위해 사용자로부터의 ″프로그램″ 명령을 대기한다. 만일 아무런 프로그램 명령도 준비되어 있지 않다면, 제어기(10)는 코드 플러그 선택 사항을 선택하도록 사용자와 계속 대화한다.

사용자에 의해 일단 ″프로그램″ 명령이 입력되면, 프로그램 순서는 블럭(146)에서 계속되고, 여기서는 블럭(124)과 관련해서 기술된 것과 유사하게, 사용자에게 페이저의 대기중의 어드레스를 입력시키도록 촉구한다. 역시 암호가 요구될 수 있다. 일단 블럭(148)의 지시에 의해 제어기(10)로 데이타가 수신되면, 그 데이타는 블럭(150)의 지시를 사용하여 적당하게 포맷되어 통신 인터페이스(18)를 거쳐 인터페이스 제어기(30)에 전송된다. 몇몇 프로그래밍 시스템에서는 블럭(152)의 지시를 사용하여 동일한 통신 링크(18)를 거쳐 검증을 요청하는 것이 필요할 수 있다. 그후, 제어기(10)는 블럭(154)에 따라 인터페이스 제어기(30)로부터의 신호를 대기하도록 프로그램 된다. 블럭(156)에서, 제어기는 통신 링크(18)를 통해서 제어기(30)로부터 데이타를 수신하도록 지시된다. 본 실시예에서는, 중앙 제어기(10)과 판단 블럭(158)을 통해 프로그래밍 동작의 성공 여부를 판정하지만, 대안으로 상기 에러 처리 동작은 인터페이스 제어기(30)에서 수행될 수 있다는 것을 알아야 한다. 만일 성공이라면, 중앙 제어기(10)는 블럭(160)의 지시를 사용하여 화면(12)상에 이러한 성공을 표시하는 메시지를 제공하도록 지시된다. 그렇지 않으면, 블럭(162)에 의해 하면(12)에 에러 메세지가 제공된다. 그후, 프로그램 순서는 블럭(118)에서 계속되어 화면(12)상에 다시 기능 선택 메뉴가 디스플레이된다.

제9도의 흐름도는 전술된 바와 같이, 중앙 제어기(10)와 인터페이스 제어기(30)가 별도의 장치로 구현되어 종래의 통신 링크(18)를 사용하여 이 제어기들간에 명령 및 데이타 통신을 제공하는 실시예를 위한 적당한 프로그램을 예시한다. 블럭(170)에서 출발하여, 중앙 제어기(10)가 프로그램 모드에 있는지 판독 모드에 있는지가 결정된다. 만일 판독 모드에 있다면, 프로그램 실행은, 예로, 핸드셰이킹(handshaking)을 위한 루프를 형성하는 블럭(172, 174 및 176)을 사용하여 시작된다. 블럭(172)에서, 예로, 5A 같이 특수한 16진수(hex) 코드를 가지는 데이타를 바이트가 제어기(30)로 전송될 것이며 그후, 블럭(174)에서, 중앙 제어기(10)는 동일한 코드를 가지는 데이타 바이트의 제어기(30)로부터 돌아오는 에코(echo)를 수신하기 위해 대기한다. 판독 블럭(176)은 중앙 제어기(10)가 원하는 에코 바이트를 수신했는지의 여부를 판정한다. 만일 그렇지 않다면, 블럭(172)에 의해서 바이트는 다시 한번 전송되며 블럭(174 및 176)은 재차 실행된다. 핸드셰이킹이 성공적으로 수행될 때까지 상기 루프는 계속되며 그후, 프로그램 실행은 블럭(178)에서 계속된다.

본 실시예에서, 제어기(30)를 거쳐 페이저(20)로부터 판독된 데이타는 케이스 블럭(178)이 페이지 인텍스 n을 첫 페이지를 나타내는 0으로 세트시키는 페이지 형식으로 전송될 수 있다. 블럭(180, 182, 184 및 186)은, 중앙 제어기가 판독이 필요한 모든 페이지가 수신할 때까지 루프를 형성한다. 그후, 블럭(188)의 지시에 의해, 코드 플러그 데이타 정보의 수신된 페이지는 사용자가 볼 수 있도록 화면(12)상에 디스플레이될 수 있다.

판단 블럭(170)으로 돌아가, 중앙 제어기(10)가 프로그램 모드에 있는 경우, 전송 및 에코에 대한 특수한 바이트가 16진수 7A인 블럭(190, 192 및 194)을 사용하여 유사한 핸드셰이킹 기술이 사용될 것이다. 일단 중앙 제어기(10)가 프로그램 제어기(30)의 어텐션(attention)을 획득하면, 그때 페이저(20)의 코드 프로그중 프로그램되어야 할 부분에 대한 레지스터의 시작 및 종결 어드레스는, 각각, 지시 블럭(196 및 198)에 의해 유사한 에코 기술을 사용하여 제어기(30)에 데이타 워드의 형태로 전송된다. 그후, 코드 플러그의 선택된 레지스터에서 프로그램될 새로운 데이타 워드는 블럭(200)의 지시에 의해 제어기(30)로 전송된다. 제어기(30)에 의해 데이타가 접속되었는지 아닌지를 판정하기 위해, 다른 코드화(coded) 바이트, 예로, 16진수 55가 블럭(202)을 사용하여 제어기(30)로 전송되며 중앙 제어기는 판단 블럭(204)을 사용하는 에코를 대기한다. 만일 제어기(30)가 필요한 코드를 반향시킨다면, 블럭(206)에 의해 데이타 접수 플래그가 세트되고, 그렇지 않으며, 제어기(30)에 의해 프로그램 데이타 워드가 접수되지 않았다는 거시 블럭(208)에 의해 표시된다. 그 프로세서는 반복될 수 있다.

전송 회로(36)의 적당한 실시예를 도시하는 블럭도가 제10도에 도시된다. 제10도를 참조하면, 주파수 스위칭 회로(210)는 신호 라인(214)을 통해 FM 변조 회로(212)에 결합된다. 변조 회로(212)는 전력 증폭기(216)를 통해서 안테나(38(39))를 구동시킨다. 신호 전송을 위해 적당한 임피던스를 갖는 안테나(38)를 제공하기 위해서 안테나(38)와 증폭기(216) 사이에 임피던스 정합 회로(218)가 놓인다. 제어기(30)에 의해 발생된 신호(44)는 변조 회로(212)의 반송파의 중간 주파수(IF)를 제어하도록 주파수 스위칭 회로(210)를 제어한다. 제어기(30)에 의해 발생되고 신호 라인(48)을 통해 제공되는 적당하게 포맷된 다지탈 코드화 데이타는 전력 증폭기(216) 및 안테나(38)를 통한 페이저(20)로의 전송을 위해 IF 반송파를 디지탈로 변조하는데 사용된다. 제어기(30)에 의해 발생된 또다른 신호(50)는 스위칭 회로(10)에 의해 제어되는 선택된 IF 반송 주파수에 대응하도록 회로(218)를 통해 안테나 임피던스의 선택을 제어한다. 전력 스위치(68)에 의해 제어되는 한개 이상의 전압 공급 라인(V1)에 의해 다양한 회로(210, 212, 216 및 218)에 전력이 공급될 수 있다.

특히, 전송 회로(36)의 적절한 회로 실시예가 제11도에 도시된다. 제11도를 참조하면, 예로, 모델번호 XR-2206, EXAR 집적 시스템에 의해 제조된 유형인 모놀리식 기능 발생 회로(220)에 의해 변조 회로(212)가 구현될 수 있다. 이와 같은 회로는 본 발명의 기술에 공지된 바와 같이 16-핀 칩내에 조립될 수 있다. 신호 라인(48)으로부터의 시리얼화된(serialized) 디지탈 데이타는 연산 증폭기를 사용하는 종래의 반전 증폭기(222)를 통해 회로(220)의 변조 입력 핀(7)에 결합될 수 있다.

또한 제11도를 참조하면, 주파수 스위칭 회로(210)는 연산 증폭기 형태인 종래의 반전 증폭기(224)를 포함하는데 이 증폭기(224)는 그 반전 입력에 결합된 신호 라인(44)에 의해 제어된다. 게다가 스위칭 회로(210)는, 핀(7)과 부극성 전압 전위(V^-)(이하 참조) 사이에 결합된 저항기(R1)와, 증폭 회로(224)에 의해 구동되는 스위칭 트랜지스터(Q1)를 통해서 핀(7)과 V^-사이에 결합된 저항기(R2)를 포함한다. 게다가, 회로(220)의 핀(5 및 6) 사이에 타이밍 캐패시터(C1)가 결합된다.

본 실시예를 위해, 전원 라인(V1)은 정극성 전압원(V⁺)과 부극성 전압원(V^-)으로 구성된다. 정극성 전압원은 직접 핀(4)에 그리고 저항기(R2)를 통해서 간접적으로 핀(11)에 결합된다. 부극성 전압원은 직접 핀(12)에 그리고 대응하는 저항기(R3, R4, R5 및 R6)를 거쳐 간접적으로 핀(15, 16 및 1)에 결합된다. 더군다나, 회로(220)의 핀(10)은 또다른 캐패시터(C2)를 거쳐 부극성 전압원에 결합된다. 부극성과 정극성 전압원간에는 저항기(R7 및 R8)에 의해 저항 분배망이 형성되고 그 접속 노드는 다른 저항기(R9)를 거쳐 회로(220)의 핀(3)에 결합된다. 핀(3)은 또한 저항기(R10)를 거쳐 접지 전위(ground potential)에 접속된다.

또한, 제11도를 참조하면, 회로(220)의 핀(2)의 출력은 전력 증폭기(216)를 통해 결합되어 예를들면, 페라이트-코어-코일인 적어도 한개의 안테나(38(39))를 구동시킨다. 게다가, 임피던스 정합 회로(218)는 안테나(38)의 양단에 결합되어 접지에 결합된 캐패시터(C3)와, 또하나의 스위칭 트랜지스터(Q2)를 통해 안테나 양단에 결합되어 접지에 결합된 다른 캐패시터(C4)로 구성된다. 제어신호(50)는 회로 장치(226)를 통해서 결합되어 트랜지스터(Q2)를 구동시킨다.

게다가, 정극성 전압원은 전력 증폭기(216)와 회로(226)에 직접 결합되며 또한 간접으로 초크 코일(L1)과 저항기(R11)의 직렬 조합(series combination)을 통해 스위칭 트랜지스터(Q2)의 콜렉터에 결합된다.

동작시에, 제어기(30)에 의해 발생되어 신호 라인(44)을 거쳐 회로(224)를 통해 전도된 디지탈 신호는 트랜지스터(Q1)를 단락시키거나 차단한다. 차단된 상태에서, 타이밍 캐패시터(C1)와 저항기(R1)의 조합은 변조 회로(220)의 IF 반송 주파수를, 예로, 35KHz 정도로 세트시킨다. 트랜지스터(Q1)가 신호(44)에 의해 단락될때, 타이밍 캐패시터(C1)와 저항기(R1 및 R2)의 병렬 조합은, 예로, 455KHz 정도로 IF 반송 주파수를 세트시키기 위해 결합된다. 또한, 신호 라인(50), 회로(226) 및 스위칭 트랜지스터(Q2)를 사용하여 안테나 임피던스는 반송 주파수와 정합하기 위해 유사하게 세트될 수 있다. 예로, 트랜지스터(Q2)가 개방 회로일때, 캐패시터(C3)는 적어도 한개의 코일(38(39))과 함께 정합된 임피던스를 형성한다. 마찬가지로, 트랜지스터(Q2)가 단락되었을때, 캐패시터스(C3 및 C4)의 병렬 조합은, 코일(38(39))과 함께 정합된 임피던스를 형성한다.

상기 방법에서, 제어기(30)에 의해 생성된 제어 라인(44 및 50)은 프로그램되는 특정 페이저(20)에 따라 전송 회로(36)의 적당한 매개 변수를 세트시킨다. 일단 매개 변수가 세트되면, 제어기(30)는 페이저의 수신 프로토콜에 따라 신호 라인(48)상으로 적당하게 포맷된 디지탈 데이타를 발생한다. 상기 디지탈 데이타는 증폭 회로(222)에 의해 증폭된 후 변조 회로(220)에서 프리셋 주파수가 변조되고, 상기 변조된 신호는 전력 증폭기(216)에 결합되어 프로그래밍 신호(46)를 페이저(20)로 방사하는 적어도 하나의 안테나 코일(38(39))을 구동시킨다.

POCSAG 페이저에 대한 일반적인 수신 프로토콜은 제12도에 도시된다. 상기 포맷은 프리앰블 코드(Preamble Code)(230) 다음에 동시 코드(232)를 포함한다. 그후, 페이저의 어드레스 코드는 프로그램되는 특정 페이저에 따라 적당한 프레임(234)으로 전송된다. 어드레스(234) 다음에는 페이저의 암호 및 다른 정보들중의 명령 코드를 포함할 수 있는 제어 문자의 필드(236)가 온다. 필드(236) 다음에는 데이타가 판독되거나 기록되는 페이저의 코드 플러그의 레지스터에 대한 시작과 종료 어드레스를 포함할 수 있고 프로그래밍 목적상 새로운 데이타 워드를 더 포함할 수 있는 데이타 필드(238)가 온다. 데이타 필드(238) 다음에는 (240)의 하나 이상의 구분 문자(delimiter)가 오고 다음에는 종래의 에러 검출을 위해 페이저에 의해 사용될 수 있는 합계 검사(checksum) 코드화 워드(242)가 올 수 있다. 데이타 필드(238)가 고정된 경우, (240)의 구분 문자는 페이지 메시지에 포함되지 않는다.

수신 회로(42)를 위한 적절한 실시예는 제13도의 블럭 다이어그램에 도시된다. 데이타 워드를 나타내는 오디오 신호(52)가 페이저(20)로부터 방출되고 복수개의 마이크로폰(54 및 56)중 스위치(58)를 통해 선택된 한개에 의해 검출되어 전기적인 신호 표시로 전환된다. 전기적인 신호 표시는 스위치(58)로부터 증폭 및 필터 회로(250)에 결합되고, 이 회로(250)는 신호 라인(252)을 통해 피크-대-피크 AC-DC변환 회로(254)에 차례로 결합된다. 변환 회로(254)의 출력은 신호 라인(256)을 통해서 홀드 회로(a hold circuit)를 포함할 수 있는 피크 검출기 회로(285)에 결합되고, 또한 신호 라인(260)을 통해 비교 회로(262)의 한 입력에 결합된다. 피크 검출기 회로(285)는 저항기(R12 및 R13)로 구성되는 저항기 분배망에 결합될 수 있고, 그 노드 접속은 신호 라인(264)을 통해 비교 회로(262)의 다른 입력에 결합된다. 비교 회로(262)는 회로(254 및 248)에 의해 발생된 신호의 진폭 레벨을 비교함으로서 디지탈 데이타 워드를 형성하고, 이 데이타 워드는 신호 라인(60)을 통해 제어기(30)에 전달된다. 제어기(30)에 의해 발생된 리셋 신호는 신호 라인(40)을 거쳐 피크 검출 회로(258)의 동작을 제어할 수 있다. 게다가, 전력 스위치 회로(68)에 의해 제어되는 전압공급 신호(V2)는 회로(250, 254, 258 및 262)에 결합될 수 있다.

특히, 수신 회로(42)의 적당한 회로 실시예는 제14도의 회로도로 도시된다. 제14도를 참조하면, 스위치(58)로부터의 신호 라인은 캐패시터(C4)와 저항기(R14)의 직렬 조합을 통해 연산 증폭기(270)의 반전(-)입력에 결합된다. 또한, 그 입력 라인은, 저항기(R15)를 거쳐, 이를테면 5볼트의, 정극성 전압에 결합된다. 캐패시터(C5)와 저항기(R16)의 병렬 조합은 증폭기(270)의 (-)입력에서 출력으로 결합되어 이득과 필터응답을 제어한다. 게다가, 저항기(R17 및 R18)로 구성되는 저항 분배망은, 예로, 이를테면 15볼트의 다른 전압원과 접지 전위간에 결합되고, 그것의 접속 노드는, 증폭기(270)의 비-반전(+) 입력과 접지 전위간에 결합되는, 캐패시터(C6)와 저항기(R19)로 구성되는 직렬 접속의 접속 노드에 결합될 수 있다. 상술된 회로구성은 선택된 마이크로폰(54 또는 56)으로부터 전도된 전기적인 신호 표시(the electrical signal representations)에 대한 증폭 및 필터링(filtering) 기능(250)을 제공한다.

회로(250)의 출력 신호는 신호 라인(252)을 통해 결합 캐패시터(C7)를 거쳐 또다른 연산 증폭기(274)의 비-반전(+) 입력에 결합되어 있는 신호 라인(272)에 결합된다. 신호 라인(272)은, 또다른 저항기(R20)를 거쳐 접지 전위에 결합되고, 또한 또다른 연산 증폭기(276)의 반전(-) 입력에 결합된다. 증폭기(276)의 비-반전(+) 입력은 접지 전위에 결합되고 증폭기(276)의 출력은 다이오드(278)(양극에서 음극으로)를 거쳐 다시 신호 라인(272)에 결합된다. 증폭기(274)의 출력은 또다른 다이오드(280)의 양극에 결합되고 그것의 음극은 다시 증폭기(274)의 (-) 입력에 그리고 또한 단위 이득 팔로워 회로(a unity gain follower circuit)로 구성되는 또다른 연산 증폭기(282)의 (+)입력에 결합된다. 더군다나, 증폭기(274)의 (-)입력은 캐패시터(C8)와 저항기(R21)의 병렬 조합을 통해 접지에 결합된다. 상술된 회로 구성은 수신 회로(42)의 변환 기능(254)을 구현하는데 적합하다.

또한 제14도를 참조하면, 회로(254)의 출력은 신호 라인(260)을 통해 비교기(262)로서 기능하는 또다른 연산 증폭기의 비반전(+) 입력에 결합되고, 또한 신호 라인(256)을 통해 또다른 연산 증폭기(286)의 비=-반전(+) 입력에 결합된다. 증폭기(286)의 출력은 또다른 다이오드(288)의 양극에 결합되고 이 다이오드의 음극은 다시 증폭기(286)의 (-)입력에 결합됨과 동시에 캐패시터(C9)를 거쳐 접지 전위에 결합된다. 또한 다이오드(288)의 음극은 또다른 연산 증폭기(290)를 구성하는 단위 이득 팔로워 회로에 결합된다. 상술된 회로 구성은 제13도의 실시예와 관련되어 상술된 검출기(258)의 피크 검출 및 홀드 기능을 수행하기에 적합하다.

또한 제14도를 참조하면, 트랜지스터(Q3)와 저항기(R22 및 R23)로 구성되는 리셋 회로는 증폭기(286)의 (-)입력과 신호 라인(40)간에 결합된다. 동작시에, 신호 라인(40)을 통해 제어기(30)에 의해 리셋 신호가 발생될때, 증폭기(290)의 출력은, 본 실시예에서, 대략적으로 접지 전위가 되는 지정된 진폭 레벨로 세트된다. 게다가, 캐패시터(C9)에 축적된 임의의 전하는 C9 양단의 전압이 접지 전위에 근사하게 안정화될 때까지 트랜지스터(Q3)를 통하여 접지로 방전될 것이다. 역으로, 리셋 신호가 제거될때, 증폭기(286)가 활성화되어 전기적 신호 표시의 진폭 레벨로부터, 캐패시터(C9)의 양단과, 궁극적으로는 조절 가능한 전위차계(potentiometer)로서 그 와이어(wiper)가 저항 분배망(R12 및 R13)을 형성하는 전위차계를 통해 결합되는 연산 증폭기(290)의 출력에 새로운 피크 전압을 다이나믹하게 설정한다. 본 실시예의 와이퍼는 신호 라인(264)을 통해 비교 회로(262)의 (-)입력에 결합된다. 비교 회로(262)의 출력은 신호 라인(60)을 통해 제어기(30)에 결합되어 제어기(30)에 복원된 디지탈 데이타 워드를 제공한다.

전력 스위치(68)의 적절한 회로 실시예는 제15도에 도시된다. 신호 라인(66)을 통해 조정 회로(62)에 의해 공급되고 V1 및 V2로 명명된 전압원는 신호 라인(300 및 302)에, 각각, 결합된다. 신호 라인(70)을 통한 제어 신호는 저항기(R24)를 거쳐 트랜지스터(Q4)의 베이스에 그리고 저항기(R25)를 거쳐 트랜지스터(Q5)의 베이스에 결합될 수 있다. 트랜지스터(Q4)의 콜렉터는 또다른 트랜지스터(Q6)의 베이스에 결합됨과 동시에 저항기(R26)를 거쳐 전력 라인(300)에 결합된다. 트랜지스터(Q4, Q5 및 Q6)의 에미터는 모두 접지전위에 결합된다.

트랜지스터(Q6)의 콜렉터는 저항기(R27 및 R28)로 구성되는 직렬 저항기망을 거쳐 전력 라인(300)에 결합되고 이들의 접속 노드는 또다른 트랜지스터(Q7)의 베이스에 결합된다.

유사하게, 트랜지스터(Q5)의 콜렉터는 저항기(R30과 R31)로 구성되는 직렬 저항기망을 거쳐 전력 라인(302)에 결합되고, 이들의 접속 노드는 또다른 트랜지스터(Q8)의 베이스에 결합된다. 트랜지스터(Q7과 Q8)의 에미터는 전력 라인(300과 302)에 각각 결합되고, 콜렉터는 회로(36과 42)에, 각각 전압 신호를 공급한다.

동작시에, 라인(70)을 토해 제어기(30)로부터 발생된 신호가 트랜지스터(Q4와 Q5)를 비-전도되게 할때, 트랜지스터(Q8)는 비-전도가 되며, 그래서 수신 회로(42)로 돌아가는 전원을 차단한다. 이때, 트랜지스터(Q6)가 전도되어 전송 회로(36)에 전원을 공급하는 트랜지스터(Q7)가 전도되도록 한다. 반대로, 라인(70)을 통한 신호가 트랜지스터(Q4와 Q5)를 전도시킬때, 트랜지스터(Q8)가 전도되어 전력이 수신 회로(42)로 흐를 수 있게 한다. 이때, 트랜지스터(Q6)가 차단되어 트랜지스터(Q7)가 비-전도되며 따라서 전송 회로(36)로의 전력 공급이 차단된다. 이 방법에서, 제어기(30)는 페이저(20)로부터 방출된 신호를 수신하려고 할때 수신 회로(42)에 들어가는 전원을 제어하고, 동시에, 수신된 신호의 파손을 방지하기 위해서 수신기간동안 전송 회로(36)로부터 수신 회로(42)까지 전기적 인터페이스 결합을 완화시키도록 전송 회로(36)에 들어가는 전원을 차단한다.

상기 서술된 바와 같은 프로그래머(16)와 함께 사용하기에 적합한 페이저의 실시예의 블럭 다이어그램이 제16도에 도시된다. 제16도와 관련, 안테나(310)는 RF 증폭단(312)에 결합되고 RF 증폭단(312)은 RF 대역 통과 필터단(314)에 결합된다. 필터(314)의 출려근 합성기(316)에서 국소발진기(318)로부터 발생된 신호와 혼합되어 중간 주파수(IF) 신호를 발생시키고, 이 IF 신호는 IF 증폭단(310)에 결합된다. 증폭단(320)의 출력은 종래의 복조 및 데이타 제한기단(322)에 결합되고, 여기서는 IF 신호로부터 디지탈로 코드화된 정보를 복원하여 그 정보를 종래의 입력/출력(I/O) 포토(326)를 통해 페이저의 제어기(324)에 전달한다. 페이저의 제어기(324)는 모토로라 인코포레이티드에 의해 제조된, 예로, 모델번호 MC68HC05C4 또는 MC68H05L6과 같은 유형의 마이크로 컴퓨터일 것이다. 보다 상세한 것은 참고자료로 본원에 통합되는 상기의 모토로라 기술공보 ADI991R2를 참조한다.

마이크로 컴퓨터(324)는 종래의 소자, 즉, 코어 CPU(328), 판독 전용 메모리(ROM)(330),스크래치 패드(a scratch pad) 또는 윈도우 랜덤 액세스 메모리(RAM)(332)시리얼 모토 인터페이스(SPI)(334)와 무엇보다도 복수개의 입력/출력포토(326, 336 및 338)를 포함할 수 있다. 이하에 보다 상세히 서술되겠지만, ROM(330)은 종래의 기능을 통해 페이저를 작동시키는 다양한 응용 프로그램을 저장하는데 사용될 수 있다. RAM(332)은 CPU(328)에 의해 처리되는 명령 및 데이타 워드의 일시적인 저장을 위해 사용될 수 있다.

예로, 모토로라 인코포레이티드에 의해 제조된 모델번호 MCM2814을 갖는 유형의 비휘발성 메모리 또는 코드 플러그(340)는 마이크로 컴퓨터(324)에 결합된다. 본 실시예에서, 마이크로 컴퓨터(324)의 SPI(334)는 신호 라인(SS, SO, SCK 및, SI)를 거쳐 코드 플러그(340)와 통신하기 위하여 사용된다. 코드 플러그(340)는 어드레스 X+0, X+1, …, X+n으로 명명되어 있는 복수개의 레지스터를 포함하열 제어기(324)에 의해 제어기되는 페이저의 동작을 특정화시키는데 사용되는 대응하는 복수개의 데이타 워드를 저장한다.

종래의 전압 조정기(324)는 페이저의 배터리(344)로부터 전력의 전압 레벨을 조정하여 예러, V_DD및 V_SS같은 조정된 전압원을 코드 플러그(340)에 공급한다. 제어 라인(346 및 348)은 제어기(324)의 I/O 포트(336)로부터 전압 조정기(342)까지 결합되어 코드 플러그(340)로의 공급 전압을 온 및 오프로 스위치하고 이하 설명으로부터 명백해지겠지만 이 공급전압을 조절한다.

또한, 또다른 제어 라인(350)은 제어기(324)의 I/O 포트(338)로부터 종래의 오디오 변환기(354)를 구동시키는 오디오 증폭기(352)에 결합되어 위에서 52로 기술된 오디오 신호를 발생한다. 대안으로서, 제어 신호(356)은 I/O 포토(338)로부터 소자(352 및 354)의 오디오 신호 발생을 제어하는데 사용되는 종래의 경보 발생기(358)에 결합될 수도 있다. 본 실시예에서는 경보 발생기(358)기 제어기(324)의 외부에 도시되었지만, 본 발명의 원리를 벗어남이 없이 제어기와 동일한 기판상에 집적될 수 있다는 것을 알 수 있다.

제16도의 블럭 다이어그램과 페이저의 실시예는 단지 한개의 혼합기단 수신부(a single mixer stage receiver section)만을 도시하고 있지만, 페이저의 수신부는 복조 및 데이타 제한기 기능에서 사용되는 원하는 중간 주파수에 도달하기 전에 상기의 극헤테로다인 동작(the super heterodying operations)에서 다수의 혼합기단을 포함할 수 있다. 제17도의 블럭 다이어그램은 두개의 혼합기단을 사용하는 페이저의 수신부를 예시한다. 중간 혼합기단은 다른 대역 통과 필터부(362)에 결합되는 다른 IF 증폭기(360)를 포함한다. 필터(362)의 출력은, IF 증폭기단(320)에 결합되는 원하는 IF 신호를 산출하기 전에 다른 국소 발진기(366)에 의해 발생된 발진 신호와 함께 혼합기단(364)에서 합성된다.

제16도의 페이저 실시예에서, 극헤테로다인 프로세스는 안테나(310)에 의해 수신된 RF 반송 신호를 약35KHz의 IF 신호로 감소시키고 이것이 증폭기단(320)에 결합된다. 따라서 이 경우 IF 증폭기단(360)은 35KHz 정도의 IF 신호로 가장 민감하도록 동조된다. 한편, 제17도와 관련되어 서술된 두개의 혼합기단 수신부는 안테나(310)에서 수신된 RF 신호를 455KHz 정도의 주파수를 갖는 IF 신호로 감소시키는 극헤테로다인 프로세스를 수행한다. 이 경우, IF 증폭기단(320)은 455KHz 정도의 주파수 신호에 가장 민감하도록 동조된다.

결과적으로 프로그래머(16)에 의해 방사된 프로그래밍 신호(46)는 프로그램되는 특정 페이저의 IF 단(320)의 동조된 중간 주파수 민감도에 기초하여 선택된다. 따라서, 프로그램되는 페이저의 적절한 반송 주파수에서 프로그래머(16)로부터 방사된 프로그래밍 신호(46)는 IF 단(320)에 의해 수신되고 아래쪽의 단(322)에 의해 복조되어 디지탈로 코드화된 데이타를 복원하고 복원된 데이타는 제어기(324)로 전달된다.

제18a 및 제18b도의 흐름도는 페이저(20)의 코드 플러그(340)를 프로그래밍하거나 판독할 때의 제어기(30)의 프로그램 동작을 예시한다. 다음의 제18A 및 제18B도의 흐름도에서는 제3도에 도시된 프로그래머의 블럭 다이어그램 실시예가 참조될 것이다. 제18A도와 관련하여 블럭(370)에서 시작하면, 명령 및 데이타 워드는 개인용 컴퓨터(10)로부터 통신 링크(18)를 거쳐 다운로드(download)되고 상기 제9도의 흐름도와 관련되어 서술된 것과 유사한 통신 기술을 사용하여 제어기(30)에 의해 수신되며, 상기 명령 및 데이타 워드는 제어기(30)의 메모리에 저장될 수 있다. 제어기(30)에 의해 수신될 때 명령 및 데이타 워드가 개인용 컴퓨터(10)에 의해 포멧되지 않은 경우, 제어기(30)는 블럭(372)의 지시(instuction)에 의해 페이저의 모델에 따라 규정된 수신 프로토콜(제12도 참조)로, 페이저(20)로 전송하기 위한 페이저를 포맷할 수 있다. 그후, 제어기(30)는, 블럭(374)의 지시에 따라, 상기 서술된 바와같이 신호 라인(44 및 50)을 사용하여 프로그램되는 페이저의 모델에 기초하여 전송회로(36)의 적당한 IF 반송 및 정합 임피던스를 선택할 수 있다. 제어기(30)는 또한 제어 신호(70)를 사용하여 전력 스위치(68)를 통한 전송 회로(36)에 전력(VI)을 공급할 수 있다.

블럭(376)의 지시에 따라, 제어기(30)는 신호 라인(48)을 통해 명령 및 데이타 워드를 포함하는 포맷된 페이지를 전송 회로(36)에 연속적으로 공급하므로써 안테나(38(39))와 프로그래밍 신호(46)를 거쳐 전송한다. 상기 포맷된 프로그래밍 신호(46)의 한 예가 제12도의 다이어그램에 도시된다. 다음 블럭(378)에서, 제어기(30)는 프로그램되는 페이저의 모델, 페이저내에 구현된 코드 플러그의 유형, 전송시의 바이트 수…등을 포함하는 다양한 요인에 기초하여 시간 지연(a time delay)(△T)을 세트시킨다.

그 지연 기간 동안 대기한 후, 제어기는, 블럭(380)의 지시에 따라, 제어 신호(70)를 통해 전력 스위치(68)를 제어하여 전력을 전송 회로(36)에서 수신 회로(42)로 스위치하도록 한다. 즉, 프로그래머(16)가 페이저(20)로부터 오디오 신호를 수신하는 기간 동안, 전송 회로(36)는 동작이 불가능하게 되고(disable) 수신 회로(42)는 동작이 가능하게(enable)된다. 블럭(382)에서, 제어기(30)는 신호 라인(40)을 통해 리셋 신호를 수신 회로(42)로 전송하여 수신된 오디오 신호의 진폭에 따라 새로운 진폭 임계 레벨로 다이나믹하게 조절되도록 피크 검출 및 홀드 회로를 리셋한다. 이제 수신 회로(42)는 스위치(58)를 통해 선택된 마이크로폰(54와 56)중 하나로부터 오디오 신호를 수신하고, 데이타 라인(60)을 통해 제어기(30)에 전달될 디지탈 코드화 데이타를 복원하도록 세트된다.

지시 블럭(384)과 판단 블럭(386)은 함께 루프를 형성하며, 이 루프에서 제어기(30)는 페이저(20)로부터 수신된 데이타 워드의 수신 타이밍과 개시 프로세싱을 세트시키기 위해 인지되어야 할, 페이저가 프로그램되는 특징 동기 코드를 데이타 라인(60)에서 추출한다. 일단 동기 코드가 수신되면, 제어기(30)가 신호 라인(60)을 통해 수신 회로(42)에 의해 복원된 데이타 워드를 수신하고 저장하도록 하는 블럭(388)의 지시가 실행된다.

그후, 제어기(30)는 판단 블럭(390)을 사용하여 프로그램 모드에 있는지 또는 판단 모드에 있는지를 결정한다. 만일 판독 모드에 있는 경우, 프로그램 실행은 수신된 데이타를 소정 포맷으로 통신 링크(18)를 통해 개인용 컴퓨터(10)에 전송하여 그것을 화면(12)에 디스플레이하도록 제어기(30)에 지시하는 블럭(392)의 지시로 진행한다. 한편, 만일 제어기(30)가 프로그램 모드에 있는 것으로 블럭(390)에 의해 판정될 경우, 프로그램 실행은 검증 동작이 수행되는 블럭(394)에서 계속될 것이다. 상기 검증은 제어기(10)에 의해 선택적으로 조절될 것이다. 특히, 블럭(394)의 지시는, 제어기(30)로 하여금 페이저(20)로부터 수신된 데이타 워드(즉, 페이저의 코드 플러그(340)로부터 판독)를 페이저(20)로 전송된 데이타 워드와 비교하여 정합의 여부를 결정하도록 한다. 만일 판단 블럭(396)에 의해 정합이 판정된다면, 사용자에게 디스플레이하기 위한 성공의 프로그래밍 메시지가 통신 링크(18)를 거쳐 개인용 컴퓨터(10)에 전송될 것이다. 그렇지 않고, 만일 정합이 아니라면, 사용자가 동작을 반복하거나 프로그래머(16) 혹은 페이저(20)중의 하나에서 작동 불능의 가능성을 조사하도록 충고하기 위하여 실패의 프로그래밍 메시지가 개인요 컴퓨터(10)에 전송된다. 그후, 페이저(20)와 관련된 제어기(30)의 프로그래밍 및/또는 판독 동작은 정지될 것이다.

제19a, 19b, 20과 21도의 흐름도는 제16도에 도시된 실시예와 관련하여 서술된 페이저(20)의 제어기(324)의 프로그램 동작을 예시한다. 요약하여, 시스템(16)의 전송 회로(36)는 제어기(30)에 의해 지시된 바대로 프로그래밍 신호(46)를 페이저(20)에 전송한다. 프로그래밍 신호(46)는 프로그램되는 페이저의 수신 프로토콜에 따라 포맷된다. 제12도의 도시와 관련하여 상기에 예시적인 페이저 포맷이 서술되었다.

프로그래밍 신호(46)는 IF 증폭기단(320)에 의해 수신되어 변조 및 데이타 제한기단(322)에 전달되고 이단(322)에서 디지탈 코드화된 정보를 복원하여 I/O 포토(326)를 통한 제어기(324)에 전달한다.

제19a도와 관련, 제어기(324)는 블럭(402)의 지시에 따라, 포맷된 페이지의 페이저 어드레스 부분을 수신하고, 판단 블럭(404)에서 그 어드레스 부분이 페이저의 선프로그램된 어드레스중의 하나인지 아닌지를 판정하도록 지시된다. 만일 페이저 어드레스가 아닌 것으로 판정되다면, 프로그램 실행은 끝난다. 그렇지 않고, 만일 포맷된 프로그래밍 신호가 암호를 포함하고 있다면, 블럭(406과 408)에서 암호가 수신되고 점검된다. 암호가 적절하지 않은 경우, 프로그램 실행은 끝날 것이다. 적당한 암호라면, 제어기(324)는 블럭(412)에 의하여 판단되는 구분문자(240)를 수신할 때까지 블럭(410)에 의해 데이타 필드(238)의 제어 문자(236)(명령) 및 데이타를 저장하도록 지시된다. 고정된 데이타 필드를 가지는 실시예에서 단계(412)는 삭제될 수 있다. 포맷된 페이지의 구분문자의 다음에 오는 합계 검사 워드(242)도 또한 RAM(332)에 저장되며 그 저장된 합계 검사 워드를 사용하여 수신된 페이지에 전송된 메세지의 유효성을 확립하기 위하여 블럭(414)에 의해 검증 루틴이 실행된다.

다음 제어기(324)는 코드 플러그(340)에 데이타 워드를 프로그램할 것인가 또는 코드 플러그(340)로부터 데이타 워드를 판독할 것인가를 결정하기 위하여 블럭(416)에서 필드(236)의 명령 코드를 평가한다. 만일 명령 코드가 판단 블럭(418)에 의해 결정된 바와 같이 판독 또는 프로그램 코드가 아니라면, 프로그램 실행은 적절한 것으로 간주되어 다른 루틴으로 분기될 수 있다.

본 예에서 명령 코드가 판독 코드라고 가정한다면, 그때 프로그램 실행은 제19B도의 블럭(420)에서 계속되어 제어기(24)는 프로그래밍 신호(46)의 포맷된 데이타 필드(238)에 포함될 수 있는 코드 플러그 어드레스에 의해 지명된 코드 플러그 데이타를 판독하고 그 데이타를 RAM(332)에 저장하도록 지시된다. 페이저(20)의 코드 플러그(340)를 판독하는 절차는 제20도의 흐름도와 관련하여 보다 상세하게 서술된다.

제20도와 관련, 첫번째 블럭(422)에서, 제어기(324)는, 전압 조정기(342)를 거치는 제어 신호(346과 348)를 사용하여 코드 플러그에 전력을 공급하기 위하여, 적당한 전원 신호와 귀환 신호(retun signal), V_DD와 V_SS, 각각을 세트하도록 지시된다. 다음 블럭(424)에서, 제어기(324)는 코드 플러그(340)와 통신하기 위하여 SPI 제어 인터페이스(334)를 초기화하도록 지시된다. 블럭(426)에서, 신호(SS)는 코드 플러그(340)가 동작이 가능하도록 로우(low)로 지시되고, 블럭(428)에서, SPI(334)의 신호 라인(SCK)에 의해 발생된 클럭을 사용하여 신호 라인(SI)을 통해서 코드 플러그에 판독 명령 워드가 전송된다.

그후, 블럭(430)에서, 코드 플러그로부터 판독되는 데이타의 제1바이트를 저장하는 레지스터의 어드레스가 신호 라인(SI와 SCK)을 사용하여 코드 플러그(340)로 보내진다. 코드 플러그(340)는 신호 라인(SO와 SCK)을 사용하여 수신된 어드레스를 역반향시킴으로서 반응하고, 제어기(324)는 블럭(432)의 지시에 따라 반향된 어드레스를 수신한다. 프로그램 실행은 블럭(436)에서 계속되어 제어기(324)는 신호 라인(SO)을 사용하여 코드 플러그(340)의 어드레스된 레지스터의 데이타 워드를 수신하고 수신된 데이타 워드를 RAM(332)에 저장하도록 지시된다.

판단 블럭(438)에서, 제어기(324)는 블럭(436)의 수신된 데이타 워드로부터 코드 플러그(340)가 프로그램 됐는지 아닌지를 판정한다. 코드 플러그가 프로그램되지 않았고, 잘못되었거나 없어진 것으로 판정된 경우, 블럭(440)에 의하여 실행되는 디폴트 알고리즘에 따라 디폴트 코드 플러그 데이타는 RAM(332)의 예정된 영역으로 실리게 된다. 그렇지 않으면, 제어기(324)는 코드 플러그(340)의 연속적인 어드레스 레지스터로부터 데이타 워드를 계속 수신하고, 판달 블럭(444)에 의해 코드 플러그(340)로부터 소정의 모든 데이타 워드가 판독되었다고 판정될 때까지 수신된 데이타 워드를 RAM(332)의 소정 영역으로 계속 저장하도록 블럭에 의해서 지시된다. 프로그램 실행은 블럭(440과 444)이후에 블럭(446)에서 계속되는데, 여기서는 신호 라인(SS)을 하이(high)로 함으로써 코드 플러그가 동작하지 않게 된다. 다음에, 블럭(448)에서, 전압 조정기(342)를 통한 제어 신호(346과 348)를 사용하여 코드 플러그로부터 전력이 제거된다. 그후, 프로그램 실행은 주 알고리즘으로 돌아가고, 본 예에서는, 제19b도의 블럭(450)에서 다시 시작한다.

블럭(450)에서, 제어기(324)는 블럭(420)의 코드 플로그로부터 판독되는 데이타 워드의 포맷된 전송에 대한 헤더(a header)로서 프로그래머(16)의 수신 회로(42)를 경우하여 제어기(30)에 전송될 등기 코드 워드를 발생하도록 지시된다. 그후, 포인터는 페이저(20)로부터 음향학적으로 전송될 초기 데이타 워드를 포함하는 RAM(332)의 레지스터의 어드레스로 세트된다. 본 예에서, 초기 데이타 워드나 워드들은 블럭(450)에서 발생된 동기 코드 워드일 수 있다. 다음 블럭(454)에서, RAM(332)의 포인터 위치에 대한 데이타 바이트는 작업 레지스터안으로 실려 음향 전송을 위하여 포맷된다.

제22도의 시간 파형은 페이저와 프로그래머(16)간에 음향학적으로 통신하기 위하여 본 실시예에 의하여 사용된 방법을 예시한다. 제22도와 관련, 1과 0의 2진으로 코드화된 예시적인 데이타 워드가 블럭(456)에 의해 지정된 작업 레지스터(a working register)내에 도시된다. 제22도의 파향(A)은 음향 통신 포맷을 예시한다. 정수 7에서 0에 의하여 지정된 파형(A)의 시간 간격은 최상위 비트(MSB)로부터 최하위 비트(LSB)로 횡단하는 작업 레지스터(456)의 데이타 워드에 대한 비트에 해당한다.

따라서, 만일 전송될 데이타 워드의 비트가 제1의 2진 상태, 즉, 예컨대 ″1″일 경우, 제어기(324)는 전송 포맷에서의 해당 비트 시간 간격 동안 소정 펄스폭의 적어도 하나의 펄스를 발생시킬 수 있다. 반대로, 만일 데이타 워드의 비트가 제2의 2진 상태, 즉, 예컨대, ″0″일 경우, 제어기(324)는 펄스를 발생하지 않고 소정 시간 간격 동안 단지 지연된다. 본 실시예에서, 파형(A)의 포맷은 아무것도 발생되지 않고 해당 비트 시간 기간을 분리시키는 공백 기간(△t)을 포함한다.

다시 제19B도의 흐름도와 관련하고 파형(A)에 나타난 예를 사용하면, 블럭(458)에서 제어기(324)는 작업 레지스터(456)의 데이타 워드를 좌측으로 한 비트 이동시키고 판단 블럭(460)에서 그 비트가 1인지 아닌지를 판정하고 만일 그렇다면, 블럭(462)에서 오디오 신호 발생을 위하여 적어도 한개의 소정 펄스폭의 펄스를 발생한다. 그렇지 않으면, 제어기(324)는 블럭(464)의 지시에 의하여 소정 펄스폭 동안 지연되도록 한다. 그후, 제어기(324)는 블럭(466)에 의하여 공백 기간(▽t)인 소정 기간 간격 동안 지연을 초래할 수도 있다. 판단 블럭(468)은 데이타 워드의 모든 여덟게 비트가 작업 레지스터(456)를 통해 이동되었는지 아닌지를 판정한다. 만일 그렇지 않다면, 프로그램 실행은 블럭(458)으로 계속되어 데이타 워드의 각 비트에 대한 2진 상태를 계속해서 이동시키고 판정한다.

제22도의 파형에 도시된 예에서, 비트 시간 간격(7, 4, 2 및 0) 동안 아무런 펄스가 발행되지 않고 해당 비트 시간 간격(6, 5, 3 및 1) 동안은 펄스가 발생된다. 본 예에서, 공백 기간(△t)은 전송중에 비트 시간 간격을 분리시킨다. 파형(A)에 의하여 예시된 전송될 데이타 워드를 나타내는 펄스 트레인 신호(a pulse train signal)는 단계(458-464)에 따라 제어기(324)에 의해 발생되고 신호 라인(350)을 통해 전달되어 그 발생된 펄스에 반응해서만 오디오 신호(52)를 방출하도록 오디오 신호 발생 소자(352)를 제어한다. 선택적으로, 제어기(324)는 신호 라인(356)을 통해 펄스 트레인 신호를 발생시켜 그 펄스 기간 동안 경고 발생기(358)를 활성화시켜서, 경고 발생기(358)의 선택된 경고 코드에 따라 소자(352 및 354)에 의해 오디오 신호가 발생하도록 할 수도 있다.

제22도의 다른 시간 파형(B-G)은 시간 파형(A)에 따라 페이저(20)로부터 방출된 펄스 코드화 오디오 신호에 응답하는 수신 회로(42)의 동작을 예시한다. 제14도와 관련, 선택된 마이크로폰(54 또는 56)으로부터의 전기 신호 표시는 증폭기 및 필터 회로(250)에 제공되고 신호 라인(252)을 통한 그것의 출력은 제22도의 시간 파형(B)에 의해 예시된다. 시간 파형(C)에 의해 예시된 신호는 라인(272)상의 결합 캐패시터(C7)의 아래에 나타난다. 실선 시간 파형(D)을 닮은 신호는 연산 증폭기(282)의 출력에서 발생될 수 있다: 점선 시간 파형(D)은 피크 검출 회로(258)를 사용하여 시간 파형(D)(실선)의 진폭 레벨로부터 다이나믹하게 입수된 진폭 임계 레벨을 예시한다.

따라서, 시간 파형(D)의 두 진폭 레벨(실선과 점선)은, 상기 입력 신호의 진폭 레벨에 반응해서만 해당 디지탈 데이타 워드를 연속적으로 형성하여 그 연속 데이타 워드를 시간 파형(E)에 의해 예시된 바대로 샘플된 수신을 위하여 신호 라인(60)을 통해 제어기(30)에 전달하는 비교기(262)로 공급된다. 파형(F)의 화살표는 제어기(30)의 샘플링 시간을 나타낸다. 동작시에, 만일 샘플링 시간 동안 펄스가 없다면, 제어기(30)는 2진 상태로 예로, 0으로 인식하고, 만일 샘플 시간 동안 펄스가 있다면, 제어기(30)는 그 비트를 2진 1로 인식한다. 이 방법에서, 제어기(30)는 페이저(20)에 의하여 음향학적으로 전송된 데이타 비이트(G로 도시된 바와같이)를 복원하여 그것을 장래 동작을 위하여 메모리내에 저장한다.

다시 제19b도의 흐름도로 돌아가, 블럭(468)에서, 음향 전송을 위해 완전한 데이타 워드가 포맷되었다는 것이 판정된 후, 프로그램 실행은 블럭(470)에서 계속되고 여기서는 코드 플러그(340)로부터 판독된 데이타 워드를 포함하는 RAM(332) 부분의 다음 레지스터의 어드레스로 어드레스 포인터가 증가된다. 그후, 454 내지 468의 프로세스 단계는 판단 블럭(472)에 의하여 코드 플러그로부터 판독된 지정된 모든 데이타 워드가 전송되었다고 판정될때까지 다음 데이타 워드를 포맷하고 음향학적으로 전송하도록 반복된다. 다음 블럭(474)에서, RAM(332)은 다시 초기화 된다.

다시 제19a도와 관련, 만일 판단 블럭(416)이 명령 코드가 프로그래밍 또는 모드를 표시하는 것으로 판정한다면, 프로그램 실행은 블럭(480)에서 계속되어 제어기는 RAM(332)으로부터 액세스되는 새로운 데이타를 사용하여 코드 플러그를 프로그램하도록 지시된다. 어떤 환경하에서, 제어기(324)는 프로그램 명령과 함께 수신된, 시작과 종료 어드레스, ADDRB와 ADDRE를 사용할 수도 있다. 이 프로그래밍 단계는 제21도의 흐름도와 관련하여 보다 상세하게 서술된다. 우선 제21도의 블럭(482)으로 시작하여, 제어기(324)는 제어 신호(346 및 348)를 사용하여 적당한 공급 및 귀환 신호, V_DD와 V_SS를 코드 플러그(340)에 세트하도록 지시된다. 그후, SPI 부분(334)은 블럭(484)에서 초기화되고 코드 플러그는 블럭(486)에서 SS 신호를 낮게(low)함으로서 동작이 가능케된다. 제어기(324)는 다음에 블럭(488)에서 신호 라인(SCK)의 클럭을 사용하여 신호 라인(SI)을 통해 기록 명령 워드를 코드 플러그(340)로 이송하도록 지시된다. 다음 지시 블럭(490)에서, 제어기(324)는 클럭(SCK)에 의해 제어되는 신호 라인(SI)을 통해서 코드 플러그(340)에서 프로그램될 한 블럭의 네게의 연속적인 레지스터의 초기 어드레스를 이송하도록 지시된다. 그후, 코드 플러그에 프로그램될 데이타의 네개의 바이트는 블럭(492)의 지시에 의해 동일한 방법으로 코드 플러그로 전달된다. 다음에 코드 플러그는 블럭(494)에 의하여 동작하지 않게 되고 제어기는 블럭(496)에 의하여 지정된 시간 동안 지연하도록 지시된다.

지연 후, 블럭(498)에 의하여 코드 플러그(340)가 동작이 가능하게 되며 블럭(500)에 의해 프로그래밍 절차를 초기화하기 위해서 신호 라인(SI)을 통하여 명령이 코드 플러그로 이송된다. 그후, 블럭(502)은 제어기(324)에 코드 플러그가 동작하지 않게 하도록 하고, 코드 플러그가 자신을 프로그램하는 지정된 시간 동안 다시 지연한 뒤, 상술된 바와같이 코드 플러그를 다시 동작 가능케 하도록 지시한다. 블럭(504)에서, 제어기(324)는 그것의 프로그래밍 상태가 동작하지 않도록 하는 명령을 신호 라인(SI)을 통해 코드 플러그(340)에 이송하도록 지시된다.

판단 블럭(506)에서, 모든 새로운 데이타 워드가 코드 플러그(340)로 기록되었는지 아닌지가 판정된다 만일 그렇지 않다면, 코드 플로그의 프로그래밍이 완성될때까지 네개의 연속적인 데이타 워드의 각 블럭에 대하여 블럭(486-504)이 반복된다. 그후, 프로그램 실행은 주 프로그램(제19A도)의 블럭(510)으로 복귀되어 제어기(324)는 코드 플러그(340)에 기록된 새로운 데이타 워드에 대한 제1합계 검사를 계산하도록 지시되고 블럭(520)에서, 제어기(324)는 상술된 동일한 프로그래밍 단계(486-504)를 사용하여 코드 플러그(340)로 그 제1합계 검사 워드를 기록하도록 지시된다. 블럭(525)에서, 예로, 제20도의 흐름도와 관련해서 서술된 프로그래밍 단계에 따라 코드 플러그의 내용이 제어기(324)에 의해 판독될 수 있다. 판독 과정 동안, 판독된 데이타 워드로부터 제2합계 검사가 계산될 수 있다. 판단 블럭(530)에서, 정합인지 아닌지를 결정하기 위하여 제1과 제2합계 검사 워드가 비교되고, 코드 플러그(340)의 성공적인 또는 실패한 프로그래밍중에서 어느 하나를 각각 나타내는 메시지가 블럭(532) 또는 블럭(534)중 하나에 의해서 제19b도의 흐름도와 관련해서 서술된 바와 같은 유사한 방법으로 제어기(30)로 음향학적으로 전송된다.

요약해서, 사용자 또는 프로그래머는 프로그램될 또는 판독될 활성화 페이저(20)를 판독될 프로그래머(16)막의 챔버내로 배치할 수 있다. 이런 환경에서는 프로그래머에게 공급되는 전력이 켜져 그것의 돌출된 뚜껑이 닫힘으로써 전기적이고 음향적인 인터페이스를 차단할 수 있다. 이때 사용자는 개인용 컴퓨터로 페이저(20)와 관련된 정보를 입력시키기 위하여, 예로, 키보드와 CRT 화면을 사용하여 개인용 컴퓨터(10)와 대화할 수 있다. 개인용 컴퓨터(10)는, 예로, 종래의 비동기 통신 기술을 사용하여 워드가 프로그래머(16)의 제어기(30)로 통신되는 사용자 입력 정보를 나타내는 명령 및 데이타 워드를 형성한다. 상기 명령 및 데이타 워드는 페이저(20)의 수신 프로토콜에 따라 포맷될 수 있다. 이 명령 및 데이타 워드에 응답하여, 프로그래머의 제어기(30)는, 페이저(20)의 모델에 기초한 IF 반송파를 선택하고, 페이저(20)의 수신 프로토콜과 명령 및 데이타 워드에 따라 그 IF 반송파를 변조하여 대기중으로 페이저(20)로 전송되는 프로그래밍 신호를 형성하도록 전송 회로를 제어하는 신호를 발생시킨다. 전송 회로에 의한 신호 전송을 위해서 적당한 정합 임피던스는 또한 선택된 IF 반송파를 기초하여 제어기(30)에 의하여 선택될 수 있다.

페이저(20)는, 프로그램 또는 판독명령, 그리고 때때로, 그 코드 플러그의 레지스터의 적어도 하나의 어드레스를 포함할 수도 있는 프로그래밍 신호를 수신한다. 코드 플러그의 모든 내용이 프로그램 및/또는 판독되는 경우, 페이저 메시지를 갖는 레지스터 어드레스를 전송할 필요는 없다. 만일 프로그램이 명령될 경우, 그때 프로그래밍 신호는 또한 종종, 적어도 한개의 어드레스에 의하여 지명될 수 있는 코드 플러그의 레지스터(들)로 기록될 새로운 데이타를 포함할 수 있다. 프로그램하도록 명령되었을 때, 페이저는 코드 플로그의 지명된 레지스터(들)내로 새로운 데이타를 기록함으로서 응답한다. 다음에 페이저는 코드 플러그로부터, 포맷되어 대기상을 통해서 프로그래머의 수신 회로에 전송되는 새롭게 기록된 데이타를 판독할 수 있다. 판독하도록 명령되었을때, 페이저는 모든 코드 플러그 또는 그것의 지명된 레지스터에 저장된 데이타 워드를 판독함으로서 응답한다. 또한 판독된 데이타 워드는 포맷되어 대기상으로 프로그래머의 수신 회로에 전송된다. 본 실시예에서, 코드 플러그로부터 판독된 데이타 워드를 나타내는 변동하는 진폭의 오디오 신호를 방출하도록 페이저의 오디오 신호 발생기를 통제하는 펄스 트레인 신호를 발생시키기 위하여 페이저에 의해 특별한 포맷팅이 수행된다.

프로그래머의 적어도 한개의 마이크로폰은 페이저 방출 오디오 신호를 검출하여 이것을 프로그래머의 수신 회로에 공급되는 전기 신호 표시로 변환한다. 수신 회로에서는 오로지 그 진폭 레벨에만 기초하여 전기 신호 표시로부터 데이타 워드가 복원되며 복원된 데이타 워드는 프로그래밍 검증을 위해, 그리고 사용자가 CRT의 화면상으로 볼 수 있도록 개인용 컴퓨터에 공급하기 위해 제어기(30)로 전달된다. 예로, 또한, 합계 검사 워드를 사용하는 특정 에러 검출 기술이 상술된 페이저의 코드 플러그의 프로그래밍과 판독 동작에서 실현될 수 있다.

본 발명은 하나의 실시예와 관련되어 서술되었지만, 본 발명의 원리에서 벗어남이 없이 실시예에 추가, 변경 및 삭제가 생길 수 있다는 것을 알 수 있다. 따라서, 본 출원인의 발명은 하나의 실시예에 제한되어서는 안되고, 그보다는 본원에 첨부된 청구범위에 따른 영역과 폭으로 해석되어야 한다.

Claims (22)

1. 페이저(20)의 비-휘발성 메모리로서 상기 페이저의 동작을 특징짓는 복수의 데이타 워드를 저장하는 레지스터를 갖는 비-휘발성 메모리(340)를 프로그램하고 판독하도록 사용자 대화식 중앙 제어기(10, 12, 14)에 의해 발생된 명령 및 데이타 워드에 의해 제어되는 비-접촉 페이저 프로그래밍 시스템에 있어서, 중앙 제어기와 통신하여 명령 및 데이타 워드(18)를 수신하고 전송하되, 상기 중앙 제어기로부터 수신된 명령 및 데이타 워드에 응답하여, 상기 페이저의 수신 프로토콜을 근거로 한 포맷으로 프로그램되는 페이저로의 상기 명령 및 데이타 워드의 전송을 제어하는 제1신호(34)를 발생시킴과 동시에, 상기 비-휘발성 메모리의 선택된 저장 레지스터를 판독하기 위해 상기 페이저로부터의 데이타 워드의 수신을 제어하는 적어도 하나의 제2신호(40)를 발생시키는 제어기 수단(30)과; 상기 제1신호에 의해 제어되어, 상기 프로그램되는 페이저에 대응하는 반송 주파수를 선택하고, 이 선택된 반송 주파수에서 상기 페이저의 수신 프로토콜과 상기 명령 및 데이타 워드에 따라 디지탈로 변조된 프로그래밍 신호를 대기를 통해 전송하는 수단(36) 및; 상기 적어도 하나의 제2신호(40)에 의해 제어되어, 상기 프로그래밍 신호에 응답하여 상기 프로그램되는 페이저(20)에 의해 발생된, 상기 선택된 저장 레지스터의 데이타 워드를 나타내는 신호를 수신하고 이 수신된 신호를 상기 데이타 워드를 나타내는 디지탈 신호로 변화하여 이 디지탈 신호를 상기 제어기 수단(30)에 전달하는 수신 수단(42)을 포함하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
2. 제1항에 있어서, 상기 사용자 대화식 중앙 제어기(10, 12, 14)로부터 수신된 명령 및 데이타 워드는, 프로그래밍 명령, 상기 프로그램되는 페이저(20)의 상기 비-휘발성 메모리(340)의 레지스터의 적어도 하나의 어드레스 및, 상기 레지스터에 프로그램될 대응하는 데이타 워드를 포함하며; 상기 제어기 수단(30)은 상기 명령 및 데이타 워드에 응답하여, 상기 프로그래밍 명령, 적어도 하나의 어드레스 및 대응하는 데이타 워드를 포함하는 프로그래밍 신호를 상기 페이저의 수신 프로토콜에 따라 전송하도록 상기 전송 수단(36)을 제어하는 제1신호(34)를 발생시키며; 상기 제어기 수단(30)은 또한 상기 프로그래밍 명령에 응답하여, 판독 명령 및 상기 적어도 하나의 어드레스를 포함하는 프로그래밍 신호를 전송하도록 상기 전송 수단(36)을 제어하는 제1신호(34)를 발생시킴과 동시에, 프로그램되는 페이저에 의해 발생되며 상기 적어도 하나의 어드레스에 대응하는 비-휘발성 메모리의 레지스터로부터 판독된 데이타 워드를 나타내는 신호를 수신하고, 이 수신된 신호를 상기 디지탈 데이타 워드로 변환하고, 이 디지탈화된 데이타 워드를 상기 적어도 하나의 어드레스에 대응하는 상기 페이저의 비-휘발성 메모리의 레지스터의 프로그래밍 검증을 위해 상기 제어기 수단으로 다시 전달하도록 상기 수신 수단(42)를 제어하는 적어도 하나의 제2신호(40)를 발생시키도록 동작하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
3. 제2항에 있어서, 상기 제어기 수단(30)은 상기 중앙 제어기로부터의 프로그래미 명령에 응답하여, 상기 프로그래밍 명령에 대응하는 프로그래밍 동작의 성공 또는 실패를 나타내도록 상기 중앙 제어기에 적어도 하나의 데이타 워드를 전송하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
4. 제1항에 있어서, 상기 사용자 대화식 중앙 제어기(10, 12, 14)로부터 수신된 명령 및 데이타 워드는, 프로그래밍 명령과, 프로그램되는 페이저(20)의 상기 비-휘발성 메모리(340)에 프로그램될 데이타 워드를 포함하며; 상기 제어기 수단(30)은 상기 명령 및 데이타 워드에 응답하여 상기 프로그래밍 명령 및 대응하는 데이타 워드를 포함하는 프로그래밍 신호를 상기 페이저의 수신 프로토콜에 따라 전송하도록 전송 수단(36)을 제어하는 제1신호(34)를 발생시키며; 상기 제어기 수단(30)은 또한 상기 프로그래밍 명령에 응답하여, 판독 명령을 포함하는 프로그래밍 신호(46)를 전송하도록 상기 전송 수단(36)을 제어하는 제1신호를 발생시킴과 동시에, 상기 프로그램되는 페이저에 의해 발생되며 비-휘발성 메모리부터 판독된 데이타 워드를 나타내는 신호를 수신하고, 이 수신된 신호를 상기 디지탈 데이타 워드로 변환하고, 이 변환된 데이타 워드를 상기 페이저의 비-휘발성 메모리의 프로그래밍 검증을 위해 상기 제어기 수단으로 다시 전달하도록 상기 수신 수단(42)을 제어하는 적어도 하나의 제2신호를 발생시키도록 동작하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
5. 제4항에 있어서, 상기 제어기 수단(30)은 상기 중앙 제어기로부터의 프로그래밍 명령에 응답하여, 상기 프로그래밍 명령에 대응하는 프로그래밍 동작의 성공 또는 실패를 나타내도록 상기 중앙 제어기에 적어도 하나의 데이타 워드를 전송하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
6. 제1항에 있어서, 상기 사용자 대화식 중앙 제어기(10, 12, 14)로부터 수신된 명령 및 데이타 워드는 판독 명령과 판독될 페이저(20)의 비-휘발성 메모리(340)의 레지스터의 적어도 하나의 어드레스를 포함하며; 제어기 수단(30)은 상기 중앙 제어기로부터 수신된 상기 명령 및 데이타 워드에 응답하여, 상기 판독 명령 및 적어도 하나의 어드레스를 포함하는 프로그래밍 신호를 상기 페이저의 수신 프로토콜에 따라 전송하도록 상기 전송 수단(36)을 제어하는 제1신호(34)를 발생시킴과 동시에, 판독되는 페이저에 의해 발생되며 상기 적어도 하나의 어드레스에 대응하는 비-휘발성 메모리의 레지스터로부터 판독된 데이타 워드를 나타내는 신호를 수신하고, 이 수신된 신호를 상기 디지탈 데이터 워드로 분할하고, 이 디지탈화된 데이타 워드를 상기 적어도 하나의 어드레스에 대응하는 상기 페이저의 비휘발성 메모리의 레지스터 판독을 위해 상기 제어 수단으로 다시 전달하도록 상기 수신 수단(42)을 제어하는 제2신호(40)를 발생시키며; 상기 제어기 수단은 또한 상기 판독 명령에 응답하여 상기 적어도 하나의 어드레스에 대응하는 수신된 데이타 워드를 사용자를 위해 상기 중앙 제어기에 전달하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
7. 제1항에 있어서, 상기 사용자 대화식 중앙 제어기(10, 12, 14)로부터 수신된 명령 및 데이타 워드는 판독되는 페이저(20)의 비-휘발성 메모리를 판독하는 판독 명령을 포함하고; 상기 제어기 수단(30)은 상기 중앙 제어기로부터 수신된 상기 명령 및 데이타 워드에 응답하여, 상기 판독 명령을 포함하는 프로그래밍 신호를 상기 페이저의 수신 프로토콜에 따라 전송하도록 상기 전송 수단(36)을 제어하는 제1신호(34)를 발생시킴과 동시에, 상기 판독되는 페이저에 의해 발생되고 상기 비-휘발성 메모리의 레지스터로부터 판독된 데이타 워드를 나타내는 신호를 수신하고, 이 수신된 신호를 상기 디지탈 데이타 워드로 변환하고, 이 디지탈화된 데이타 워드를 상기 페이저의 비-휘발성 메모리의 판독을 위해 상기 제어 수다으로 다시 전달하도록 상기 수신 수단(42)을 제어하는 적어도 하나의 제2신호(40)를 발생시키며; 상기 제어기 수단은 또한 상기 판독 명령에 응답하여 상기 판독 명령에 대응하는 수신된 데이타 워드를 사용자를 위해 상기 중앙 제어기로 전달하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
8. 제1항에 있어서, 적어도 상기 전송 수단(36), 수신 수단(42) 및, 프로그램되는 페이저(20)를 수용하는 챔버를 포함하는 데스크톱 보로막을 구비하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
9. 제1항에 있어서, 상기 전송 수단(36)은 상기 제1신호(34)에 의해 제어되어 프로그램되는 페이저(20)의 중간 주파수(IF) 범위내에서 반송 주파수를 선택하는 수단을 포함하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
10. 제1항에 있어서, 상기 제어기 수단(30)에 의해 발생된 제3신호에 의해 제어되어 상기 전송 수단 및 수신 수단을 동작하도록(enable) 및 동작하지 못하도록(disable)하는 수단을 포함하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
11. 제1항에 있어서, 상기 제어기 수단(30)은 프로그램된 마이크로 컴퓨터를 포함하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
12. 제1항에 있어서, 상기 제어기 수단(30)은 프로그램되는 페이저의 수신 프로토콜에 따라 포맷된 데이타 신호와, 주파수 선택 신호를 포함하는 제1신호(34)를 발생시키며; 상기 전송 수단(36)은, 적어도 하나의 안테나(38)와; 반송 주파수에서 신호를 발생시키고 상기 데이타 신호에 의해 제어되어 상기 반송 주파수 신호를 변조하는 변조 회로(212)와; 상기 변조 회로에 결합되고 상기 주파수 선택 신호에 의해 제어되어 상기 변조 회로에 의해 발생된 신호의 반송 주파수를 선택하는 주파수 선택 회로(210) 및; 상기 변조 회로 및 상기 적어도 하나의 안테나에 결합되고 상기 변조된 반송 주파수 신호에 의해 제어되어 상기 프로그래밍 신호를 상기 프로그램되는 페이저에 전송하도록 상기 적어도 하나의 안테나를 구동하는 전력 증폭회로(216)를 포함하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
13. 제12항에 있어서, 상기 전송 수단은 상기 적어도 하나의 안테나와 상기 전력 증폭 회로에 결합된 임피던스 정합 회로(218)를 포함하고; 상기 제어기 수단(30)은 임피던스 선택 신호를 포함하는 제1신호(34)를 발생시키고, 상기 임피던스 정합 회로는 상기 임피던스 선택신호에 의해 제어되며 상기 선택된 반송 주파수에 대응하는 임피던스를 형성하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
14. 제1항에 있어서, 상기 제어기 수단(30)은 제어 신호를 포함하는 적어도 하나의 제2신호(40)를 발생시키고; 상기 프로그래밍 신호에 응답하여 프로그램되는 페이저(20)에 의해 발생된 신호는 오디오 신호이며; 상기 수신 수단은, 대기로부터 상기 오디오 신호를 수신하고 상기 오디오 신호를 전기적인 신호 표시로 변환하는 수단(54, 56)과, 상기 제어 신호에 의해 제어되어 상기 전기적인 신호 표시로부터 데이타 워드를 복원하는 수단(250, 254, 258, 262) 및; 복원된 데이타 워드를 상기 제어기 수단에 전달하는 수단(60)을 포함하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
15. 제14항에 있어서, 상기 제어기 수단(30)은, 상기 수신 수단으로부터 수신된 초기 데이타 워드에 응답하여 상기 수신 수단으로부터 그 다음에 복원된 데이타 워드들을 수신하는 수단을 포함하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
16. 제14항에 있어서, 상기 수신 및 변환 수단은 적어도 하나의 마이크로폰(54, 56)을 포함하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
17. 제14항에 있어서, 상기 수신 및 변환 수단은 상기 복원 수단에 의해 사용자를 위해 스위치 가능하게 선택되는 복수개의 마이크로폰(54, 56)을 포함하는 것을 특징으로 하는 비-접촉 페이저 프로그래밍 시스템.
18. 명령 및 데이타 워드를 포함하는, 대기를 통해 외부에서 전송된 페이지 메시지에 응답하여, 상기 명령 및 데이타 워드에 따라 비-휘발성 메모리를 프로그램하고 판독하는 페이저(20)로서, 상기 비-휘발성 메모리가 상기 페이저의 적어도 하나의 동작을 특징짓는 복수의 데이타 워드를 저장하는 페이지(20)에 있어서, 상기 대기를 통해 외부에서 전송된 페이저 메시지를 수신하고 그 메시지로부터 상기 명령 및 데이타 워드를 복원하는 수단(310, 312 또는 320)과; 페이지 메시지의 복원된 판독 명령 워드에 의해 제어되어, 상기 비-휘발성 메모리에 저장된 데이타 워드를 판독하고, 상기 데이타 워드의 내용에 기초한 오디오 신호를 발생시켜 그 오디오 신호를 수신할 수 있는 장치가 상기 데이타 워드의 내용을 판정하도록 하는 수단(324) 및; 복원된 프로그램 명령 워드 및 대응하는 적어도 하나의 새로운 데이타 워드에 의해 제어되어 상기 적어도 하나의 새로운 데이타 워드를 상기 프로그램 명령에 대응하는 비-휘발성 메모리(340)의 적어도 하나의 레지스터에 기록하는 수단(324)을 포함하는 것을 특징으로 하는 페이저.
19. 제18항에 있어서, 페이저로부터 수신된 상기 적어도 하나의 새로운 데이타 워드로부터 제1합계 검사 워드를 계산하는 수단(324)과; 비-휘발성 메모리(340)에 기록된 후 상기 비-휘발성 메모리(340)로부터 판독된 상기 적어도 하나의 새로운 데이타 워드로부터 제2합계 검사 워드를 계산하는 수단 및; 발생된 제1 및 제2 합계 검사 워드의 비교예를 토대로 성공 또는 비성공 기록 동작을 나타내는 오디오 신호를 발생하는 수단(358)을 포함하는 것을 특징으로 하는 페이저.
20. 제18항에 있어서, 상기 페이지 메시지는 중간 주파수 범위내에 있는 디지탈로 변조된 반송 주파수에 의해 전송되며; 상기 수신 수단은 페이저의 중간 주파수단(320)을 포함하는 것을 특징으로 하는 페이저.
21. 제18항에 있어서, 판독 명령 워드에 응답하여 소정 코드의 동기 워드를 발생시키고 상기 동기 코드 워드 및 판독 데이타 워드를 둘다 나타내는 오디오 신호를 발생시키는 수단(324)을 포함하는 것을 특징으로 하는 페이저.
22. 제21항에 있어서, 판독 데이타, 워드를 나타내는 오디오 신호를 발생시키기 전에 동기 코드 워드를 나타내는 오디오 신호를 발생시켜서, 상기 동기 코드 워드가 오디오 신호내에 판독 데이타 워드의 도입부로서 포함되는 것을 특징으로 하는 페이저.