KR960000212Y1 - Auto control circuit of vertical size in monitor - Google Patents
Auto control circuit of vertical size in monitor Download PDFInfo
- Publication number
- KR960000212Y1 KR960000212Y1 KR2019910005380U KR910005380U KR960000212Y1 KR 960000212 Y1 KR960000212 Y1 KR 960000212Y1 KR 2019910005380 U KR2019910005380 U KR 2019910005380U KR 910005380 U KR910005380 U KR 910005380U KR 960000212 Y1 KR960000212 Y1 KR 960000212Y1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- vertical
- signal
- output
- deflection coil
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/223—Controlling dimensions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안을 해결하기 위한 구성블럭도.1 is a block diagram for solving the present invention.
제 2 도는 제 1 도의 상세회로도.2 is a detailed circuit diagram of FIG.
제 3 도는 종래의 수직크기 조절회로도.3 is a conventional vertical size control circuit diagram.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 수직발진회로 2 : 수직증폭회로1: vertical oscillation circuit 2: vertical amplification circuit
3 : 수직출력회로 4 : 수직편향코일3: vertical output circuit 4: vertical deflection coil
5 : 불랭킹발생부 6 : 증폭회로5: unranking part 6: amplification circuit
7 : 샘플홀드회로 8 : 피크검출기7: Sample hold circuit 8: Peak detector
9 : 버퍼 10 : 비교회로9: buffer 10: comparison circuit
11 : 자동조절회로 12 : 수직편향회로11: automatic control circuit 12: vertical deflection circuit
TR1, TR2: 트랜지스터 OP1: 증폭기TR 1 , TR 2 : Transistor OP 1 : Amplifier
OP2: 비교기 R1∼R16: 저항OP 2 : comparators R 1 to R 16 : resistance
C1∼C5: 콘덴서 D1, D2: 다이오드C 1 to C 5 : condenser D 1 , D 2 : diode
VR : 가변저항VR: Variable resistor
본 고안은 수직편향 주파수가 다양한 모드(MODE)를 처리 하는 모니터에 관한 것으로, 특허 수직편향 주파수가 다를 경우 수직화면의 크기를 항상 일정하게 유지시킬 수 있도록 하기 위한 모니터의 수직크기 자동 조절회로에 관한 것이다.The present invention relates to a monitor that handles a variety of modes (MODE) with a vertical deflection frequency, and relates to a vertical size automatic adjustment circuit of the monitor to maintain a constant vertical screen size when the patent vertical deflection frequency is different. will be.
일반적으로 모니터는 동기신호인 수직편향 주파수에 따라 수직화면 크기가 변화된다.In general, the size of the vertical screen changes according to the vertical deflection frequency, which is a synchronization signal.
즉, 수직편향 주파수가 높으면 화면 크기는 적어지고 주파수가 낮으면 화면의 크기가 늘어나는 반비례 관계에 있게 되므로서 다양한 동기신호(MULTISYNCHRONIZING SIGNAL)를 사용하는 모니터에서는 동기신호인 수직수파수의 모드에 따라 수직편향코일에 흐르는 전류량을 조절하여 수직화면 크기를 보상하여야 한다.In other words, when the vertical deflection frequency is high, the screen size decreases, and when the frequency is low, the screen size increases in inverse relationship. The amount of current flowing through the deflection coil should be adjusted to compensate for the vertical screen size.
그러므로 종래의 모니터 수직화면 조절은 제 3 도에 도시된 바와 같이 수직 동기신호의 모드에 따라 가변저항을 인위적으로 조절하여 수직편향코일에 흐르는 전류의 크기를 제어케 하거나 또는 수직편향 주파수의 모드에 따른 동기신호 극성에 의해 아날로그스위치를 구동시켜 수직화면 크기를 조정하였으나, 전자의 경우 가변저항을 조정하므로 인해 오차의 범위가 많아 수직편향코일에 흐르는 전류를 정확히 조절하지 못하여 정밀도가 저하될뿐만 아니라 후자의 경우에는 수직주파수를 감지할 수 있는 모드가 한정 되어 있어 넓은 범위의 수직편향 주파수를 수용할 수 없으므로 다양한 주파수 모드에서는 적용할 수 없는 문제점이 발생하게 되는 것이다.Therefore, in the conventional monitor vertical screen adjustment, as shown in FIG. 3, the variable resistance is artificially adjusted according to the mode of the vertical synchronization signal to control the amount of current flowing through the vertical deflection coil or according to the mode of the vertical deflection frequency. The size of the vertical screen is adjusted by driving the analog switch according to the synchronization signal polarity. However, in the former case, the variable resistance is adjusted so that the current flowing through the vertical deflection coil cannot be precisely adjusted. In this case, since a mode capable of detecting vertical frequency is limited, a wide range of vertical deflection frequencies cannot be accommodated, which causes problems that cannot be applied in various frequency modes.
본 고안에서는 상기와 같은 문제점을 해소 하기 위한 것으로, 다양한 멀티싱크가 입력될때 샘플홀드회로와, 증폭회로, 피크검출기, 버퍼 및 비교회로로서 이루어진 사동조절회로에 의해 수직편향회로에서 발생되는 수직주파수에 따라 수직편향코일에 흐르는 전류가 자동조절되도록 하므로서 어떠한 동기신호가 입력 되더라도 모니터의 수직 화면크기를 일정하게 유지토록하는데 그 목적이 있는 것이다.The present invention is intended to solve the above problems, and when various multi-sinks are input, the vertical frequency generated in the vertical deflection circuit by the sample holding circuit, the amplification circuit, the peak detector, the buffer, and the comparison circuit consisting of the comparison circuit. As a result, the current flowing through the vertical deflection coil is automatically adjusted so that the vertical screen size of the monitor is kept constant even if any synchronization signal is input.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.Hereinafter, described in detail by the accompanying drawings as follows.
동기신호에 해당하는 주파수를 발생시키는 수직발진회로(1)와 상기 수직발진회로(1)에서 발진되는 주파수를 증폭시키는 수직증폭회로(2)와 상기 수직출력회로(2)에서 증폭된 신호를 출력하는 수직출력회로(3)와 상기 수직출력회로(3)에서 출력되는 신호에 의해 모니터 화면의 크기를 조절하는 수직편향코일(4)로 된 수직편향회로(12)가 구비된 통상의 회로에 있어서, 상기 수직편향코일(4)에 흐르는 전류를 일정하게하여 모니터화면의 크기를 일겅하게 하는 자동조절회로(11)를 더 포함한다.Outputs a signal amplified by the vertical oscillation circuit 1 for generating a frequency corresponding to the synchronization signal, the vertical amplification circuit 2 for amplifying the frequency oscillated in the vertical oscillation circuit 1, and the vertical output circuit 2; In a conventional circuit provided with a vertical deflection circuit (12) consisting of a vertical deflection coil (4) for adjusting the size of the monitor screen by the vertical output circuit (3) and the signal output from the vertical output circuit (3) And an automatic adjustment circuit 11 for constantizing the current flowing in the vertical deflection coil 4 to make the size of the monitor screen.
상기 자동조절회로(11)는, 수직출력회로(3)에서 출력되는 신호에 의해 블랭킹신호를 발생하는 블랭킹발생부(5)와, 상기 블랭킹발생부(5)에서 발생된 신호를 샘플링하는 샘플홀드회로(7)와, 상기 수직편향코일(4)에 흐르는 전류값에 비례하는 전압을 증폭하는 긍폭회로(6)와, 상기 샘플홀드회로(7)와 증폭회로(6)에서 출력된 신호의 최고치를 검출하는 피크검출기(8)와, 상기 피크검출기(8)에서 출력되는 신호를 필터링하는 버퍼(9)와, 상기 버퍼(9)에서 필터링된 신호와 가변저항(VR)에 설정된 기준전압을 비교하는 비교회로(10)와, 상기 비교회로(10)에서 "하이"신호가 출력되면 "턴온"되어 수평출력회로(3)에서 출력되는 전류를 일부 흡수하여 수평편향코일(4)에 흐르는 전류를 일정하게 하는 트랜지스터(TR1)를 구비한다.The automatic adjustment circuit 11 includes a blanking generator 5 for generating a blanking signal by a signal output from the vertical output circuit 3 and a sample hold for sampling the signal generated by the blanking generator 5. The maximum value of the signal output from the circuit 7, the amplification circuit 6 for amplifying a voltage proportional to the current value flowing in the vertical deflection coil 4, and the sample and hold circuit 7 and the amplifying circuit 6; Compares the peak detector 8 for detecting a signal with the buffer 9 for filtering the signal output from the peak detector 8, the reference signal set in the variable resistor VR, and the signal filtered from the buffer 9; When the "high" signal is output from the comparator circuit 10 and the comparator circuit 10, it is "turned on" so as to absorb a part of the current output from the horizontal output circuit 3 to flow the current flowing through the horizontal deflection coil 4. The transistor TR 1 is made constant.
상기 샘플홀드회로(7)는, 블랭킹발생부(5)에서 발생된 블랭킹신호를 저항(R10)을 통해 베이스에 입력 받아 샘플링하는 트랜지스터(TR2)와 저항(R11)을 구비한다.The sample hold circuit 7 includes a transistor TR 2 and a resistor R 11 that receive and sample a blanking signal generated by the blanking generator 5 through a resistor R 10 .
상기 증폭회로(6)는, 수직편향코일(4)에 흐르는 전류값에 비례하는 전압을 저항(R7)(R9) 이득으로 증폭하는 증폭기(OP1)를 구비한다.The amplifying circuit 6 includes an amplifier OP 1 that amplifies a voltage proportional to the current value flowing in the vertical deflection coil 4 with a resistance R 7 (R 9 ) gain.
상기 피크검출기(8)는, 증폭회로(6)에서 증폭된 신호를 정류하는 다이오드(D1)와 저항(R12)과 평활용 콘덴서(C4)를 구비한다.The peak detector 8 includes a diode D 1 for rectifying the signal amplified by the amplifying circuit 6, a resistor R 12 , and a smoothing capacitor C 4 .
상기 비교회로(10)는, 버퍼(9)에서 입력된 전압과 가변저항(VR)에 설정된 기준전압을 비교하여 입력전압이 기준전압보다 클때 "하이"신호를 출력하는 비교기(OP2)와 저항(R15)(R16)과 콘덴서(5)를 구비한다.The comparison circuit 10 has a comparator for comparing the input voltage is output is greater "high" signal than the reference voltage, the reference voltage is set in the buffer 9, the voltage and the variable resistor (VR) input from (OP 2) and the resistor (R 15 ) (R 16 ) and a condenser (5).
상기와 같은 구성으로 이루어진 본 고안의 작용효과를 설명하면 다음과 같다.Referring to the effect of the present invention made of the configuration as described above are as follows.
제 1 도는 본 고안을 해결하기 위한 구성블럭도이고, 제 2 도는 제 1 도의 상세회로도이다.FIG. 1 is a block diagram for solving the present invention, and FIG. 2 is a detailed circuit diagram of FIG.
먼저 특정 동기신호가 수직편향회로(12)에 공급되면 수직발진회로(1)에서 동기신호에 해당하는 주파수를 발생시키게 된다.First, when a specific synchronization signal is supplied to the vertical deflection circuit 12, the vertical oscillation circuit 1 generates a frequency corresponding to the synchronization signal.
상기 수직발진회로(1)에서 발생된 주파수는 증폭회로(2)에서 일정레벨로 증폭되어 수직출력회로(3)를 통해 수직편향코일(4) 및 자동조절회로(11)의 수직블랭킹발생부(5)와 트랜지스터(TR1) 콜렉터단에 각각 인가된다.The frequency generated by the vertical oscillation circuit 1 is amplified to a predetermined level in the amplification circuit 2 and is vertically vertically generated by the vertical deflection coil 4 and the automatic adjustment circuit 11 through the vertical output circuit 3 ( 5) and transistor TR 1 are applied to the collector stage, respectively.
이때 수직편향코일(4)의 양단에 흐르는 전류는의 관계를 갖는다.At this time, the current flowing at both ends of the vertical deflection coil (4) Has a relationship.
즉, DC 귀환(FEED BACK)량에 고정되어 있을 경우 수직편향 주파수에 따라 화면의 수직크기는 반비례 관계를 가져 편향주파수가 커지면 수직 크기는 줄어든다.In other words, if it is fixed to the amount of DC feedback, the vertical size of the screen is inversely proportional to the vertical deflection frequency. As the deflection frequency increases, the vertical size decreases.
따라서 수직편향코일(4)에 흐르는 전류값에 비례하는 저항(R3) 양단 전압을 증폭회로(6)의 증폭기(OP1)에서R9/R7의 이득(GAIN)으로 증폭하여 피크검출기(8)로 전송시킴에 따라 상기 증폭회로(6)에 증폭된 신호를 피크검출기(8)의 다이오드(D1)에서 정류한 후 저항(R12)를 통해 콘덴서(C4)에 의해 평활시키게 된다.Accordingly, the voltage across the resistor R 3 , which is proportional to the current value flowing in the vertical deflection coil 4, is amplified by the gain GAIN of R9 / R7 in the amplifier OP 1 of the amplifying circuit 6 to detect the peak detector 8. As a result, the signal amplified by the amplification circuit 6 is rectified by the diode D 1 of the peak detector 8 and then smoothed by the capacitor C 4 through the resistor R 12 .
이때 A점의 전위는 교류 성분이 완전히 제거되어야 수직화면 크기가 정확히 조정되므로 피크검출기(8)의 저항(R12)과 콘덴서(C4)는 아주 큰 값으로 설정되어야 하며 이로 인하여 증폭회로(6)의 변화가 빠르게 감지 되어지지 못하므로 불랭킹발생부(5)에서 발생된 블랭킹신호가 샘플홀드회로(7)의 트랜지스터(TR2)로서 수직주기에 한번씩 샘플링하고 피크검출기(8)의 저항(R12)과 콘덴서(C4)로서 홀드한다.At this time, since the vertical screen size is accurately adjusted when the AC component is completely removed, the resistor R 12 and the capacitor C 4 of the peak detector 8 must be set to a very large value, thereby increasing the amplification circuit 6. ), The blanking signal generated by the unranking generating section 5 is sampled once in a vertical period as the transistor TR 2 of the sample-holding circuit 7 and the resistance of the peak detector 8 is changed. R 12 ) and the capacitor C 4 .
또한 피크검출기(8)의 저항(R12)과 콘덴서(C4)가 아주 큰 값이므로 높은 임피던스가 되어 비교회로(10)의 비교기(OP2)에 직접 인가될 경우 쉽게 방전하므로 버퍼(9)를 경유케하여 완충시킨 후 전류의 역류를 방지하는 다이오드(D2)를 거쳐 비교회로(10)의 비교기(OP2) 비반전단자(+)에 인가되면 상기 입력전압과 가변저항(VR)에 의해 설정되어지는 기준전압과 비교한 후 버퍼(9)의 출력전압이 기준전압보다 클때 상기 비교회로(10)는 "하이"레벨의 신호가 출력되며 이의 신호는 저항(R17)을 통하여 트랜지스터(TR1) 베이스로 인가됨에 따라 상기 트랜지스터(TR1)는 "턴온" 상태가 되어 수직출력회로(3)의 전류를 일부 흡수하여 수직편향코일(4)에 흐르는 전류를 일정하게 한다.In addition, since the resistance (R 12 ) and the capacitor (C 4 ) of the peak detector (8) are very large, they become high impedance and are easily discharged when directly applied to the comparator (OP 2 ) of the comparison circuit (10). After the buffer is applied to the non-inverting terminal (+) of the comparator (OP 2 ) of the comparison circuit 10 through the diode (D 2 ) to prevent the reverse flow of the current to the input voltage and the variable resistor (VR) When the output voltage of the buffer 9 is greater than the reference voltage after comparison with the reference voltage set by the reference voltage, the comparison circuit 10 outputs a signal of "high" level, and the signal thereof is transmitted through the resistor R 17 . TR 1 ) As applied to the base, the transistor TR 1 is turned “on” to absorb a part of the current of the vertical output circuit 3 to make the current flowing in the vertical deflection coil 4 constant.
즉, 입력되는 동기신호의 수직주파수에 따라 비교회로(10)의 출력레벨이 변화하게 되며 이의 신호로서 트랜지스터(TR1)를 제어하여 DC 귀환량을 조절하므로서 동기신호의 편향 주파수에 관계없이 수직편향코일(4)에는 항시 균일한 전류가 공급되어 모니터의 화면 크기는 일정하게 유지되는 것이다.That is, the output level of the comparison circuit 10 changes according to the vertical frequency of the input synchronization signal, and by controlling the transistor TR 1 as its signal, the DC feedback amount is adjusted, thereby making the vertical deflection irrespective of the deflection frequency of the synchronization signal. The coil 4 is always supplied with a uniform current so that the screen size of the monitor is kept constant.
상술한 바와 같이 작용하는 본 고안은 통상의 수직편향회로(12)에 블랭킹발생부(5) 증폭회로(6)와 샘플홀드회로(7) 및 피크검출기(8), 버퍼(9) 그리고 트랜지스터(TR1)가 상호 접속되어진 자동조절회로(11)를 구성 연결한모니터의 수직크기자동조절회로를 제공하므로서 어떠한 동기신호의 수직편향 주파수가 인가 되더라도 수직편향코일(4)에는 항시 일정한 전류가 흐르게 되어 모니터의 화면을 균일한 크기로 표시할 수 있어 넓은 범위의 수직편향주파수를 수용할 수 있게 되어 모니터의 신뢰성향상에 크게 기여할 수 있는 것이다.The present invention, which works as described above, has a blanking generating section 5, an amplifying circuit 6, a sample holding circuit 7, a peak detector 8, a buffer 9, and a transistor in a normal vertical deflection circuit 12. TR 1 ) provides a vertical size automatic adjustment circuit of the monitor that constitutes the automatic adjustment circuit 11 interconnected so that a constant current flows through the vertical deflection coil 4 at any time even if a vertical deflection frequency of any synchronization signal is applied. Since the screen of the monitor can be displayed with a uniform size, it can accommodate a wide range of vertical deflection frequency, which can greatly contribute to improving the reliability of the monitor.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910005380U KR960000212Y1 (en) | 1991-04-18 | 1991-04-18 | Auto control circuit of vertical size in monitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910005380U KR960000212Y1 (en) | 1991-04-18 | 1991-04-18 | Auto control circuit of vertical size in monitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920020474U KR920020474U (en) | 1992-11-17 |
| KR960000212Y1 true KR960000212Y1 (en) | 1996-01-05 |
Family
ID=19312875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019910005380U KR960000212Y1 (en) | 1991-04-18 | 1991-04-18 | Auto control circuit of vertical size in monitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960000212Y1 (en) |
-
1991
- 1991-04-18 KR KR2019910005380U patent/KR960000212Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920020474U (en) | 1992-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2259782A (en) | Detecting RF signals | |
| US5325073A (en) | Amplifying apparatus with ac/dc feedback circuit | |
| US6809591B1 (en) | AGC circuit providing control of output signal amplitude and of output signal DC level | |
| KR960000212Y1 (en) | Auto control circuit of vertical size in monitor | |
| US4637066A (en) | Noise blanking signal generator for AM radio | |
| JPH0530749A (en) | Power supply device | |
| US20040027492A1 (en) | Back-porch clamp | |
| KR100271590B1 (en) | Differential amplifying apparatus | |
| JPH0228104B2 (en) | ||
| US8183923B2 (en) | Constant gain amplifier system with gain control feedback | |
| KR950000824Y1 (en) | Horizontal size stabilization circuit for monitor | |
| JP2564015B2 (en) | Signal strength display | |
| JPH01108872A (en) | Dynamic focus circuit | |
| JP2767175B2 (en) | Variable attenuation circuit | |
| KR900001995B1 (en) | Integrated circuit | |
| KR910003667Y1 (en) | Picture side compensating and horizontal picture width control circuit | |
| KR910003171Y1 (en) | High frequency automatic gain control circuit tranducer | |
| KR0155592B1 (en) | Horizontal size correction circuit | |
| KR200162270Y1 (en) | Circuit for amplifying luminance signal in a television | |
| KR100254883B1 (en) | Automatic level control circuit of voltage control oscillation device | |
| KR950009563Y1 (en) | Back light correction circuit of a video camera | |
| JP3500084B2 (en) | Full-wave rectifier circuit | |
| KR200177239Y1 (en) | Video clamping circuit | |
| KR940001664A (en) | Beam Current Control Circuit of Monitor | |
| KR930004832B1 (en) | Kinescope bias sensing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20011227 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |