KR200162270Y1 - Circuit for amplifying luminance signal in a television - Google Patents

Circuit for amplifying luminance signal in a television Download PDF

Info

Publication number
KR200162270Y1
KR200162270Y1 KR2019930027068U KR930027068U KR200162270Y1 KR 200162270 Y1 KR200162270 Y1 KR 200162270Y1 KR 2019930027068 U KR2019930027068 U KR 2019930027068U KR 930027068 U KR930027068 U KR 930027068U KR 200162270 Y1 KR200162270 Y1 KR 200162270Y1
Authority
KR
South Korea
Prior art keywords
output
signal
luminance signal
unit
reference voltage
Prior art date
Application number
KR2019930027068U
Other languages
Korean (ko)
Other versions
KR950021998U (en
Inventor
손기성
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR2019930027068U priority Critical patent/KR200162270Y1/en
Publication of KR950021998U publication Critical patent/KR950021998U/en
Application granted granted Critical
Publication of KR200162270Y1 publication Critical patent/KR200162270Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/002—Intensity circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/57—Control of contrast or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas

Abstract

본 고안은 티브이의 휘도신호 증폭회로에 관한 것으로, 종래에는 입력신호의 진폭이 커지거나 작아지면 직류기준레벨이 변하고 이는 기준전압(Vref)과의 차이가 변하여 차동증폭기의 증폭도가 변화시켜 출력되는 휘도신호의 계단성을 악화시키는 문제점이 있었다. 따라서 본 고안은 종래 사용하던 동기선단 클램프 대신 기준직류레벨을 일정하게 해주는 페데스탈 클램프로 사용하고 이 페테스탈 클램프에서 사용한 기준전압을 차동증폭기의 기준전압으로 사용하여 입력신호의 크기가 변하더라도 일정한 증폭도를 증폭할 수 있도록 하여 휘도신호의 계단성을 개선함으로써 티브이의 화질을 개선하도록 한다.The present invention relates to a luminance signal amplifying circuit of a TV, and in the related art, when the amplitude of the input signal is increased or decreased, the DC reference level changes, which is different from the reference voltage (Vref), thereby changing the amplification degree of the differential amplifier and outputting the luminance. There has been a problem that deteriorates the staircase of the signal. Therefore, the present invention uses the pedestal clamp to make the reference DC level constant instead of the conventional synchronous end clamp and uses the reference voltage used in the pedestal clamp as the reference voltage of the differential amplifier. The amplification can be improved to improve the step quality of the luminance signal, thereby improving the image quality of the TV.

Description

티브이의 휘도신호 증폭회로TV luminance signal amplification circuit

제1도는 종래 티브이의 휘도신호 증폭회로도.1 is a luminance signal amplification circuit diagram of a conventional TV.

제2도는 제1도에 대한 입출력 파형도.2 is an input / output waveform diagram of FIG.

제3도는 본 고안 티브이의 휘도신호 증폭회로도.3 is a luminance signal amplifying circuit of the present invention.

제4도는 제3도에 대한 입출력 파형도.4 is an input / output waveform diagram of FIG.

제5도는 제3도에 있어서, 페데스탈 클램프부의 상세도.FIG. 5 is a detailed view of the pedestal clamp portion in FIG.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

1 : 동기선단 클램프부 2, 12 : 차동증폭기1: Synchronous end clamp part 2, 12: Differential amplifier

3 : 충방전부 4 : 전류검출부3: charge and discharge unit 4: current detection unit

5 : 출력전압 조절부 6 : 출력부5: output voltage control unit 6: output unit

11 : 페데스탈 클램프부11: pedestal clamp

본 고안은 티브이에 있어서 휘도신호 증폭회로에 관한 것으로, 특히 휘도신호 레벨의 대(大), 소(小)에 관계없이 일정한 증폭도로 신호증폭하여 휘도신호의 계단성을 향상시킬 수 있도록 한 티브이의 휘도신호 증폭회로에 관한 것이다.The present invention relates to a luminance signal amplifying circuit in a TV, and in particular, a signal amplification with a constant amplification signal irrespective of a large or small luminance signal level to improve the step of the luminance signal. A luminance signal amplifying circuit.

종래 티브이의 휘도신호 증폭회로는, 제 1 도에 도시된 바와같이, 입력신호의 동기선단을 일정하게 만들기 위하여 클램핑하는 동기선단 클램프부(1)와, 이 동기선단 클램프부(1)로 부터 출력된 동기선단이 조정된 동기선단레벨을 반전단자(-)로 입력받고, 그의 비반전단자(+)로 기준전압(Vref)을 입력받아 레벨을 비교하고, 그 비교된 값을 일정레벨로 증폭시켜 출력하는 차동증폭기(2)로 구성된다.The conventional TV luminance signal amplifying circuit, as shown in Fig. 1, outputs from the synchronous front clamp section 1 for clamping the synchronous front end of the input signal to be constant and from the synchronous front clamp section 1; After receiving the adjusted synchronous front end, the synchronous front end level is input to the inverting terminal (-), the non-inverting terminal (+) receives the reference voltage (Vref), and compares the levels, and amplifies the compared value to a certain level. It consists of a differential amplifier (2) for outputting.

이와같이 구성된 종래의 회로에 있어서, 입력신호가 미도시된 전처리회로를 거치는 동안 휘도신호의 기준레벨이 변한다.In the conventional circuit configured as described above, the reference level of the luminance signal changes while the input signal passes through the preprocessing circuit, which is not shown.

이를 차동증폭기에서 입력받아 그대로 증폭하게 되면 신호레벨이 동일하더라도 기준레벨이 틀어지면 차동증폭기 양단에 입력오프셋이 생겨서 증폭도가 바뀌어 같은 크기의 신호의 출력레벨이 서로 달라진다.If the signal is the same level and amplified as it is, even if the signal level is the same, if the reference level is different, the input offset is generated at both ends of the differential amplifier, the amplification degree is changed, and the output level of the signal of the same size is different.

이를 보상하기 위하여, 제 1 도에서와 같은 회로를 거친다.To compensate for this, the same circuit as in FIG.

즉, 제 2 도의 (a)에서와 같은 입력신호가 입력되면, 이를 동기선단 클램프부(1)에서 받아 클램핑시킨다.That is, when the input signal as shown in (a) of FIG. 2 is input, it is received by the synchronization front clamp unit 1 and clamped.

그러면 입력신호는 신호의 기준레벨이 변하더라도 제 2 도의 (b)에서와 같이 동기선단레벨이 일정하게 되어 차동증폭기(2)의 반전단자(-)로 입력된다.The input signal is then input to the inverting terminal (-) of the differential amplifier 2 as the synchronization front level becomes constant as shown in FIG.

이에따라 상기 차동증폭기(2)는 반전단자(-)로 들어온 동기선단 레벨이 일정한 입력신호와 반전단자(+)로 입력되는 기준전압(Vref)에 대한 차를 일정하게 증폭하면 제 2 도의 (c)에서와 같은 신호파형이 되어 출력된다.Accordingly, when the differential amplifier 2 amplifies the difference between the input signal having a constant level at the inverting terminal (-) and the reference voltage Vref input to the inverting terminal (+), the second amplifier (c) of FIG. It is outputted in the same signal waveform as in.

그러나 이와같은 종래의 회로에 있어서, 입력신호의 진폭이 일정한 경우에는 직류기준레벨이 일정하게 되어서 차동증폭기의 기준전압(Vref)과의 차이가 일정하지만 입력진폭이 커지거나 작아지면 직류기준레벨이 변하고 이는 기준전압(Vref)과의 차이가 변하여 차동증폭기의 증폭도가 변하여 출력되는 휘도신호의 계단성을 악화시키는 문제점이 있었다.However, in such a conventional circuit, when the amplitude of the input signal is constant, the DC reference level is constant, so that the difference with the reference voltage Vref of the differential amplifier is constant, but when the input amplitude increases or decreases, the DC reference level changes. This has a problem that the difference between the reference voltage (Vref) and the amplification degree of the differential amplifier is changed to deteriorate the staircase of the output luminance signal.

따라서 종래의 문제점을 해결하기 위하여 본 고안은 종래 사용하던 동기선단 클램프 대신 기준직류레벨을 일정하게 해주는 페데스탈 클램프를 사용하여 입력신호의 크기가 변하더라도 일정한 증폭도를 증폭할 수 있도록 하여 휘도신호의 계단성을 개선함으로써 티브이의 화질을 개선하도록 한 휘도신호 증폭회로를 안출한 것으로, 이하 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Therefore, in order to solve the conventional problems, the present invention uses a pedestal clamp that makes the reference DC level constant instead of the synchronous tip clamp used in the prior art so that a constant amplification degree can be amplified even if the input signal size is changed. By devising a luminance signal amplifying circuit to improve the image quality of the TV by the following description with reference to the accompanying drawings as follows.

제 3 도는 본 고안 티브이의 휘도신호 증폭회로도로서, 이에 도시한 바와같이 입력신호의 진폭이 변하더라도 기준직류레벨을 일정하게 유지시켜주는 페데스탈 클램프부(11)와, 상기 페데스탈 클램프부(11)로 부터 출력된 전압과 기준전압(Vref)의 차를 일정레벨로 증폭하여 최종 출력하는 자동증폭기(12)로 구성한다.3 is a diagram of a luminance signal amplification circuit of the present invention, which shows a pedestal clamp portion 11 and a pedestal clamp portion 11 that maintain a constant reference DC level even when the amplitude of the input signal changes. It consists of an automatic amplifier 12 that amplifies the difference between the output voltage and the reference voltage (Vref) from a predetermined level to the final output.

그리고 상기 페데스탈 클램프부(11)는, 제 5 도에 도시한 바와같이, 출력전압(Vout)과 기준전압(Vref)의 크기를 비교하고 그 비교에 따라 콘덴서(C)를 충전 또는 방전토록 하는 충방전부(3)와, 상기 콘덴서(C)의 충방전상태에 따라 전류의 양을 검출하는 전류검출부(4)와, 상기 전류검출부(4)의 출력상태에 따라 출력부(6)의 출력전압을 조절하는 출력전압 조절부(5)로 구성한다.As shown in FIG. 5, the pedestal clamp unit 11 compares the magnitudes of the output voltage Vout and the reference voltage Vref and charges or discharges the capacitor C according to the comparison. The output voltage of the output part 6 is determined by the current detector 4 for detecting the amount of current according to the whole 3 and the charge / discharge state of the capacitor C, and the output state of the current detector 4. It consists of an output voltage adjusting unit (5) to adjust.

이와같이 구성된 본 고안의 작용 및 효과에 대하여 상세 설명하면 다음과 같다.When described in detail with respect to the operation and effects of the present invention configured as described above.

제 4 도의 (a)에 도시된 바와같은 입력신호가 페데스탈 클램프부(11)로 입력되면 미도시된 전치증폭부에서 버어스트(Burst)신호를 추출하여 추출되면 그에 해당하는 버어스트 게이트펄스를 만들어서 페데스탈 클램프부(11)로 제공하게 되는데, 상기 버어스트 게이트펄스가 '하이(H)'이면 상기 페레스탈 클램프부(11)의 충방전부(3)의 스위치(SW)가 온된다.When the input signal as shown in (a) of FIG. 4 is input to the pedestal clamp unit 11, the burst signal is extracted from the preamplifier not shown, and the corresponding burst gate pulse is generated. When the burst gate pulse is 'high', the switch SW of the charge / discharge unit 3 of the pedestal clamp unit 11 is turned on.

상기 스위치(SW)가 온된 상태에서, 트랜지스터(Q11)의 베이스로 기준전압(Vref)이 인가되고, 트랜지스터(Q6)의 베이스로 출력전압(Vout)이 인가됨에 따라 상기 트랜지스터(Q11)(Q6)은 각각 온된다.In the state where the switch SW is turned on, the reference voltage Vref is applied to the base of the transistor Q11 and the output voltage Vout is applied to the base of the transistor Q6, so that the transistors Q11 and Q6 are applied. Are turned on respectively.

이때 기준전압(Vref)에 비하여 출력전압(Vout)의 직류전압이 작으면, 차동증폭기를 이루는 트랜지스터(Q7)는 온되고, 트랜지스터(Q8)는 오프됨에 따라 전류미러를 이루는 트랜지스터(Q9)(Q10)로 전류를 공급함에 있어, 상기 트랜지스터(Q9)가 오프상태이므로 콘덴서(C)가 방전된다.At this time, if the direct current voltage of the output voltage Vout is smaller than the reference voltage Vref, the transistor Q7 constituting the differential amplifier is turned on and the transistor Q8 is turned off so that the transistor Q9 (Q10) forms a current mirror. In supplying current to the capacitor C, the capacitor C is discharged because the transistor Q9 is in an off state.

상기 콘덴서(C)가 방전됨에 따라 전위가 감소하므로 전류검출부(4)내 트랜지스터(Q15)의 턴온량이 감소함에 따라 전류미러(Q12, Q13)(Q14, Q16)를 통해 트랜지스터(Q17)의 베이스로 흐르는 전류가 감소하여 상기 트랜지스터(Q17)의 에미터측에 흐르는 전류가 감소하고, 이에따라 트랜지스터(Q18)에 흐르는 전류도 감소한다.Since the potential decreases as the capacitor C is discharged, as the turn-on amount of the transistor Q15 in the current detector 4 decreases, the base of the transistor Q17 through the current mirrors Q12 and Q13 Q14 and Q16. The current flowing into the transistor Q17 decreases so that the current flowing into the emitter side of the transistor Q17 decreases, so that the current flowing through the transistor Q18 also decreases.

따라서 상기 전류검출부(4)를 통해 출력전압 조절부(5)로 흐르는 전류(ICON)가 감소한다.Therefore, the current I CON flowing through the current detector 4 to the output voltage controller 5 decreases.

따라서 출력전압 조절부(5)의 트랜지스터(Q3)의 에미터로 흐르는 전류가 감소함에 따라 트랜지스터(Q3)의 콜렉터전위가 상승한다. 이 전위가 상승함에 따라 출력부(6)의 트랜지스터(Q4)(Q5)를 통해 흐르는 최종출력전압의 직류전위가 상승한다.Therefore, as the current flowing to the emitter of the transistor Q3 of the output voltage adjusting unit 5 decreases, the collector potential of the transistor Q3 increases. As the potential rises, the DC potential of the final output voltage flowing through the transistors Q4 and Q5 of the output section 6 rises.

그리고 기준전압(Vref)에 비하여 최종출력전압(Vout)의 직류전위가 크면, 충방전부(3)에서 차동증폭기를 이루는 트랜지스터(Q7)는 오프되고, 트랜지스터(Q8)는 온됨에 따라 전류미러를 이루는 트랜지스터(Q9)(Q10)의 턴온량이 작아 상기 트랜지스터(Q8)를 통해 흐르는 전류는 콘덴서(C)를 충전시켜 그 전위를 상승시킨다.When the direct current potential of the final output voltage Vout is larger than the reference voltage Vref, the transistor Q7 constituting the differential amplifier in the charging and discharging unit 3 is turned off, and the transistor Q8 forms a current mirror as the transistor Q8 is turned on. The turn-on amount of the transistors Q9 and Q10 is small so that the current flowing through the transistor Q8 charges the capacitor C to increase its potential.

상기 콘덴서(C)의 전위가 상승함에 따라 전류검출부(4)내 트랜지스터(Q15)의 턴온량이 증가하여 전류미러(Q12, Q13)(Q14, Q16)를 통해 흐르는 전류는 트랜지스터(Q15)를 거쳐 트랜지스터(Q17)의 베이스로 인가되는 전류가 증가함에 따라 트랜지스터(Q17)에 에미터측에 흐르는 전류가 상승하고 전류미러인 트랜지스터(Q18, Q19)의 전류도 증가하여 이 전류검출부(4)를 통해 출력되는 전류(ICON)가 증가한다.As the potential of the capacitor C rises, the turn-on amount of the transistor Q15 in the current detector 4 increases, so that the current flowing through the current mirrors Q12 and Q13 Q14 and Q16 passes through the transistor Q15. As the current applied to the base of the transistor Q17 increases, the current flowing to the emitter side in the transistor Q17 increases, and the current of the transistors Q18 and Q19, which are current mirrors, also increases and outputs through the current detector 4. The current I CON increases.

따라서 전류검출부(4)의 출력전류가 증가함에 따라 그 전류(ICON)가 인가되는 출력전압 조절부(5)의 트랜지스터(Q3) 콜렉터의 전위는 감소한다.Therefore, as the output current of the current detector 4 increases, the potential of the transistor Q3 collector of the output voltage regulator 5 to which the current I CON is applied decreases.

이렇게 상기 트랜지스터(Q3)의 콜렉터측 전위가 감소함에 따라 출력부(6)의 트랜지스터(Q4)(Q5)를 통해 흐르는 최종출력전압의 직류전위가 감소한다.As the collector-side potential of the transistor Q3 decreases as described above, the DC potential of the final output voltage flowing through the transistors Q4 and Q5 of the output unit 6 decreases.

이상에서와 직류(DC)적으로 부궤환이 걸려서 최종출력되는 기준직류전압을 버어스트 게이트펄스가 '하이'인 경우는 기준전압(Vref)과 일치한다.As described above, if the burst gate pulse is 'high', the reference DC voltage that is finally output due to negative feedback from DC is matched with the reference voltage Vref.

그리고 버어스트 게이트펄스 '오프'인 구간에 비하여 콘덴서(C)의 시정수가 크므로 이때는 최종출력전압이 전압을 유지한다.Since the time constant of the capacitor (C) is larger than the burst gate pulse 'off' period, the final output voltage maintains the voltage at this time.

상기 동작 설명에서와 같이 페데스탈 클램프부(11)는 입력되는 신호가 제 4 도의 (a)에서와 같이 신호 크기의 대(大), 소(小)에 관계없이 제 4 도의 (b)에서와 같이 항상 일정하게 유지시켜 차동증폭기(12)의 반전단자(-)로 공급한다.As described in the above operation, the pedestal clamp unit 11 receives the input signal as shown in (b) of FIG. 4, regardless of the magnitude of the signal magnitude, as shown in (a) of FIG. It is always kept constant and is supplied to the inverting terminal (-) of the differential amplifier 12.

그러면 상기 차동증폭기(12)는 그의 비반전단자(+)로 입력받아 차동증폭하면 입력신호의 직류전압이 변하고, 신호레벨이 변하더라도 항상 일정한 증폭도로 증폭할 수 있게 되는 것이다. 여기서 상기 차동증폭기(12)를 통해 출력되는 전압은 제 4 도의 (c)에 도시한 바와같다.Then, the differential amplifier 12 is inputted to its non-inverting terminal (+), and when differentially amplified, the DC voltage of the input signal changes, and even if the signal level changes, it can always be amplified with a constant amplification. Here, the voltage output through the differential amplifier 12 is as shown in (c) of FIG.

이상에서 상세히 설명한 바와같이 본 고안은 CATV에서와 같은 비표준신호에 비하여 신호크기가 변하더라도 일정한 증폭도로 증폭할 수 있어서 휘도신호의 계단성이 개선되어 티브이의 화질개선을 꾀할 수 있도록 한 효과가 있다.As described in detail above, the present invention can amplify with a constant amplification even if the signal size is changed compared to the non-standard signal as in CATV, thereby improving the stairness of the luminance signal, thereby improving the image quality of the TV.

Claims (1)

입력신호의 진폭이 변하더라도 출력신호의 기준직류레벨을 일정하게 유지시켜주는 페데스탈 클램프부(11)와, 상기 페데스탈 클램프부(11)로 부터 출력된 전압과 기준전압(Vref)의 차를 일정레벨로 증폭하여 최종 출력하는 차동증폭기(12)로 구성된 휘도신호 증폭회로에 있어서, 상기 페데스탈 클램프부(11)는 그의 출력전압(Vout)과 기준전압(Vref)의 크기를 비교하고 그 비교에 따라 콘덴서(C)를 충전 또는 방전토록 하는 충방전부(3)와, 상기 콘덴서(C)의 충방전상태에 따라 전류의 양을 검출하는 전류검출부(4)와, 상기 전류검출부(4)의 출력상태에 따라 출력부(6)의 출력전압을 조절하는 출력전압 조절부(5)로 구성된 것을 특징으로 하는 티브이의 휘도신호 증폭회로.Even if the amplitude of the input signal changes, the pedestal clamp unit 11 which maintains the reference DC level of the output signal constant and the difference between the voltage output from the pedestal clamp unit 11 and the reference voltage Vref are constant levels. In the luminance signal amplifying circuit composed of a differential amplifier 12 which is amplified and finally outputted, the pedestal clamp unit 11 compares the output voltage Vout and the magnitude of the reference voltage Vref and accordingly compares the capacitors. A charge / discharge unit 3 for charging or discharging (C), a current detector 4 for detecting an amount of current according to the charge / discharge state of the capacitor C, and an output state of the current detector 4 The brightness signal amplification circuit of the TV, characterized in that consisting of an output voltage adjusting unit (5) for adjusting the output voltage of the output unit (6).
KR2019930027068U 1993-12-09 1993-12-09 Circuit for amplifying luminance signal in a television KR200162270Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930027068U KR200162270Y1 (en) 1993-12-09 1993-12-09 Circuit for amplifying luminance signal in a television

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930027068U KR200162270Y1 (en) 1993-12-09 1993-12-09 Circuit for amplifying luminance signal in a television

Publications (2)

Publication Number Publication Date
KR950021998U KR950021998U (en) 1995-07-28
KR200162270Y1 true KR200162270Y1 (en) 1999-12-15

Family

ID=19370422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930027068U KR200162270Y1 (en) 1993-12-09 1993-12-09 Circuit for amplifying luminance signal in a television

Country Status (1)

Country Link
KR (1) KR200162270Y1 (en)

Also Published As

Publication number Publication date
KR950021998U (en) 1995-07-28

Similar Documents

Publication Publication Date Title
US20050104651A1 (en) Charge pump circuit and amplifier
US4331982A (en) Sample and hold circuit particularly for small signals
US4331981A (en) Linear high gain sampling amplifier
JP3495620B2 (en) BTL amplifier
US5995166A (en) Clamp circuit for clamping a video signal and a circuit for superimposing composite video signals
US4667242A (en) Automatic gain control circuit
KR200162270Y1 (en) Circuit for amplifying luminance signal in a television
JPH0532948B2 (en)
KR960015010B1 (en) Gain control amp
JP2000196973A (en) Pulse correcting device for display system
KR910006855B1 (en) Signal sampling circuit
US4722006A (en) Clamp circuit for a video signal processor
US4513322A (en) Switching network with suppressed switching transients
JP2797809B2 (en) Automatic gain control circuit
JPH06189158A (en) Black extension circuit
KR950012661B1 (en) Ee level control circuit fo rvtr testing
KR900003104Y1 (en) Black level fixing circuit for video signal
EP0217443B1 (en) Picture signal processing circuit
JPH0575895A (en) Automatic gain adjustment circuit for video signal
JPH0339980Y2 (en)
KR100254885B1 (en) The auto gain controlling circuit possible of the high-speed operating
JP3065459B2 (en) Offset removal circuit
KR940005338Y1 (en) Clamp circuit for feed-back amplifier
KR960000316Y1 (en) Sync signal detection circuit using feed back loop
KR930004832B1 (en) Kinescope bias sensing circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020820

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee