Claims (9)
동일 표면상의 임의의 행과 열방향에 다수개로 형성되는 집적회로를 가지는 웨이퍼에 있어서, 상기 웨이퍼의 제1가장자리에 형성되는 제1번-인패드와, 상기 제1가장자리의 반대편 가장자리에 형성되는 제2번-인패드와, 상기 각각의 집적회로상에 형성되고 상기 제1번-인패드와 연결되는 제1다이패드와, 상기 각각의 집적회로상에 형성되고 상기 제2번-인패드에 연결되는 제2다이패드와, 상기 제1번-인패드와 상기 제1다이패드를 연결하는 제1도체라인과, 상기 제2번-인패드와 상기 제2다이패드를 연결하고 상기 각각의 제1도체라인 사이에 하나씩 형성되는 제2도체라인을 구비하고, 상기 임의의 열방향에 형성되는 각각의 집적회로가 상기 제1번-인패드와 제2번-인패드를 공유하여 번-인테스트가 이루어짐을 특징으로 하는 웨이퍼.A wafer having a plurality of integrated circuits formed in arbitrary rows and columns on the same surface, the wafer comprising: a first in-pad formed at a first edge of the wafer and a second edge formed at an opposite edge of the first edge; A second in-pad, a first pad formed on each of the integrated circuits and connected to the first in-pad, and a second pad formed on each of the integrated circuits and connected to the second in-pad A second die pad, a first conductor line connecting the first in-pad and the first die pad, and connecting the second in-pad and the second pad to each of the first pads. A second conductor line formed one by one between the conductor lines, and each integrated circuit formed in the arbitrary column direction shares the first in-pad and the second in-pad so that the burn-in test is performed. Wafer, characterized in that made.
제1항에 있어서, 상기 제1도체라인 및 제2도체라인의 상기 제1다이패드 및 제2다이패드와의 접속은 각각 상기 제1다이패드 및 제2다리패드의 각 상부에서 접속이 이루어짐을 특징으로 하는 웨이퍼.The method of claim 1, wherein the first conductor line and the second conductor line are connected to the first and second die pads at the upper portions of the first and second leg pads, respectively. Characterized by a wafer.
제1항에 있어서, 상기 제1도체라인 및 제2도체라인의 상기 제1다이패드 및 제2다이패드와의 접속은 각각 상기 제1다이패드 및 제2다리패드의 각 측면에서 접속이 이루어짐을 특징으로 하는 웨이퍼.The method of claim 1, wherein the first conductor line and the second conductor line are connected to the first and second die pads at each side of the first and second leg pads, respectively. Characterized by a wafer.
동일 표면상의 임의의 행방향과 상기 표면상의 임의의 열방향에 각각 다수개로 형성되는 집적회로를 가지는 웨이퍼에 있어서, 상기 웨이퍼의 제1가장자리에 형성되는 제1번-인패드와, 상기 제1가장자리의 반대편 가장자리에 형성되는 제2번-인패드와, 상기 각각의 집적회로상에 형성되고 상기 제1번-인패드와 연결되는 제1다이패드와, 상기 각각의 집적회로상에 형성되고 상기 제2번-인패드에 연결되는 제2다이패드와, 상기 제1번-인패드와 상기 제1다이패드를 연결하는 제1도체라인과, 상기 제2번-인패드와 상기 제2다이패드를 연결하고상기 각각의 제1도체라인 사이에 하나씩 형성되는 제2도체라인과, 상기 열방향에 각각의 집적회로상에 적어도상기 열의 수만큼 형성되는 출력인에이블패드를 구비하고, 상기 동일 행방향에 형성되는 각각의 집적회로가상기 제1번-인패드와 제2번-인패드를 공유하고, 상기 각 집적회로의 출력인에이블패드를 통해서 데이타의독출이 이루어짐을 특징으로 하는 웨이퍼.A wafer having an integrated circuit formed in plural in an arbitrary row direction on the same surface and in an arbitrary column direction on the surface, the wafer comprising: a first in-pad formed at a first edge of the wafer, and the first edge A second in-pad formed at an opposite edge of the first pad, a first pad formed on each integrated circuit and connected to the first in-pad, and formed on the respective integrated circuit; A second die pad connected to the second pad, a first conductor line connecting the first pad to the first pad, the second pad and the second pad; A second conductor line connected to each of the first conductor lines and formed one by one, and an output enable pad formed on each integrated circuit in the column direction and at least as many as the number of columns. Each integrated circuit formed And a first in-pad and a second in-pad, and reading of data through the output enable pad of each integrated circuit.
동일 표면상의 임의의 행과 열방향에 다수개로 형성되는 집적회로를 가지는 웨이퍼의 다이배치방법에 있어서, 상기 웨이퍼의 제1가장자리에 형성되는 제1번-인패드와, 상기 제1가장자리의 반대편 가장자리에 형성되는 제2번-인패드와, 상기 각각의 집적회로상에 형성되고 상기 제1번-인패드와 연결되는 제1다이패드와, 상기 각각의 집적회로상에 형성되고 상기 제2번-인패드에 연결되는 제2다이패드와, 상기 제1번-인패드와 상기 제1다이패드를 연결하는 제1도체라인과, 상기 제2번-인패드와 상기 제2다이패드를 연결하고 상기 각각의 제1도체라인 사이에 하나씩 형성되는 제2도체라인을 각각 웨이퍼상에 배치하고, 상기 동일 컬럼방향에 형성되는 각각의 집적회로가 상기 제1번-인패드와 제2번-인패드를 공유하여 번-인테스트가 이루어짐을 특징으로 하는 웨이퍼의 다이배치방법.A die placement method of a wafer having a plurality of integrated circuits formed in any row and column direction on the same surface, the method comprising: a first in-pad formed at a first edge of the wafer and an opposite edge of the first edge; A second in-pad formed on the first integrated pad, the first die pad formed on the respective integrated circuit and connected to the first in-pad, and a second pad formed on the respective integrated circuit; A second die pad connected to an in pad, a first conductor line connecting the first pad to the first pad, and a second pad to the second pad; A second conductor line, which is formed one by one between each of the first conductor lines, is disposed on a wafer, and each integrated circuit formed in the same column direction includes the first in-pad and the second in-pad. By sharing the burn-in test Method of die placement of wafers.
제5항에 있어서, 상기 제1도체라인 및 제2도체라인의 상기 제1다이패드 및 제2다이패드와의 접속은 각각 상기 제1다이패드 및 제2다이패드의 각 상부에서 접속이 이루어짐을 특징으로 하는 웨이퍼의 다이배치방법.6. The method of claim 5, wherein the connection of the first and second die pads of the first conductor line and the second conductor line is made at each upper portion of the first and second die pads, respectively. A die placement method of a wafer characterized by the above-mentioned.
제5항에 있어서, 상기 제1도체라인 및 제2도체라인의 상기 제1다이패드 및 제2다이패드와의 접속은 각각 상기 제1다이패드 및 제2다이패드의 각 측면에서 접속이 이루어짐을 특징으로 하는 웨이퍼의 다이배치방법.6. The method of claim 5, wherein the first and second die pads of the first conductor line and the second conductor line are connected at each side of the first and second die pads, respectively. A die placement method of a wafer characterized by the above-mentioned.
동일 표면상의 임의의 행방향과 상기 표면상의 임의의 열방향에 형성되는 집적회로를 가지는 웨이퍼의 다이배치방법에 있어서, 상기 웨이퍼의 제1가장자리에 형성되는 제1번-인패드와, 상기 제1가장자리의 반대편 가장자리에 형성되는 제2번-인패드와, 상기 각각의 집적회로상에 형성되고 상기 제1번-인패드와 연결되는 제1다이패드와, 상기 각각의 집적회로상에 형성되고 상기 제2번-인패드에 연결되는 제2다이패드와, 상기 제1번-인패드와 상기 제1다이패드를 연결하는 제1도체라인과, 상기 제2번-인패드와 상기 제2다이패드를 연결하고 상기 각각의 제1도체라인 사이에 하나씩 형성되는 제2도체라인과, 상기 열방향의 각각의 집적회로상에 적어도 상기 열의 수만큼 형성되는 출력인에이블패드를 각각 웨이퍼상에 배치하고, 상기 동일 행방향에 형성되는 각각의 집적회로가 상기 제1번-인패드와 제2번-인패드를 공유하고, 상기 각 집적회로의 출력인에이블패드를 통해서 데이타의 독출이 이루어짐을 특징으로 하는 웨이퍼의 다이배치방법.A die placement method of a wafer having an integrated circuit formed in an arbitrary row direction on the same surface and in an arbitrary column direction on the surface, the method comprising: a first in-pad formed at a first edge of the wafer; A second in-pad formed at an opposite edge of the edge, a first die pad formed on each of the integrated circuits and connected to the first in-pad, and formed on each of the integrated circuits; A second die pad connected to a second in-pad, a first conductor line connecting the first in pad and the first pad, the second in pad and the second pad A second conductor line formed one by one between each of the first conductor lines, and an output enable pad formed on each wafer by at least the number of columns on each integrated circuit in the column direction, Formed in the same row direction Each integrated circuit of the first burn-in pad and the second time-share the pad, the die of the wafer alignment, characterized by the reading of the data via the output enable yirueojim pads of each integrated circuit.
웨이퍼의 다이배치방법에 있어서, 상기 웨이퍼의 임의의 컴럼방향에 다수개로 존재하는 다이와, 상기 각각의 다이내의 한쪽 가장자리에 형성되는 제1다이패드와, 상기 각각의 다이내의 상기 한쪽과 반대쪽 가장자리에 형성되는 제2다이패드와, 상기 각각의 다이내에 하나씩 형성되는 제3다이패드와, 상기 웨이퍼의 하측 가장자리에 형성하고 상기 제1다이패드수와 동등한 수로 되는 제1번-인패드와, 상기 웨이퍼의 하측 가장자리에형성하고 상기 제2다이패드수와 동등한 수로 되는 제2번-인패드와, 상기 제1다이패드와 제1번-인패드를 연결하는 제1도체라인과, 상기 제2다이패드와 제2번-인패드를 연결하는 제2도체라인과, 상기 웨이퍼의 좌측가장자리에 형성하고 상기 임의의 컬럼방향에 다수개로 존재하는 다이의 수와 적어도 동등한 수로 되는 출력패드와, 상기 제3다이패드와 상기 출력패드를 연결하는 제3도체라인을 각각 포함하여 배치가 이루어지도록 하고, 상기 임의의 컬럼방향에 존재하는 각각의 다이내의 제3패드는 서로 다른 출력패드와 연결됨을 특징으로 하는 웨이퍼의 다이배치방법.A die placement method of a wafer, comprising: a plurality of dies present in an arbitrary column direction of the wafer, a first die pad formed at one edge of each die, and an edge opposite to the one side of each die A second die pad formed in the die, a third die pad formed one in each die, a first in-pad formed at a lower edge of the wafer and having a number equal to the number of the first die pads; A second in-pad formed at a lower edge of the wafer and having a number equal to the number of second die pads, a first conductor line connecting the first die pad and the first in-pad, and the second die A second conductor line connecting the pad and the second in-pad, and an output plate formed at the left edge of the wafer and at least equal to the number of dies present in the column direction in a plurality; And a third conductor line connecting the third die pad and the output pad to be arranged, and wherein the third pad in each die in the column direction is different from each other. Die placement method of the wafer, characterized in that connected.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.