KR950033511A - 장치의 경계-탐색 포트를 사용해서 그 장치를 부분 · 탐색 검사하는 방법 - Google Patents
장치의 경계-탐색 포트를 사용해서 그 장치를 부분 · 탐색 검사하는 방법 Download PDFInfo
- Publication number
- KR950033511A KR950033511A KR1019950001139A KR19950001139A KR950033511A KR 950033511 A KR950033511 A KR 950033511A KR 1019950001139 A KR1019950001139 A KR 1019950001139A KR 19950001139 A KR19950001139 A KR 19950001139A KR 950033511 A KR950033511 A KR 950033511A
- Authority
- KR
- South Korea
- Prior art keywords
- search
- partial
- integrated circuit
- flop
- flip
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318583—Design for test
- G01R31/318586—Design for test with partial scan or non-scannable parts
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318555—Control logic
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
경계-탐색 구조(18)를 갖는 집적회로(10)의 부분-탐색 검사는 이 집적회로에 들어 있는 부분-탐색 제어기(36)에 의해 달성된다. 경계-탐색 구조(18)에서 발생된 제어신호에 응답해서 부분-탐색 제어기(36)는 이 집적회로가 부분-탐색 검사를 수행하도록 하는 부분-탐색 제어신호를 발생한다. 이렇게 하면 부분-탐색 검사를 수행하는 데에 필요한 부분-탐색 제어신호는 내부적으로 생성되기 때문에 부분-탐색 제어신호를 외부신호원에서 받을 때 필요한 별도의 입력핀이 필요없게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 집적회로로서, 이 집적회로상의 경계-탐색 검사 접근 포트를 통해 들어온 신호에 따라 부분-탐색 검사(Partial-Scan Testing)를 받는 집적회로의 블럭도, 제2도는 제1도의 집적회로 일부를 구비하는 부분-탐색 제어 회로의 블럭도.
Claims (5)
- 탐색 플립플롭(17)과 비탐색 플립플롭(16)으로 나누어지는 복수의 플립플롭과 검사 접근 포트(TAP;Test Access Port,24)과 TAP 제어기(22)를 구비하여 우선출력(O)과 우선입력(I)을 가지는 집력회로(10)로서 경계-탐색되도록 구성된 상기 집적회로(10)를 부분-탐색 검사(Partial-scan testing)하는 방법에 있어서, 부분-탐색 검사 명령을 상기 집적회로의 TAP(24)를 통해서 TAP 제어기(22)에 로드하는 단계; 시간에 따라 변하는 제어신호 집합을 상기 TAP제어기가 발생하도록 하기 위해서 상기 부분-탐색 검사 명령을 상기 TAP제어기에서 실행하는 단계, 부분-탐색 제어신호를 얻기 위해서 상기 TAP제어기 제어신호들을 상기 집적회로 내에서 처리하는 단계, 상기 집적회로가 부분-탐색 검사를 받게 하기 위해서 상기 부분-탐색 제어신호를 상기 집적회로에 인가함으로써, ⅰ) 상기 탐색 플립플롭(17)에는 먼저 검사 데이타가 로드되고 상기 비탐색 플립플롭(16)은 일정 상태를 유지하며, ⅱ) 상기 집적회로(상기 비탐색 플립플롭을 포함하고 있음)는 상기 탐색 플립플롭에 있는 데이타와 외부에서 상기 우선입력으로 인가되는 검사 데이타에 반응하도록 되어서 상기 집적회로의 상기 우선출력(O)과 상기 탐색 플립폴롭에는 상기 집적회로의 결함에 따라 새로운 값이 존재하며, ⅲ) 그 다음에 상기 데이타는 상기 탐색 플립플롭에서 시프트되고, 결함이 없을 때에는 상기 집적회로의 동작을 나타내는 기준 데이타 스트림과 비교되는 단계로 이루어진 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 TAP 제어기(22) 제어 신호는 부분-탐색 제어기에 의해 상기 집적회로 내에서 처리 되어 3개의 부분_탐색 제어신호 PS_CLOCK, TEST-EN, MODE를 발생하는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 PS_CLOCK 신호는 상기 TAP(24)에 존재하는 TCK 신호로부터 유도되며 부분-탐색 검사 동안에 상기 탐색 플립플롭을 클럭하는 역할을 하는 것을 특징으로 하는 방법.11
- 제2항에 있어서, 상기 TEST_EN 신호는 TAP로 들어간 부분-탐색 검사 명령이 수신됨에 따라 발생되어서 상기 집적회로가 부분-탐색 검사로 검사될 수 있도록 하는 것을 특징으로 하는 방법.
- 제4항에 있어서, 상기 MODE 신호는 TAP에 존재하는 TDI 신호로부터 유도되며, 검사 데이타를 시프트시켜 집적회로에서 나오게 하거나 집적회로로 들어가게 하는 것을 제어하는 데에 사용되는 것을 특징으로하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18887294A | 1994-01-31 | 1994-01-31 | |
US188,872 | 1994-01-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR950033511A true KR950033511A (ko) | 1995-12-26 |
Family
ID=22694914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950001139A KR950033511A (ko) | 1994-01-31 | 1995-01-24 | 장치의 경계-탐색 포트를 사용해서 그 장치를 부분 · 탐색 검사하는 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5623503A (ko) |
EP (1) | EP0665498A3 (ko) |
JP (1) | JPH07244127A (ko) |
KR (1) | KR950033511A (ko) |
TW (1) | TW253942B (ko) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0989980A (ja) * | 1995-09-28 | 1997-04-04 | Nec Corp | 半導体集積回路およびその評価方法 |
US6265894B1 (en) * | 1995-10-13 | 2001-07-24 | Frederic Reblewski | Reconfigurable integrated circuit with integrated debugging facilities for use in an emulation system |
US5777489A (en) | 1995-10-13 | 1998-07-07 | Mentor Graphics Corporation | Field programmable gate array with integrated debugging facilities |
DE69606129T3 (de) * | 1995-10-13 | 2015-03-05 | Jtag Technologies B.V. | Verfahren und Tester zur Beaufschlagung eines elektronischen Bausteins mit einem Triggerimpuls |
US6324614B1 (en) * | 1997-08-26 | 2001-11-27 | Lee D. Whetsel | Tap with scannable control circuit for selecting first test data register in tap or second test data register in tap linking module for scanning data |
US6804725B1 (en) * | 1996-08-30 | 2004-10-12 | Texas Instruments Incorporated | IC with state machine controlled linking module |
US6584498B2 (en) | 1996-09-13 | 2003-06-24 | Planet Web, Inc. | Dynamic preloading of web pages |
US6377978B1 (en) | 1996-09-13 | 2002-04-23 | Planetweb, Inc. | Dynamic downloading of hypertext electronic mail messages |
US6594789B2 (en) * | 1997-09-16 | 2003-07-15 | Texas Instruments Incorporated | Input data capture boundary cell connected to target circuit output |
US5793776A (en) * | 1996-10-18 | 1998-08-11 | Samsung Electronics Co., Ltd. | Structure and method for SDRAM dynamic self refresh entry and exit using JTAG |
US5805608A (en) * | 1996-10-18 | 1998-09-08 | Samsung Electronics Co., Ltd. | Clock generation for testing of integrated circuits |
US6018815A (en) * | 1996-10-18 | 2000-01-25 | Samsung Electronics Co., Ltd. | Adaptable scan chains for debugging and manufacturing test purposes |
US5812562A (en) * | 1996-11-15 | 1998-09-22 | Samsung Electronics Company, Ltd. | Low cost emulation scheme implemented via clock control using JTAG controller in a scan environment |
JP3257425B2 (ja) * | 1996-12-25 | 2002-02-18 | 日本電気株式会社 | テスト回路及びテスト方法 |
US5938779A (en) * | 1997-02-27 | 1999-08-17 | Alcatel Alsthom Compagnie Generale D'electricite | Asic control and data retrieval method and apparatus having an internal collateral test interface function |
US7325077B1 (en) * | 1997-08-21 | 2008-01-29 | Beryl Technical Assays Llc | Miniclient for internet appliance |
EP0903587B1 (de) * | 1997-09-18 | 2005-11-02 | Infineon Technologies AG | Verfahren zum Testen einer elektronischen Schaltung |
US6134687A (en) * | 1997-12-19 | 2000-10-17 | Nec Usa, Inc. | Peripheral partitioning and tree decomposition for partial scan |
US7155646B2 (en) * | 1999-02-10 | 2006-12-26 | Texas Instruments Incorporated | Tap and test controller with separate enable inputs |
US6408413B1 (en) * | 1998-02-18 | 2002-06-18 | Texas Instruments Incorporated | Hierarchical access of test access ports in embedded core integrated circuits |
US6446230B1 (en) * | 1998-09-14 | 2002-09-03 | Cisco Technology, Inc. | Mechanism for enabling compliance with the IEEE standard 1149.1 for boundary-scan designs and tests |
US6158034A (en) * | 1998-12-03 | 2000-12-05 | Atmel Corporation | Boundary scan method for terminating or modifying integrated circuit operating modes |
US6530050B1 (en) | 1998-12-10 | 2003-03-04 | Advanced Micro Devices Inc. | Initializing and saving peripheral device configuration states of a microcontroller using a utility program |
US6954879B1 (en) | 1998-12-10 | 2005-10-11 | Advanced Micro Devices, Inc. | Method and apparatus for communicating configuration data for a peripheral device of a microcontroller via a scan path |
US6363501B1 (en) | 1998-12-10 | 2002-03-26 | Advanced Micro Devices, Inc. | Method and apparatus for saving and loading peripheral device states of a microcontroller via a scan path |
US6515483B1 (en) * | 2000-08-30 | 2003-02-04 | Micron Technology, Inc. | System for partial scan testing of integrated circuits |
US6785854B1 (en) * | 2000-10-02 | 2004-08-31 | Koninklijke Philips Electronics N.V. | Test access port (TAP) controller system and method to debug internal intermediate scan test faults |
EP1229338B1 (en) * | 2001-01-31 | 2005-11-09 | STMicroelectronics S.r.l. | A test access port (TAP) management method and system |
US7191373B2 (en) * | 2001-03-01 | 2007-03-13 | Syntest Technologies, Inc. | Method and apparatus for diagnosing failures in an integrated circuit using design-for-debug (DFD) techniques |
JP2002311090A (ja) | 2001-04-09 | 2002-10-23 | Mitsubishi Electric Corp | 半導体集積回路およびテスト用ボード |
US7137053B2 (en) * | 2001-09-04 | 2006-11-14 | Verigg Ipco | Bandwidth matching for scan architectures in an integrated circuit |
US7313739B2 (en) * | 2002-12-31 | 2007-12-25 | Analog Devices, Inc. | Method and apparatus for testing embedded cores |
US7284170B2 (en) * | 2004-01-05 | 2007-10-16 | Texas Instruments Incorporated | JTAG circuit transferring data between devices on TMS terminals |
US7487419B2 (en) * | 2005-06-15 | 2009-02-03 | Nilanjan Mukherjee | Reduced-pin-count-testing architectures for applying test patterns |
US7555687B2 (en) * | 2005-07-20 | 2009-06-30 | Texas Instruments Incorporated | Sequential scan technique for testing integrated circuits with reduced power, time and/or cost |
US7406640B2 (en) * | 2006-03-31 | 2008-07-29 | International Business Machines Corporation | Method and apparatus for testing a ring of non-scan latches with logic built-in self-test |
US7685542B2 (en) * | 2007-02-09 | 2010-03-23 | International Business Machines Corporation | Method and apparatus for shutting off data capture across asynchronous clock domains during at-speed testing |
US7661048B2 (en) * | 2007-06-29 | 2010-02-09 | Alcatel-Lucent Usa Inc. | Apparatus and method for embedded boundary scan testing |
US7779375B2 (en) * | 2007-10-17 | 2010-08-17 | International Business Machines Corporation | Design structure for shutting off data capture across asynchronous clock domains during at-speed testing |
US10976366B2 (en) * | 2018-10-19 | 2021-04-13 | Silicon Laboratories Inc. | Two pin scan interface for low pin count devices |
CN112445663B (zh) * | 2019-09-02 | 2022-05-03 | 瑞昱半导体股份有限公司 | 测试存取端口电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4669061A (en) * | 1984-12-21 | 1987-05-26 | Digital Equipment Corporation | Scannable flip-flop |
US4947357A (en) * | 1988-02-24 | 1990-08-07 | Stellar Computer, Inc. | Scan testing a digital system using scan chains in integrated circuits |
US5043986A (en) * | 1989-05-18 | 1991-08-27 | At&T Bell Laboratories | Method and integrated circuit adapted for partial scan testability |
US5323400A (en) * | 1991-09-09 | 1994-06-21 | Northern Telecom Limited | Scan cell for weighted random pattern generation and method for its operation |
US5329533A (en) * | 1991-12-26 | 1994-07-12 | At&T Bell Laboratories | Partial-scan built-in self-test technique |
-
1994
- 1994-12-15 TW TW083111737A patent/TW253942B/zh active
-
1995
- 1995-01-18 EP EP95300291A patent/EP0665498A3/en not_active Withdrawn
- 1995-01-24 KR KR1019950001139A patent/KR950033511A/ko not_active Application Discontinuation
- 1995-01-30 JP JP7031871A patent/JPH07244127A/ja active Pending
-
1996
- 1996-07-02 US US08/668,502 patent/US5623503A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07244127A (ja) | 1995-09-19 |
US5623503A (en) | 1997-04-22 |
EP0665498A2 (en) | 1995-08-02 |
TW253942B (ko) | 1995-08-11 |
EP0665498A3 (en) | 1996-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950033511A (ko) | 장치의 경계-탐색 포트를 사용해서 그 장치를 부분 · 탐색 검사하는 방법 | |
KR900005472A (ko) | 검사 버퍼/레지스터 | |
US5781560A (en) | System testing device and method using JTAG circuit for testing high-package density printed circuit boards | |
DE69631658D1 (de) | Verfahren und gerät zur prüfung einer megazelle in einem asic unter verwendung von jtag | |
KR960008341A (ko) | 반도체 집적회로 및 검사 방법 | |
JPS6483169A (en) | Integrated circuit device | |
DE69017169T2 (de) | Testen integrierter Schaltungen unter Verwendung von Taktgeberstössen. | |
US6105153A (en) | Semiconductor integrated circuit and its evaluating method | |
KR20010014089A (ko) | 아날로그 회로 및 디지털 회로를 구비하는 검사 가능한집적회로 | |
EP0428465A3 (en) | Method and apparatus for detecting oscillator stuck faults in a level sensitive scan design (lssd) system | |
TW290646B (en) | Method and apparatus for output deselecting of data during test | |
DE69030209T2 (de) | Durch Ereigniss befähigte Prüfarchitektur für integrierte Schaltungen | |
EP0674388A1 (en) | Scannable latch and method of using the same | |
KR970702524A (ko) | 개발 지원용 마이크로 컴퓨터(microcomputer with development support) | |
JPS578858A (en) | Integrated circuit package | |
DE60105168D1 (de) | Automatische Abtastprüfung von komplexen integrierten Schaltungen | |
JPS6443773A (en) | Propagation delay testing method for logic circuit | |
JPS5745942A (en) | Semiconductor integrated circuit device | |
JPS609136A (ja) | 自己試験タイプlsi | |
JPS56155452A (en) | Testing method for large scale integrated circuit device | |
JPH10160807A (ja) | 試験回路を含む論理装置と論理装置の試験方法 | |
JPS63231281A (ja) | 半導体論理回路 | |
KR0139580B1 (ko) | 집적회로의 동작상태 체크용 바운더리 스캔 기능의 변형된 상태확장 방법 | |
JPS55150187A (en) | Superhigh-speed logical testing method | |
JPS56158442A (en) | Wafer test device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |