KR950030154A - 디램소자의 리프레쉬 방법 및 그 장치 - Google Patents
디램소자의 리프레쉬 방법 및 그 장치 Download PDFInfo
- Publication number
- KR950030154A KR950030154A KR1019940007892A KR19940007892A KR950030154A KR 950030154 A KR950030154 A KR 950030154A KR 1019940007892 A KR1019940007892 A KR 1019940007892A KR 19940007892 A KR19940007892 A KR 19940007892A KR 950030154 A KR950030154 A KR 950030154A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- address
- refresh
- internal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 디램소자의 셀들을 일정한 주기로 리프레쉬하는 과정에서 소모되는 전력을 감소시키기 위하여, 노멀 동작이 이루어진 셀들의 어드레스 신호를 소자 내부의 어드레스 메모리 장치에 저장해 두었다가 리프레쉬 동작시에 노멀 동작이 이루어진 셀들만을 리프레쉬하도록 하는 방법 및 그 장치에 관한 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 리프레쉬 장치를 도시한 블럭 구성도.
Claims (10)
- 반도체 소자의 셀 어레이 블록에 저장된 데이타를 리프레쉬하는 방법에 있어서, 소자 내부로 전원이 인가된 후에 이루어지는 모든 노멀 동작시에 입력된 외부 어드레스 신호를 소자 내부에 저장해 두었다가 이어지는 리프레쉬 동작시에는 노멀 동작시에 인에이블되었던 셀들만을 리프레쉬 동작을 수행하도록 하는 리프레쉬 방법.
- 반도체 소자의 셀 어레이 블록에 저장된 데이타를 리프레쉬하는 장치에 있어서, 리프레쉬 상태를 검출하는 리프레쉬 검출회로와, 리프레쉬 동작시에 상기 리프레쉬 검출회로의 출력을 입력받아 내부 어드레스 신호를 출력하는 내부 어드레스 신호 발생회로와, 소자 외부로부터 노멀 동작을 위해 입력된 어드레스 신호를 저장해 두었다가 리프레쉬 동작시 상기 내부 어드레스 신호 발생회로의 출력과 비교한 출력을 발생시키는 어드레스 메모리 장치와, 상기 어드레스 메모리 장치의 동작을 제어하는 신호를 출력하는 어드레스 메모리 제어신호 발생회로와, 상기 어드레스 메모리 장치의 출력신호에 의해 제어되어 소자의 로오 패스를 전체적으로 제어하는 신호를 출력하는 내부 래스신호 발생회로를 포함하는 것을 특징으로 하는 리프레쉬 장치.
- 제2항에 있어서, 상기 내부 래스신호 발생회로의 동작을 소자에 전원이 인가된 후 최초의 노멀 동작에서 정상적으로 동작시키기 위하여, 상기 내부 래스신호 발생회로로 입력되며 최초의 노멀 동작에서 로직 상태가 천이하는 신호를 출력하는 초기 노멀 동작 검출회로를 포함하는 것을 특징으로 하는 리프레쉬 장치.
- 제2항에 있어서, 상기 내부 래스신호 발생회로의 출력은 노멀 동작시는 소자 외부로부터 입력된 래스신호(/ras)에 의해 발생되고, 리프레쉬 동작시는 상기 어드레스 메모리 장치의 출력에 의해 제어되게 되는데, 리프레쉬 동작시의 내부 어드레스 신호와 노멀 동작시의 어드레스 신호가 동일하지 않으면 상기 내부 래스신호는 출력되지 않고, 내부 어드레스 신호와 노멀 동작시의 어드레스 신호가 동일하면 상기 내부 래스신호는 상기 래스신호(/ras)에 의해 발생되는 것을 특징으로 한느 리프레쉬 장치.
- 제2항에 있어서, 상기 어드레스 메모리 장치는, 제1저장노드와 제2저장노드 사이에 두 개의 반전 게이트가 서로 맞물린 래치 구조를 이루고 있는 셀과, 소자의 노멀 동작시에 외부 어드레스 신호에 의해 선택된 셀에 하이 상태를 저장하는 라이트 회로와, 리프레쉬 동작시에 내부 어드레스 신호에 의해 선택된 셀의 데이타를 어드레스 메모리 장치의 출력단으로 전달하는 리드 회로와, 소자에 전원이 인기된 후 소자가 동작하기 이전에 어드레스 메모리 장치의 모든 셀들을 로우 상태로 초기화시키는 리셋 회로로 구성된 다수 개의 메모리 셀을 포함하는 것을 특징으로 하는 리프레쉬 장치.
- 제2항에 있어서, 상기 어드레스 메모리 제어신호 발생회로는, 상기 어드레스 메모리 장치에 데이타를 저장하는 동작을 제어하는 라이트신호 발생부와, 상기 어드레스 메모리 장치에 저장된 데이타를 리드하는 동작을 제어하는 리드신호 발생부를 포함하는 것을 특징으로 하는 리프레쉬 장치.
- 제6항에 있어서, 상기 리드신호 발생부의 출력은 소자 외부로부터 입력된 래스신호(/ras)와 동일한 위상을 가지며 일정시간 지연된 신호인 것을 특징으로 하는 리프레쉬 장치.
- 제6항에 있어서, 상기 라이트신호 발생부의 출력은 노멀 동작시에 상기 리드신호 발생부의 출력이 디스에 이블된 후에 짧은 시간 동안 인에이블된 펄스신호로 출력되는 것을 특징으로 하는 리프레쉬 장치.
- 제6항에 있어서, 상기 리셋신호 발생부의 출력은 소자의 파우어 업 신호가 인에블된 직후에 디스에이블 되는 것을 특징으로 하는 리프레쉬 장치.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94007892A KR0121774B1 (en) | 1994-04-15 | 1994-04-15 | Device and method for refreshing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94007892A KR0121774B1 (en) | 1994-04-15 | 1994-04-15 | Device and method for refreshing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950030154A true KR950030154A (ko) | 1995-11-24 |
| KR0121774B1 KR0121774B1 (en) | 1997-12-05 |
Family
ID=19381087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR94007892A KR0121774B1 (en) | 1994-04-15 | 1994-04-15 | Device and method for refreshing |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0121774B1 (ko) |
-
1994
- 1994-04-15 KR KR94007892A patent/KR0121774B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0121774B1 (en) | 1997-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002629A (en) | Integrated circuit memory devices having improved refresh mode addressing and methods of operating same | |
| US8149641B2 (en) | Active cycle control circuit for semiconductor memory apparatus | |
| KR0184914B1 (ko) | 동기형 반도체 기억장치 | |
| KR100233973B1 (ko) | 동기형 반도체 기억 장치 | |
| US7200069B2 (en) | Semiconductor memory device having external data load signal synchronous with data strobe signal and serial-to-parallel data prefetch method thereof | |
| KR100482365B1 (ko) | 의사 스태틱 랜덤 억세스 메모리 장치의 리플레쉬제어회로 및 그 제어방법 | |
| JP2843481B2 (ja) | リフレッシュアドレステスト回路を備えた半導体メモリ装置 | |
| US6337833B1 (en) | Memory device | |
| US5583818A (en) | Self-refresh method and refresh control circuit of a semiconductor memory device | |
| US6990032B2 (en) | Semiconductor memory device capable of stably performing entry and exit operations of self refresh mode and the self refresh method thereof | |
| US7042774B2 (en) | Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor | |
| US6707744B2 (en) | Apparatus for controlling refresh of memory device without external refresh command and method thereof | |
| US7310273B2 (en) | Method for controlling precharge timing of memory device and apparatus thereof | |
| KR100372066B1 (ko) | 반도체 기억 장치, 및 그 내부 회로를 활성화시키기 위한신호의 타이밍 발생 방법 | |
| US5150329A (en) | Dynamic memory with a refresh control circuit | |
| US6529434B2 (en) | Semiconductor memory device with concurrent refresh and data access operation | |
| US7167948B2 (en) | Semiconductor memory device | |
| US6349071B1 (en) | Synchronous semiconductor storage device | |
| KR950030154A (ko) | 디램소자의 리프레쉬 방법 및 그 장치 | |
| US7057952B1 (en) | Precharge control circuit of pseudo SRAM | |
| US5499210A (en) | Low power consumption semiconductor memory | |
| KR100449638B1 (ko) | 스토리지 커패시터를 포함하는 셀을 갖는 에스램의리프레쉬장치 및 그 방법 | |
| KR19980040799A (ko) | 반도체 메모리 장치의 자동 프리차아지 신호 발생회로 | |
| KR100924017B1 (ko) | 오토 프리차지 회로 및 오토 프리차지 방법 | |
| KR100599411B1 (ko) | 스토리지 커패시터를 포함하는 셀을 가지는 에스램 및 그라이트데이타 입력방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |