KR950023184A - 다중연결이 가능한 8비트 병렬처리 씨.알.씨(crc)-32코드 생성 및 검출 회로 - Google Patents
다중연결이 가능한 8비트 병렬처리 씨.알.씨(crc)-32코드 생성 및 검출 회로 Download PDFInfo
- Publication number
- KR950023184A KR950023184A KR1019930027117A KR930027117A KR950023184A KR 950023184 A KR950023184 A KR 950023184A KR 1019930027117 A KR1019930027117 A KR 1019930027117A KR 930027117 A KR930027117 A KR 930027117A KR 950023184 A KR950023184 A KR 950023184A
- Authority
- KR
- South Korea
- Prior art keywords
- crc
- detection circuit
- code generation
- register
- calculated
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
본 발명은, 바이트 단위로 CRC 코드를 생성하고 수신측에서는 이를 이용한 에러를 검출하도록 한 다중연결이 가능한 8비트 병렬처리 CRC-32 코드 생성 및 검출 회로를 제공하는데 그 목적이 있으며, 본 발명은 ATM 적응계층 타입 5에서 데이타 전송도중 발생하는 전송에러를 확인하기 위해 사용하는 CRC 코드를 바이트단위로 처리하여 20MHz의 소자속도에서도 동작할 수 있는 CRC 코드의 생성 및 검출회로를 구현하고 여러가상 연결에서 다중화되어 들어오는 ATM 셀들에 대해서 동시에 처리될 수 있도록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 다중연결용 8비트 병렬처리 CRC-32 코드 계산회로를 구비하는 본 발명의 구성도.
Claims (1)
- 계산하고자 하는 전송할 또는 수신된 데이타에 대해 바이트 단위의 입력(d[7:0])과 현재까지 계산된 중간값(r[31:0])을 이용하여 입력된 데이타에 대해 CRC-32 코드(p[31:0])를 구하는 CRC-32 계산부(1)와, 가상연결별로 CRC 코드를 저장하는 레지스터 화일(3)과, 외부의 제어신호(S)에 따라 상기 CRC-32 계산부(1)와 레지스터 화일(3)의 출력인 2개의 32비트 입력중 하나의 32비트를 선택해서 출력하는 다중화부(2)와, 상기 다중화부(2)의 출력을 입력받으며 계산중인 가상연결의 CRC 값의 임시정보를 보관하였다가 상기 CRC-32 계산부(1)로 중간 계산값으로서 제공하며 프리셋 단자를 가지고 있어 새로운 가상연결이 설정되면 레지스터의 내용을 모두 1로 세팅하는 레지스터(4)와, 상기 레지스터(4)의 출력과 상수값을 입력받아 상기 두개의 입력을 비교하여 비교결과(CRCOK)를 출력하는 비교기(5)를 구비하는 것을 특징으로 하는 CRC-32 코드 생성 및 검출 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930027117A KR970005732B1 (ko) | 1993-12-09 | 1993-12-09 | 비동기전달모드 시스템에서의 순환잉여검사 코드 계산 및 검출장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930027117A KR970005732B1 (ko) | 1993-12-09 | 1993-12-09 | 비동기전달모드 시스템에서의 순환잉여검사 코드 계산 및 검출장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950023184A true KR950023184A (ko) | 1995-07-28 |
| KR970005732B1 KR970005732B1 (ko) | 1997-04-19 |
Family
ID=19370463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930027117A KR970005732B1 (ko) | 1993-12-09 | 1993-12-09 | 비동기전달모드 시스템에서의 순환잉여검사 코드 계산 및 검출장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970005732B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745863B1 (ko) * | 2000-04-14 | 2007-08-02 | 마츠시타 덴끼 산교 가부시키가이샤 | 씨알씨 연산장치 및 씨알씨 연산방법 |
-
1993
- 1993-12-09 KR KR1019930027117A patent/KR970005732B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745863B1 (ko) * | 2000-04-14 | 2007-08-02 | 마츠시타 덴끼 산교 가부시키가이샤 | 씨알씨 연산장치 및 씨알씨 연산방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970005732B1 (ko) | 1997-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683534A (en) | Method and apparatus for interfacing buses of different sizes | |
| EP0752654A2 (en) | Checksum generation circuit and method | |
| EP0838969A2 (en) | Fast framing of the ATM protocol used alone by header error check | |
| GB1105581A (en) | Systems for use in error detection and/or correction of digital information | |
| EP0092960A3 (en) | Apparatus for checking and correcting digital data | |
| US5329535A (en) | Variable block lengths on-the-fly error correcting decoder | |
| KR950023184A (ko) | 다중연결이 가능한 8비트 병렬처리 씨.알.씨(crc)-32코드 생성 및 검출 회로 | |
| JPS617729A (ja) | 短縮形巡回ブロツクコ−ドにおけるエラ−バ−ストを訂正する装置 | |
| US5859859A (en) | Parallel cyclic redundancy code error detection | |
| US5764876A (en) | Method and device for detecting a cyclic code | |
| US6163872A (en) | Monitoring OAM cell assisted method of detecting bit errors occurring in ATM useful cells on an ATM transmission link | |
| US20010034861A1 (en) | Apparatus for processing output data of base station modem for use in IS-2000 mobile communication system | |
| KR100252766B1 (ko) | 고속으로 동작하는 스티키 신호 생성기 | |
| US6061825A (en) | Monitoring OAM cell assisted method to detect bit errors occurring in ATM useful cells on an ATM transmission link | |
| KR100291718B1 (ko) | 순환 중복 검사 부호화 장치 | |
| KR850006090A (ko) | 데이터 전송 시스템 | |
| SU1149400A2 (ru) | Пересчетное устройство с контролем | |
| KR100273199B1 (ko) | 16 비트 병렬 헤더 에러 보정인 코더 | |
| KR100486213B1 (ko) | 바이트/워드단위겸용에러검출코드를채용한에러검출장치 | |
| SU1049983A1 (ru) | Устройство дл контрол блоков посто нной пам ти | |
| KR950005939B1 (ko) | 비동기 전송 모드 셀헤더의 에러 수정 및 에러 종류 식별장치 | |
| KR100273201B1 (ko) | 16비트 병렬 자기동기 혼화기 및 역혼화기 | |
| SU843267A1 (ru) | Устройство защиты от ошибок | |
| KR100456460B1 (ko) | 전화선 모뎀에서의 프레임 헤더 오류 검출 장치 | |
| KR100252785B1 (ko) | Atm에서cpcs-pdu트레일러생성회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040630 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |