KR950022507A - Digital slope equalizer - Google Patents

Digital slope equalizer Download PDF

Info

Publication number
KR950022507A
KR950022507A KR1019930031305A KR930031305A KR950022507A KR 950022507 A KR950022507 A KR 950022507A KR 1019930031305 A KR1019930031305 A KR 1019930031305A KR 930031305 A KR930031305 A KR 930031305A KR 950022507 A KR950022507 A KR 950022507A
Authority
KR
South Korea
Prior art keywords
equalizer
signal
slope
multiplexer
input signal
Prior art date
Application number
KR1019930031305A
Other languages
Korean (ko)
Inventor
허기영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930031305A priority Critical patent/KR950022507A/en
Publication of KR950022507A publication Critical patent/KR950022507A/en

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 동작주파수의 증가없이 기저대역에서 효율적인 디지탈 슬로프 등화기를 제공한다. 그 구성은, 등화기부(11A,11B)및 적응제어부(12)를 구비하는 디지탈 슬로프 등화기에 있어서, 상기 등화기부는, 소정의 데이타율을 갖는 제1입력신호를 받아 그 반으로 된 데이타율을 출력하는 제1멀티플랙서(21), 상기 소정의 데이타율을 갖는 제2입력신호를 받아 그 반으로 된 데이타율을 출력하는 제2멀티플랙서(22), 상기 제1 및 제2멀티플랙서들에 각각 접속된 다수의 지연소자들(25-33)을 구비하여 소정시간 만큼 각각 지연된 다수의 신호들과 어울러 지연되지 않은 신호들을 제공하는 지연수단, 상기 적응제어부로부터 소정의 제어신호와 상기 제1 및 제2멀티플랙서로부터의 출력신호를 받아 이 신호들을 승산하여 상기 지연수단에 제공하는 다수의 승산기들을 포함하는 승산수단, 상기 지연수단에 접속된 다수의 가산기들을 포함하는 가산수단, 및 상기 가산수단에 접속되고 상기 제1멀티플랙서(21) 및 제2멀티플랙서(22)에 각각 대응되는 적어도 하나의 멀티플랙서(23,24)를 갖는 출력 멀티플랙싱수단을 구비한다. 입력신호중 페이딩의 영향으로 주파수 영역에서 기울기가 생긴 신호가 상기 등화기부(11A,11B)에 입력되면, 상기 기울기와는 반대의 기울기를 갖는 전달함수를 만들어 보상해줌과 아울러, 상기 보상된 신호로부터 다시 기울기를 측정하여 그 정보를 적응가능하게 상기 등화기부에 제공한다.The present invention provides an efficient digital slope equalizer at baseband without increasing the operating frequency. The configuration includes a digital slope equalizer including equalizer sections 11A and 11B and adaptive control section 12, wherein the equalizer section receives a first input signal having a predetermined data rate and receives the data rate in half. A first multiplexer 21 for outputting, a second multiplexer 22 for receiving a second input signal having the predetermined data rate and outputting the data rate in half and the first and second multiplexers Delay means for providing a plurality of delay elements (25-33) connected to each of the saddle to provide a non-delayed signal in combination with a plurality of signals respectively delayed by a predetermined time, and a predetermined control signal from the adaptive control unit and Multiplication means including a plurality of multipliers which receive output signals from the first and second multiplexers and multiply these signals to provide to the delay means, an adder comprising a plurality of adders connected to the delay means; And said And means connected to the acid includes at least the output multiplexing means having a single multiplexer (23, 24) each corresponding to the first multiplexer 21 and second multiplexer 22. When a signal having a slope in the frequency domain due to fading among the input signals is input to the equalizers 11A and 11B, a transfer function having a slope opposite to the slope is made and compensated, and again from the compensated signal. The slope is measured and the information is adaptively provided to the equalizer.

Description

디지탈 슬로프 등화기Digital slope equalizer

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 본 발명의 디지탈 슬로프 등화기의 블록도.2 is a block diagram of a digital slope equalizer of the present invention.

Claims (7)

등화기부(11A,11B)및 적응제어부(12)를 구비하는 디지탈 슬로프 등화기에 있어서, 상기 등화기부는, 소정의 데이타율을 갖는 제1입력신호를 받아 그 반으로 된 데이타율을 출력하는 제1멀티플랙서(21), 상기 소정의 데이타율을 갖는 제2입력신호를 받아 그 반으로 된 데이타율을 출력하는 제2멀티플랙서(22), 상기 제1 및 제2멀티플랙서들에 각각 접속된 다수의 지연소자들(25-33)을 구비하여 소정시간 만큼 각각 지연된 다수의 신호들과 아울러 지연되지 않은 신호들을 제공하는 지연수단, 상기 적응제어부로부터 소정의 제어신호와 상기 제1 및 제2멀티플랙서로부터의 출력신호를 받아 이 신호들을 승산하여 상기 지연수단에 제공하는 다수의 승산기들을 포함하는 승산수단, 상기 지연수단에 접속된 다수의 가산기들을 포함하는 가산수단, 및 상기 가산수단에 접속되고 상기 제1멀티플랙서(21) 및 제2멀티플랙서(22)에 각각 대응되는 적어도 하나의 멀티플랙서(23,24)를 갖는 출력 멀티플랙싱수단을 구비하여, 입력신호중 페이딩의 영향으로 주파수 영역에서 기울기가 생긴 신호가 상기 등화기부(11A,11B)에 입력되면, 상기 기울기와는 반대의 기울기를 갖는 전달함수를 만들어 보상해줌과 아울러, 상기 보상된 신호로부터 다시 기울기를 측정하여 그 정보를 적응가능하게 상기 등화기부에 제공하도록 구성함을 특징으로 하는 디지탈 슬로프 등화기.In a digital slope equalizer having equalizer sections 11A and 11B and adaptive control section 12, the equalizer section receives a first input signal having a predetermined data rate and outputs the data rate in half To a multiplexer 21, a second multiplexer 22 which receives the second input signal having the predetermined data rate and outputs the data rate in half, and the first and second multiplexers, respectively. Delay means for providing a plurality of delayed signals, each of which is delayed by a predetermined time and a non-delayed signal, having a plurality of delay elements 25-33 connected to each other; a predetermined control signal from the adaptive controller and the first and first Multiplication means including a plurality of multipliers for receiving an output signal from a two-multiplexer and multiplying the signals to provide to the delay means, adding means including a plurality of adders connected to the delay means, and to the adding means.Output multiplexing means having at least one multiplexer (23, 24) belonging to and corresponding to the first multiplexer (21) and the second multiplexer (22), respectively. When a signal having a slope in the frequency domain due to the influence is input to the equalizers 11A and 11B, the transfer function having a slope opposite to the slope is made and compensated, and the slope is again measured from the compensated signal. And digitally adapt the information to the equalizer. 제1항에 있어서, 상기 제1입력신호 및 제2입력신호는 각각 In-phase신호성분 및 그로부터 90°의 위상차를 갖는 Quadrature신호성분임을 특징으로 하는 디지탈 슬로프 등화기.The digital slope equalizer of claim 1, wherein the first input signal and the second input signal are quadrature signal components each having an in-phase signal component and a phase difference of 90 degrees therefrom. 제2항에 있어서, 상기 승산수단에 인가되는 상기 제어신호는 상기 등화기부(11A)의 출력과 접속된 적응제어부(12)로부터 보상된 신호의 기울기를 다시 측정하여 만들어진 정보임을 특징으로 하는 디지탈 슬로프 등화기.3. The digital slope according to claim 2, wherein the control signal applied to the multiplication means is information generated by re-measuring the inclination of the signal compensated from the adaptive control unit 12 connected to the output of the equalizer unit 11A. Equalizer. 제1항에 있어서, 상기 승산수단은 상기 제어수단을 각각 받도록 구성된 다수의 승산기들(36,37,39,40)로 구성함을 특징으로 하는 디지탈 슬로프 등화기.The digital slope equalizer of claim 1, wherein said multiplication means comprises a plurality of multipliers (36,37,39,40) configured to receive said control means, respectively. 제4항에 있어서, 상기 지연수단은 상기 멀티플랙서들(21,22)로부터의 상기 제1입력신호 또는 제2입력신호와, 상기 승산기들(36,37,39,40)중의 어느 하나로부터 출력되는 신호를 각각 입력하는 제1셋의 다수의 지연소자들(25,26,27,28)과 제2셋의 다수의 지연소자들(30,31,32,33)을 포함하여 구성함을 특징으로 하는 디지탈 슬로프 등화기.5. The apparatus according to claim 4, wherein the delay means comprises: the first input signal or the second input signal from the multiplexers (21, 22) and any one of the multipliers (36, 37, 39, 40). And a plurality of delay elements (25, 26, 27, 28) of the first set and a plurality of delay elements (30, 31, 32, 33) of the second set for inputting the output signal, respectively. Digital Slope Equalizer. 제5항에 있어서, 상기 제1셋의 지연소자들은 입력신호의 반주기(T/2)만큼 그리고 상기 제2셋의 지연소자들은 주기(T)만큼 시간지연하도록 한 것을 특징으로 하는 디지탈 슬로프 등화기.6. The digital slope equalizer of claim 5, wherein the first set of delay elements are delayed by a half period (T / 2) of the input signal and the second set of delay elements by a period (T). . 제1항 또는 제5항에 있어서, 상기 가산수단은 상기 지연수단에 접속된 다수의 가산기들(41-44), 및 상기 가산기들중의 어느 하나와 상기 지연수단에 각각 접속되어 그 입력신호를 가산하는 다수의 가산기들(45-48)로 구성함을 특징으로 하는 디지탈 슬로프 등화기.6. The apparatus according to claim 1 or 5, wherein said adding means is connected to a plurality of adders (41-44) connected to said delay means, and any one of said adders and said delay means, respectively, to receive the input signal. A digital slope equalizer characterized by comprising a plurality of adders (45-48) to add. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019930031305A 1993-12-30 1993-12-30 Digital slope equalizer KR950022507A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930031305A KR950022507A (en) 1993-12-30 1993-12-30 Digital slope equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930031305A KR950022507A (en) 1993-12-30 1993-12-30 Digital slope equalizer

Publications (1)

Publication Number Publication Date
KR950022507A true KR950022507A (en) 1995-07-28

Family

ID=66853283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930031305A KR950022507A (en) 1993-12-30 1993-12-30 Digital slope equalizer

Country Status (1)

Country Link
KR (1) KR950022507A (en)

Similar Documents

Publication Publication Date Title
US5642382A (en) Fir filters with multiplexed inputs suitable for use in reconfigurable adaptive equalizers
JP3357956B2 (en) Decision feedback equalizer
KR100855980B1 (en) Delay Locked Loop and clock delay method controlling delay time using shifter and adder
KR930703767A (en) Receiving and transmitting communication signal with time domain pilot element
EP3512125A1 (en) Optical receiver, optical reception method and optical communication system
KR950033804A (en) Combined multiplier / shifter and method therefor
KR920022930A (en) Discrete time stereo receiver
KR960702212A (en) A method of multiplying binary input signals by tap coefficients in a crossover digital finite impulse response filter and designing circuit arrangement and crossover digital filter
US4573135A (en) Digital lowpass filter having controllable gain
KR970004332A (en) Interpolation device
CN115956346A (en) Method and apparatus for performing frequency domain equalization with low complexity and cyclic delay
KR950022507A (en) Digital slope equalizer
JPS587935A (en) Transversal type smear/desmear filter
JP2003188747A (en) Distortion compensation transmitter
KR970024510A (en) Delayed FM Demodulation Circuit
US6353639B1 (en) Filter configuration and slope detector for quadrature amplitude modulated signals
KR100280209B1 (en) DF receiver's
KR920017352A (en) Input weighted transversal filter
KR960027271A (en) Digital filter with FIR structure
KR20060015306A (en) Phase tracking for received signals using adaptive interpolation
JPH07106855A (en) Ssb modulator
KR100326247B1 (en) Equalizer
JP3220877B2 (en) π / 4 shift QPSK modulator
KR100261180B1 (en) Carrier recovery circuit
KR100191315B1 (en) Loop filter having variable bandwidth

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination