KR950022428A - 브이엠이 버스에서의 최대 전송 크기 확장 회로 - Google Patents

브이엠이 버스에서의 최대 전송 크기 확장 회로 Download PDF

Info

Publication number
KR950022428A
KR950022428A KR1019930031124A KR930031124A KR950022428A KR 950022428 A KR950022428 A KR 950022428A KR 1019930031124 A KR1019930031124 A KR 1019930031124A KR 930031124 A KR930031124 A KR 930031124A KR 950022428 A KR950022428 A KR 950022428A
Authority
KR
South Korea
Prior art keywords
bus
signal
counter
maximum
transmission
Prior art date
Application number
KR1019930031124A
Other languages
English (en)
Other versions
KR0152964B1 (ko
Inventor
박정현
Original Assignee
정장호
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신 주식회사 filed Critical 정장호
Priority to KR1019930031124A priority Critical patent/KR0152964B1/ko
Publication of KR950022428A publication Critical patent/KR950022428A/ko
Application granted granted Critical
Publication of KR0152964B1 publication Critical patent/KR0152964B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 브이엠이 버스(VME bus)규격에서 규정하고 있는 최대 전송크기의 확장에 관한 것으로 특히 브이엠이 버스 시스템 내부 모듈 사이의 고속의 데이타 전송이 요구될 시 적합하도록 브이엠이 버스의 사용권을 획득한 이후 최대로 전송할 수 있는 어드레스의 범위를 확대한 것이다. 종래의 기술은 한번의 블록 전송을 위해서 해야하는 일이 많고 복잡한 반면 실제 전송에서는 256바이트 크기가 최대이므로 전체 시스템 측면에서도 속도가 떨어지는 문제점을 가지고 있었다. 따라서 본 발명은 카운터를 원하는 만큼 늘리고 브이엠이 버스 제어신호들을 조정해 주어 브이엠이 버스 규격이 맞으면서도 한번 블록 전송시 많은 어드레스 범위를 전송가능하게 한 브이엠이 버스에서의 최대 전송크기 확장회로를 구성한 것임.

Description

브이엠이 버스에서의 최대 전송크기 확장회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 브이엠이 버스의 데이타 전송회로 블럭도.

Claims (1)

  1. 한 번의 블록전송시 최대 전송가능한 어드레스 범위를 확장하기 위해 지역 어드레스 버스로부터 최하위 어드레스를 입력신호로 하고 앞단 카운터의 리플캐리(RC)신호로 칩 인에이블되게 접속한 다수의 카운터(20A-20D)와, 상기 카운터 출력을 임시 저장하여 브이엠이 버스로 전송하는 버퍼(30A)(30B)와, 상대 모듈에서 들어오는 데이타 전송 인식신호(DTACK)를 받아 상기 카운터들에 클럭펄(CP)를 인가하는 카운터제어부(10)와, 브이엠이 버스의 경계에 해당하는 카운터의 리플캐리(RC)신호를 입력으로 하여 브이엠이 버스의 경계를 넘기 위해 조정해야 하는 제어신호(어드레스 스트로브신호와 버스비지신호)를 브이엠이 버스로 출력해내는 브이엠이 버스제어신호 발생부(40)로 구성하는 것을 특징으로 하는 브이엠이 버스에서의 최대 전송크기 확장회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930031124A 1993-12-30 1993-12-30 브이엠이 버스에서의 최대 전송 크기 확장 회로 KR0152964B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930031124A KR0152964B1 (ko) 1993-12-30 1993-12-30 브이엠이 버스에서의 최대 전송 크기 확장 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930031124A KR0152964B1 (ko) 1993-12-30 1993-12-30 브이엠이 버스에서의 최대 전송 크기 확장 회로

Publications (2)

Publication Number Publication Date
KR950022428A true KR950022428A (ko) 1995-07-28
KR0152964B1 KR0152964B1 (ko) 1998-10-15

Family

ID=19374131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930031124A KR0152964B1 (ko) 1993-12-30 1993-12-30 브이엠이 버스에서의 최대 전송 크기 확장 회로

Country Status (1)

Country Link
KR (1) KR0152964B1 (ko)

Also Published As

Publication number Publication date
KR0152964B1 (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
KR920704222A (ko) 고속, 플렉시블 소오스/종착 데이타 버스트 직접 메모리 억세스 제어기
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
KR980700632A (ko) 메모리 매핑용 회로, 시스템 및 방법과 이를 사용하는 디스플레이 제어 시스템 (circuits, systems and methoos for memory mapping and display control systems using the same)
KR970068365A (ko) 통신제어장치 및 그것을 사용한 통신시스템
KR950022428A (ko) 브이엠이 버스에서의 최대 전송 크기 확장 회로
SU1624449A1 (ru) Устройство дл подключени источников информации к общей магистрали
US5822769A (en) Dual port random access memory matching circuit for versa module Europe bus (VMEbus)
RU1798791C (ru) Устройство дл сопр жени интерфейсов
KR940004449A (ko) 큐(queue)를 구비한 중대형 컴퓨터의 입출력 프로세서
SU1569842A1 (ru) Устройство дл приоритетного подключени внешних устройств к магистрали
KR100252508B1 (ko) 통신처리시스템의 프로세서 보드에서 롬 인터페이스장치
RU1817100C (ru) Вычислительное устройство матричной вычислительной системы
SU1141394A1 (ru) Устройство дл ввода информации
KR950020167A (ko) 피씨아이(pci)카드의 아이사(isa) 카드로의 전환장치
HU198251B (en) System technique arrangement for reducing adverse effects of pulse like current drains caused by dram-s and for matching floppy without dma
SU1714612A1 (ru) Устройство дл обмена информацией
KR0154486B1 (ko) 고속 병렬동기버스구조를 이용하는 하위프로세서와 외부장치간의 정합회로
SU1705826A1 (ru) Устройство приоритета
SU1508222A1 (ru) Устройство дл сопр жени двух ЭВМ
SU809143A1 (ru) Устройство дл сопр жени с общей маги-СТРАлью ВычиСлиТЕльНОй СиСТЕМы
KR900002190A (ko) 다중 채널 제어기
RU93027790A (ru) Интерфейс для сопряжения вычислительной машины с внешними устройствами
Chaithanya et al. Design and Interfacing of I2C Master with Register and LCD Slaves
KR960043647A (ko) 에이티엠 각 계층 사이의 셀 전송 인터페이스 로직
KR970002664A (ko) 제어신호 공급회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010425

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee