KR950022166A - 데이타 변환장치 - Google Patents

Abstract

신호를 하나의 형태로 부터 다른 형태로 변환하는 데이타 변환장치 (10,90,92)는 신호를 아나로그 형태로 부터 디지탈 형태로 또는 디지탈 형태로 부터 아나로그 형태로 변환한다. 이러한 변환장치는 아나로그 샘플 측과 디지탈 샘플측을 모두 가진다. 디지탈 샘플측의 배럴시프트 셀렉터(34또는 80)는 제1비트 필드폭의 디지탈신호를 수신하여 출력으로 제2비트필드 폭을 선택한다. 제2비트 필드 폭은 하나의 범위에 걸쳐 프로그램가능 함으로써 제1비트 필드 폭은 하나의 범위에 걸쳐 프로그램가능 함으로써 제1비트 필드에서의 어떤 비트가 제2비트 필드레 포함될 것인지를 선택적으로 결정하게 된다.

Description

데이타 변환장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 따른 데이타 변환장치의 블록도,

제3도는 프로그램가능 배럴 시프트 셀렉터의 또다른 실시예를 도시하는 회로도.

Claims (11)

1. 아나로그 측과 디지탈 샘플측을 가지며, 신호를 하나의 형태로부터 다른 형태로 변환하는 변환잘이르 구비하는 신호를 하나의 형태로 부터 다른 형태로 변환하는 장치에 있어서, 제1비트 필드의 디지탈신호 샘플들을 수신하여, 상기 제1비트 필드리 어떤 비트가 제2비트 필드에 포함될 것인가를 선택적으로 결정하기 위해 연속된 범위에 걸쳐 프로그램가능한 상기 제2비트필드폭을 출력으로 선택하는 상기 디지틀 샘플측의 프로그램 가능 배럴 시프트 셀렉터(34또는 80)를 특징으로 하는 신호 변환장치.
2. 제1항에 있어서, 상기 제1형태의 신호들이 아나로그이며, 상기 제2형태의 신호들이 디지틀인 것을 특징으로 하는 신호 변환장치.
3. 제1항에 있어서, 상기 제1형태의 신호가 디지틀이고, 상기 제2형태의 신호들이 아나로그인 것을 특징으로 하는 신호 변환장치.
4. 클럭신호(CKOS),분주된 클럭신호(CKM1,또는 CKL1또는 CKL2)및 제1속도의 제1디지탈 신호 샘플들을 수신하여, 제2속도의 제2디지탈신호 샘플로 신호 샘플들을 수신하여, 제2속도의 제2디지탈신호 샘플로 변환하며, 제1비트 필드폭, 변환속도 계수를 정의하는 제1속도 대 제2속도의 비와 상기 변환 속도 계수를 선택적으로 결정하도록 프로그램 가능하며, 클럭신호를 수신하여 하향 부주된 클럭신호(CKM1또는 CKL1 또는 CKL2)를 발생하도록 상기 클럭신호를 하향 분주하는 프로그램 가능 카운터(24또는 74또는76)을 가진 변환장치(90또는 92)를 구비하는 샘플 속도 변환을 제공하는 장치에 있어서, 상기 제2디지탈 신호샘플들을 수신하여, 상기 제1비트 필드리 어떤 비트가 제2비트 필드레 포함될 것인가를 선택적으로 결정하기위해 어떤 범위에 걸쳐 프로그램가능한 상기 제2비트필드폭을 출력으로 선택하는 상기 디지틀 샘플측의 프로그램 가능 배럴 시프트 셀렉터(34 또는 80)를 특징으로 하는 장치.
5. 아나로그 신호를 수신하여, 상기 아나로그 신호를 제1디지탈 데이타 스트림으로 변환하기 위한 변조기(716)와 상기 제1디지탈 비트 스트림을 수신하여, 상기 제1디지탈에디타 스트림보다 더큰 비트필드 폭을 가진 제2디지탈 데이타 스트림으로 추림하는 추림필터(720)을 구비하는 아나로그-디지탈 변환장치(10,90)에 있어서, 상기제2디지탈 데이타 스트림을 수신하여, 상기 제2디지탈 데이타 스트림내의어떤 비트가 상기 디지탈 데이타 샘플들에 포함될 것인가를 선택적으로 결정하기 위해 어떤 범위에 걸쳐 프로그램가능한 상기 제2디지탈 데이타 스트림의 비트 필드 폭보다 적은 상기 비트필드 폭의 출력 디지틀신호 샘프로서 그로부터 선택하는 프로그램가능 배럴시프트 셀렉터(34)를 특징으로 하는 아나로그-디지틀 변환장치 (10,92)
6. 제1디지탈 데이타 스트림을 수신하여, 상기 제1디지탈 데이타 스트림보다 더큰 비트필드 폭을 가진 제2디지탈 데이타 스트림을 발생하도록 상기 제1디지탈 데이타 스트림을 보간하기 위한 제1보간 필터(78)와 입력으로 디지탈 신호 샘플을 수신하여, 상기 디지탈 신호 샘플을 스텝와이즈(step-wise)연속 아나로그 출력신호로 변환하는 아나로그 복조기(22)를 구비하는 디지탈-아나로그 변환장치(10,92)에 있어서, 상기 제1보간 필터(78)에 결합되어 상기 제2디지탈 데이타 스트림을 수신하며, 상기 디지탈 신호 샘플들의 비트 필드 폭이 상기 디지탈 데이타 스트림내의 어떤 비트가 상기 디지탈 신호 샘플에 포함될것인지를 선택적으로 결정하도록 한 범위에 걸쳐 프로그램가능 한 상기 제2디지탈 데이타 스트림의 비트 필드 폭 보다 더 적은 상기 비트 필드폭의 디지탈 신호샘플들을 출력으로 그들로 부터 선택하는 프로그램가능 배럴 시프트 셀렉터(80)와, 상기 배럴 시프트 셀렉터에 결합되어 상기 배럴 시프트 셀렉터로 부터의 상기 디지탈 신호 샘플출력을 입력으로 수신하는 아나로그 복조기를 특징으로 하는 디지탈-아나로그 변환장치(10,92)
7. 제6항에 있어서, 상기 제2보간 필터(84)는 상기 배럴 시프트 셀렉터(80)과 아나로그 복조기(22)사이에 결합되어 상기 배럭 시프트 셀렉터(80)로부터 상기 디지탈 신호 샘플 출력을 수신하여 상기 아나로그 복조기(22)에 입력으로 제공되는 제2디지탈 신호 샘플을 발생하도록 상기 디지탈 신호 샘플들을 보간으로 것을 특징으로 하는 디지탈-아나로그 변환장치(10,92)
8. 제4,5 또는 6항중 어느 한 항에 있어서, 상기 제2비트 필드가 프로그램 가능한 범위가 연속적인 것을 특징으로 하는 장치.
9. 제1,4,5 또는 6항중 어느 한 항에 있어서, 상기 디지탈-아나로그 변환장치 (10,92)가 상기 배럴 시프트 셀렉터(34또는 80)의 출력을 수신하여 그의 비트 필드 폭을 줄이는 포화회로(36또는 82)를 포함하는 장치.
10. 제9항에 있어서, 상기 포화 회로(36또는 82)가 한비트씩 배럴 시프트 셀렉터출력의 비트필드 폭을 줄이는 것을 특징으로 하는 장치.
11. 제1,4,5 또는 6항중 어느 한 항에 있어서, 상기 변환장치가 제1 DC 이득을 규정하는 필터를 포함하며, 상기 배럴 시프트 셀렉터(34또는80)이 제2DC 이득을 규정하며, 상기 제1 DC이득과 상기 제2 DC이득의 곱이 0.5와, 1.0 사이에 존재하는 것을 특징으로 하는 장치.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.