Claims (5)
기판(1)상부에 금속물질을 증착시킨후 패터닝하여 게이트전극(2)을 형성하는 공정과, 상기 게이트전극(2)상부에 절연물질을 증착시켜 게이트절연막(3)을 형성하는 공정과, 상기 게이트전극(2)을 중심으로 게이트절연막(3)상부에 비정질 실리콘을 소정의 두께로 도포한후 식각하여 활성층(4)을 형성하는 공정과, 상기 활성층(4)상부에 절연물질을 소정의 두께로 증착시킨 후 식각하여 상기 활성층(4)의 중심부에 식각저지층(5)을 형성하는 공정과, 상기 식각저지층(5)이 형성된 결과를 전면에 불순물이 도핑된 다결정 실리콘을 소정의 두께로 증착시키는 공정과, 상기 불순물이 도핑된 다결정실리콘이 증착된 결과를 전면을 건식식각방법을 소정의 두께를 식각하여 상기 식각저지층(5)의 상부만을 노출시켜 상기 활성층(4)상에만 불순물이 도핑된 다결정실리콘이 남아있도록하여 소스/드레인 오믹접촉층(6)을 형성하는 공정과, 상기 소스/드레인 오믹접촉층(6)이 형성된 결과를 전면에 소정의 두께로 금속을 증착시킨 후 패터닝하여 소스/드레인 전극(7)을 형성하는 공정으로 구성된 것을 특징으로 하는 박막트랜지스터의 제조방법.Forming a gate electrode 2 by depositing and patterning a metal material on the substrate 1 and depositing an insulating material on the gate electrode 2 to form a gate insulating film 3; Forming an active layer (4) by coating amorphous silicon on the gate insulating film (3) with a predetermined thickness on the gate electrode (2) and then etching the insulating layer on the active layer (4). Forming a etch stop layer 5 at the center of the active layer 4 by etching and then etching, and forming polycrystalline silicon doped with impurities on the entire surface of the etch stop layer 5 to a predetermined thickness. The deposition process and the result of the deposition of the polysilicon doped with the impurity are performed by a dry etching method over the entire surface to expose only the upper portion of the etch stop layer 5 by etching a predetermined thickness. Doped Polycrystalline Silicon Forming a source / drain ohmic contact layer 6 so that it remains, and depositing a metal having a predetermined thickness on the entire surface of the result of forming the source / drain ohmic contact layer 6 and then patterning the source / drain electrode ( 7) A method of manufacturing a thin film transistor, characterized in that consisting of a step of forming.
제1항에 있어서, 상기 불순물이 도핑된 다결정실리콘을 소정의 두께로 증착시키는 공정은 SiF4/SiH4를 3%미만으로 하고, 기판온도는 300℃이하로 하며, RF전력밀도는 0.5W/㎠로 하며, SiF4의 유량은 300sccm이하로 하여, SiF4의 유량은 100sccm이하로 하며, 압력은 1.5torr이하로 하며, H2의 유량은 500sccm이하로 하는 것을 특징으로 하는 박막트랜지스터의 제조방법.The method of claim 1, wherein the depositing of the doped polysilicon to a predetermined thickness comprises less than 3% of SiF 4 / SiH 4 , a substrate temperature of 300 ° C. or less, and an RF power density of 0.5W /. The flow rate of SiF 4 is 300 sccm or less, the SiF 4 flow rate is 100 sccm or less, the pressure is 1.5torr or less, and the flow rate of H 2 is 500sccm or less. .
제1항에 있어서, 상기 불순물이 도핑된 다결정실리콘을 소정의 두께로 증착시키면 상기 식각저지층(5)의 상부에 증착된 부분은 그 두께가 200Å미만이 되고, 활성층(4)의 상부에 증착된 부분은 700Å정도가 되는 것을 특징으로 하는 박막트랜지스터의 제조방법.The method of claim 1, wherein when the impurity doped polysilicon is deposited to a predetermined thickness, the portion deposited on the etch stop layer 5 has a thickness of less than 200 μs, and is deposited on top of the active layer 4. Method of manufacturing a thin film transistor, characterized in that the portion is about 700Å.
제1항에 있어서, 상기 증착된 불순물이 도핑된 다결정실리콘을 식각하는 공정은, 상기 증착된 불순물이 도핑된 다결정실리콘이 증착된 결과물 전면을 건식식각방법으로 200Å~300Å정도의 두께를 식각하여 상기 식각저지층(5)의 상부만을 노출시키는 것을 특징으로 하는 박막트랜지스터의 제조방법.The method of claim 1, wherein the etching of the deposited impurity-doped polysilicon is performed by etching a thickness of about 200 μm to about 300 μm by dry etching the entire surface of the resultant layer on which the deposited impurity-doped polysilicon is deposited. A method of manufacturing a thin film transistor, characterized in that to expose only the top of the etch stop layer (5).
제1항에 있어서, 상기 불순물이 도핑된 다결정실리콘 대신 불순물이 도핑된 미세결정질 실리콘을 사용하는 것을 특징으로 하는 박막트랜지스터의 제조방법.The method of manufacturing a thin film transistor according to claim 1, wherein microcrystalline silicon doped with impurities is used instead of polycrystalline silicon doped with impurities.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.