Claims (4)
기판(1) 위에 금속물질을 증착 및 선택적으로 식각하여 게이트 전극(2)을 형성하는 공정과, 상기 게이트 전극(2)이 형성된 결과물 전면에 절연물질을 증착시켜 게이트 절연막(3)을 형성하는 공정과, 상기 게이트 절연막(3) 상부에 반도체층(4a) 및 절연층(5a)을 순차적으로 적층시키는 공정과, 상기 절연층(5a) 감광막(9)을 형성한 후 배면노광시켜 식각패턴을 형성한 후 이를 적용하여 절연층(4a)을 선택적으로 식각하여 채널보호층(5)을 형성하는 공정과, 상기 포토마스크(9)를 적용하여 상기 반도체층(4a)의 상부 표면에 불순물을 도핑하여 불순물 반도체층(6a)을 형성하는 공정과, 상기 불순물 반도체층(6a) 상부에 금속물질을 증착시켜 금속층을 형성한 후 상기 금속층, 불순물 반도체층(6a) 및 반도체층(4a)을 동일한 식각마스크를 적용하여 식각함으로써 소스/드레인 전극(7,8), 소스/드레인 오믹 접촉층(6), 및 활성층(4)을 상부로부터 순차적으로 형성하는 공정으로 구성된 것을 특징으로 하는 박막트랜지스터의 제조방법.Forming a gate electrode 2 by depositing and selectively etching a metal material on the substrate 1 and forming a gate insulating film 3 by depositing an insulating material on the entire surface of the resultant product on which the gate electrode 2 is formed. And sequentially stacking the semiconductor layer 4a and the insulating layer 5a on the gate insulating layer 3, and forming the etching pattern by forming a backside of the insulating layer 5a after forming the photosensitive layer 9 of the insulating layer 5a. After that, the step of forming the channel protective layer 5 by selectively etching the insulating layer 4a by applying the same, and doping the upper surface of the semiconductor layer 4a by applying the photomask 9 After forming the impurity semiconductor layer 6a and depositing a metal material on the impurity semiconductor layer 6a to form a metal layer, the metal layer, the impurity semiconductor layer 6a, and the semiconductor layer 4a have the same etching mask. Source / de by etching by applying The electrodes (7, 8), a method of manufacturing a thin film transistor, characterized in that consists of forming in sequence a source / drain ohmic contact layer 6, and the active layer 4 from the top.
제1항에 있어서, 상기 반도체층(4a)의 상부 표면에 불순물을 도핑하여 불순물 반도체층(6a)을 형성하는 공정은, 온도 200℃~300℃, 압력 0.01 torr~1 torr, RF전원 0.1W/㎠, PH3, 가스유량은 20 sccm~500sccm으로 하여 PH3플라즈마 처리함을 특징으로 하는 박막트랜지스터의 제조방법.The process of claim 1, wherein the impurity semiconductor layer 6a is formed by doping impurities on the upper surface of the semiconductor layer 4a at a temperature of 200 ° C to 300 ° C, a pressure of 0.01 torr to 1 torr, and an RF power source of 0.1 W. / Cm 2, PH 3 , gas flow rate is 20 sccm ~ 500sccm The manufacturing method of the thin film transistor, characterized in that the plasma treatment PH 3 .
제1항에 있어서, 상기 소스/드레인 전극(7,8)은 금속물질로서 Ta를 사용하는 경우 Ta를 증착시킨 후 동일한 가스를 사용한 건식식각법으로 반도체층(4a)과 동시에 식각되는 것을 특징으로 하는 박막트랜지스터의 제조방법.The method of claim 1, wherein the source / drain electrodes 7 and 8 are etched simultaneously with the semiconductor layer 4a by dry etching using the same gas after Ta is deposited when Ta is used as the metal material. Method of manufacturing a thin film transistor.
제1항에 있어서, 소스/드레인 전극(7,8)은 금속물질로서, Al, Cr, Mo중 어느 하나를 사용하여 단일층 구조로 하거나 2개를 사용하여 2층구조로 하는 경우 상기 금속물질을 증착시킨 후 습식식각법으로 식각마스크의 모서리로부터 1㎛~2㎛ 정도 안쪽으로 과도식각하는 것을 특징으로 하는 박막트랜지스터의 제조방법.The metal material according to claim 1, wherein the source / drain electrodes 7 and 8 are metal materials, and in the case of using a single layer structure using any one of Al, Cr, and Mo or a two layer structure using two, After the deposition, the method of manufacturing a thin film transistor, characterized in that the excessive etching in the inside of about 1㎛ ~ 2㎛ from the edge of the etching mask by the wet etching method.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.