KR950020114A - Abnormal state detection device of digital system - Google Patents

Abnormal state detection device of digital system Download PDF

Info

Publication number
KR950020114A
KR950020114A KR1019930031861A KR930031861A KR950020114A KR 950020114 A KR950020114 A KR 950020114A KR 1019930031861 A KR1019930031861 A KR 1019930031861A KR 930031861 A KR930031861 A KR 930031861A KR 950020114 A KR950020114 A KR 950020114A
Authority
KR
South Korea
Prior art keywords
input
abnormal state
output
state detection
data
Prior art date
Application number
KR1019930031861A
Other languages
Korean (ko)
Other versions
KR970002404B1 (en
Inventor
진태훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930031861A priority Critical patent/KR970002404B1/en
Publication of KR950020114A publication Critical patent/KR950020114A/en
Application granted granted Critical
Publication of KR970002404B1 publication Critical patent/KR970002404B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 디지탈시스템에 포함된 프로세서의 이상상태의 발생될 경우, 입출력 장치를 제어하여 디지탈시스템의 손상을 방지할 수 있는 디지탈시스템의 이상상태 검출장치에 관한 것이다. 상기 이상상태 검출장치는 프로세서가 프로그램에 따라 작업을 수행하는 시간을 카운트하고 카운트된 값이 한계시간을 초과할 경우 이상상태 검출신호를 발생하는 작업시간 카운트수단과, 사용자가 지정한 출력데이타를 저장하기 위한 제1레지스터와, 사용자가 지정한 입출력모드데이타를 저장하기 위 한 제2레지스터와, 이상상태검출신호 및 제2레지스터에 저장된 입출력모드데이타의 논리값에 따라 제1레지스터에 저장된 데이타를 입출력장치쪽으로 출력시키기 위한 입출력구동부와 이상상태 검출신호에 의하여 입출력장치로 부터 프로세서 쪽을 전송될 입력 데이타를 차단하기 위한 입력제한수단을 구비한다.The present invention relates to an abnormal state detection apparatus of a digital system that can prevent damage to the digital system by controlling an input / output device when an abnormal state of a processor included in the digital system occurs. The abnormal state detection device counts the time for which the processor executes a task according to a program, and stores working time counting means for generating an abnormal state detection signal when the counted value exceeds a threshold time, and stores output data specified by the user. The data stored in the first register to the input / output device according to the first register for storing, the second register for storing the user-specified input / output mode data, and the logic value of the abnormal state detection signal and the input / output mode data stored in the second register. And an input limiting means for blocking input data to be transmitted from the input / output device to the processor by an input / output driver for outputting and an abnormal state detection signal.

Description

디지탈시스템의 이상상태 검출장치Abnormal state detection device of digital system

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명의 일실시예에 따른 디지탈시스템의 이상상태 검출장치의 회로도.1 is a circuit diagram of an abnormal state detection apparatus of a digital system according to an embodiment of the present invention.

Claims (5)

데이타를 입력 및 출력하기 위한 입출력포트와, 데이타의 처리 및 입출력포트의 제어를 위한 다수의 프로그램을 수행하는 프로세서를 구비한 디지탈시스템에 있어서, 상기 프로세서가 프로그램에 따라 작업을 수행하는 시간을 카운트하고 카운트된 값이 한계시간을 초과할 경우 이상상태 검출신호를 발생하는 작업시간 카운트수단과, 사용자가 지정한 출력데이타를 저장하기 위한 제1저장수단과, 사용자가 지정한 입출력모드데이타를 저장하기 위한 제2저장수단과, 상기 이상상태 검출신호 및 상기 제2저장수단에 저장된 상기 입출력모드데이타의 논리값에 따라 상기 제1저장수단에 저장된 데이타를 상기 입출력포트쪽으로 출력시키기 위한 포트구동수단과, 상기 이상상태 검출신호에 의하여 상기 입출력포트로부터 상기 프로세서쪽으로 전송될 입력데이타를 차단하기 위한 입력제한수단을 구비한 것을 특징으로 하는 이상상태 검출장치.A digital system having an input / output port for inputting and outputting data, and a processor for executing a plurality of programs for processing data and controlling the input / output port, the digital system comprising: Work time counting means for generating an abnormal state detection signal when the counted value exceeds the limit time, first storage means for storing the output data specified by the user, and second input for storing the input / output mode data specified by the user Port driving means for outputting data stored in the first storage means to the input / output port according to a storage means, a logic value of the abnormal state detection signal and the input / output mode data stored in the second storage means, and the abnormal state. Input to be transmitted from the input / output port to the processor by the detection signal An abnormal state detection device comprising an input limiting means for blocking data. 제1항에 있어서, 상기 포트구동수단이, 상기 이상상태 검출신호 및 상기 입출력모드데이타의 논리값에 따라 상기 제1저장수단으로부터의 상기 출력데이타 및 상기 프로세서로부터의 출력데이타를 상기 입출력포트쪽으로 선택적으로 출력하고 그리고 상기 입출력포트쪽으로의 출력데이타의 전송을 중지하는 다중화수단을 구비한 것을 특징으로 하는 이상상태 검출장치.2. The apparatus of claim 1, wherein the port driving means selects the output data from the first storage means and the output data from the processor toward the input / output port according to the abnormal state detection signal and the logic value of the input / output mode data. And multiplexing means for outputting the data to and outputting the output data to the input / output port. 제2항에 이어서, 상기 제1저장수단에 저장된 출력데이타 및 상기 프로세서로부터의 출력데이타가 삼상태의 논리를 갖고, 상기 포트구동수단이, 상기 다중화수단의 출력데 의하여 상기 입출력포트가 상기 출력 데이타의 논리값과 동일한 논리상태에 있도록 하는 완충수단을 추가로 구비한 것을 특징으로 하는 이상상태 검출장치.The output data stored in the first storage means and the output data from the processor have three-state logic, wherein the port driving means outputs the multiplexing means so that the input / output port outputs the output data. An abnormal state detection device, characterized in that it further comprises a buffer means to be in the same logical state as the logic value of the. 제1항에 있어서, 상기 입력제한수단이, 상기 입출력포트로부터의 입력데이타와 상기 작업시간 카운트 수단으로부터의 이상상태 검출신호를 논리연산하고 상기 논리연산된 신호를 상기 프로세서쪽으로 전송하는 논리연산소자를 구비한 것을 특징으로 하는 이상상태 검출장치.The logic computing device of claim 1, wherein the input limiting means performs a logic operation on the input data from the input / output port and the abnormal state detection signal from the working time counting means, and transmits the logical operation signal to the processor. Abnormal state detection device, characterized in that provided. 제4항에 있어서, 상기 입력제한수단이, 상기 제2저장수단에 저장된 입출력모드데이타의 논리값에 의하여 상기 논리연산소자로부터 상기 프로세서쪽으로 공급될 상기 논리연산된 신호를 절환하기 위한 제어용 스위치 수단을 추가로 구비한 것을 특징으로 하는 이상상태 검출장치.The control switch means according to claim 4, wherein said input limiting means is adapted to switch said logically operated signal to be supplied from said logic operation element to said processor by a logic value of input / output mode data stored in said second storage means. An abnormal state detection device, characterized in that further provided. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019930031861A 1993-12-31 1993-12-31 Error detection of digital systems KR970002404B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930031861A KR970002404B1 (en) 1993-12-31 1993-12-31 Error detection of digital systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930031861A KR970002404B1 (en) 1993-12-31 1993-12-31 Error detection of digital systems

Publications (2)

Publication Number Publication Date
KR950020114A true KR950020114A (en) 1995-07-24
KR970002404B1 KR970002404B1 (en) 1997-03-05

Family

ID=19374787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930031861A KR970002404B1 (en) 1993-12-31 1993-12-31 Error detection of digital systems

Country Status (1)

Country Link
KR (1) KR970002404B1 (en)

Also Published As

Publication number Publication date
KR970002404B1 (en) 1997-03-05

Similar Documents

Publication Publication Date Title
KR960035221A (en) Personal computer with prevention function by chip-in card
KR890002779A (en) Data processing unit
KR930002959A (en) SCSI controller, information processing system using the same, and its control method
KR940002710A (en) Interrupt Device for Common I / O Ports
KR950020114A (en) Abnormal state detection device of digital system
KR970071206A (en) Power Supply for Computer
KR870011521A (en) Data protection device of engine control system using computer
KR890002764A (en) Device and method for controlling asynchronous program interrupt event in data processing system
KR970076252A (en) Microcomputer
KR950025534A (en) Multiplexing Circuit of Interrupt Signal
KR920001331A (en) Processor
KR950003997A (en) Automatic recognition device of memory map type I / O area
SU403049A1 (en) COVER VOLTAGE CONVERTER
KR950002230A (en) Improved Output Buffer Circuit for Low Voltage Epirome
KR970068162A (en) A data output buffer selector of a semiconductor memory device
KR970049490A (en) Interrupt controller
JP3308670B2 (en) Event-driven processing equipment failure detection device
KR0119303Y1 (en) Infrared port and serial port shared device
KR960025182A (en) PLC life detection method and device therefor
KR950015143A (en) Data Acquisition Storage Device of Bus Status Analyzer
KR940017150A (en) Timer command handler
KR960028658A (en) Battery exhaust warning device of remote controller
JPS5690328A (en) Keyboard control system
KR950019654A (en) Input signal detection circuit of vibration sensor
KR930014071A (en) Interrupt controller

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080218

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee