Claims (2)
입력된 VGA데이타와 VTR데이타를 저장하는 공유메모리부(11)와, 공유메모리부(11)에 저장된 VGA데이타를 리드/라이트하는 VGA제어부(12)와, VTR데이타를 리드/라이트하는 VTR제어부(13)와, 입력된 셀렉터 신호에 의해 VGA데이타 및 VTR데이타를 스위칭 선택하여 모니터(15)에 디스플레이하는 멀티플렉서부(14)와, 입력된 VGA데이타 및 VTR데이타가 스위칭 선택되도록 셀렉터 신호를 출력하여 멀티플렉서부(14)를 제어하는 데이타 스위칭부(16)로 구성된 브이지에이(VGA)와 비디오(VTR)의 공유어드레스 제어장치.A shared memory section 11 for storing input VGA data and VTR data, a VGA controller 12 for reading / writing VGA data stored in the shared memory section 11, and a VTR controller for reading / writing VTR data ( 13), a multiplexer section 14 for switching and selecting VGA data and VTR data based on the input selector signal and displaying the same on the monitor 15, and outputting a selector signal so that the input VGA data and VTR data are switched and multiplexed. A shared address control device for a VGA and a video (VTR) comprising a data switching section (16) for controlling a section (14).
제1항에 있어서, 데이타 스위칭부(16)는, 확정된 윈도의 크기 및 위치에 해당하는 Start-x 어드레스를 비교하는 Start-x 비교부(17)와, 확정된 윈도우의 크기 및 위치에 해당하는 End-x 어드레스를 비교하는 End-x 비교부(18)와, 확정된 윈도의 크기 및 위치에 해당하는 Start-y 어드레스를 비교하는 Start-y 비교부(19)와 확정된 윈도우의 크기 및 위치에 해당하는 End-y 어드레스를 비교하는 End-y 비교부(20)와, 상기 End-x 비교부(18)에서 출력된 비교신호와 리세트 신호를 논리곱하여 제1D플립플롭(23)을 리세트시키는 제1NAD게이트(21)와, End-y 비교부(20)에서 출력된 비교신호와 리세트 신호를 논리곱하여 제2D플립플롭(24)을 리세트시키는 제2NAD게이트(22)와, 상기 Start-y 비교부(17) 및 End-x 비교부(18)에서 출력된 비교신호를 입력받아 VGA데이타 또는 VTR데이타 셀렉터 제어신호를 출력하는 제1D플립플롭(23)과, Start-y 비교부(19) 및 End-y 비교부(20)에서 출력된 비교신호를 입력받아 VGA데이타 또는 VTR데이타 셀렉터 제어신호를 출력하는 제2D플립플롭(24)과, 상기 제1D플립플롭(23)과 제2D플립플롭(24)에서 출력된 신호를 논리곱하여 멀티플렉서부(14)를 제어하는 제3AND게이트(25)로 구성된 브이지에이(VGA)와 비디오(VTR)의 공유어드레스 제어장치.2. The data switching unit 16 according to claim 1, wherein the data switching unit 16 corresponds to a start-x comparison unit 17 that compares a Start-x address corresponding to a determined size and position of a window, and a size and position of a fixed window. End-x comparing unit 18 for comparing the End-x address, and Start-y comparing unit 19 for comparing the Start-y address corresponding to the size and position of the determined window and the size of the fixed window and End-y comparison unit 20 for comparing the end-y address corresponding to the position, and the comparison signal and the reset signal output from the end-x comparison unit 18 and the first D flip-flop (23) A second NAD gate 22 for resetting the second D flip-flop 24 by performing a logical AND of the first NAD gate 21 to be reset, the comparison signal output from the end-y comparator 20, and the reset signal; It receives the comparison signal output from the start-y comparator 17 and the end-x comparator 18 and outputs a VGA data or a VTR data selector control signal. A second D flip-flop 23 that receives the comparison signals output from the first D flip-flop 23 and the start-y comparator 19 and the end-y comparator 20 and outputs a VGA data or a VTR data selector control signal. A VGA (VGA) including a third AND gate 25 configured to logically multiply the signals output from the first D flip-flop 23 and the second D flip-flop 24 to control the multiplexer unit 14; Shared address control device for video (VTR).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.