KR100765512B1 - Apparatus of plasma display panel - Google Patents

Apparatus of plasma display panel Download PDF

Info

Publication number
KR100765512B1
KR100765512B1 KR1020050096760A KR20050096760A KR100765512B1 KR 100765512 B1 KR100765512 B1 KR 100765512B1 KR 1020050096760 A KR1020050096760 A KR 1020050096760A KR 20050096760 A KR20050096760 A KR 20050096760A KR 100765512 B1 KR100765512 B1 KR 100765512B1
Authority
KR
South Korea
Prior art keywords
xga
vga
signal
board
plasma display
Prior art date
Application number
KR1020050096760A
Other languages
Korean (ko)
Other versions
KR20070041052A (en
Inventor
박영찬
곽윤석
류춘하
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050096760A priority Critical patent/KR100765512B1/en
Publication of KR20070041052A publication Critical patent/KR20070041052A/en
Application granted granted Critical
Publication of KR100765512B1 publication Critical patent/KR100765512B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 장치에 하나의 VGA/XGA 공용 콘트롤 보드를 구현하여 필요에 따라 VGA 또는 XGA를 선택적으로 사용할 수 있도록 하는 플라즈마 디스플레이 장치에 관한 것이다. 본 발명은 플라즈마 디스플레이 패널의 구동 장치에 있어서, 상기 패널을 구동시키기 위한 제어신호를 출력하는 제어부와; 상기 제어부의 제어신호를 입력받아 출력 보드에 따른 각각의 해당 출력신호를 선택적으로 출력하는 셀렉트 어레이 레지스터를 갖는 공용 콘트롤 보드를 포함하는 것을 특징으로 한다. 상기 셀렉트 어레이 레지스터는 상기 제어부의 제어신호를 입력받아 VGA신호와 XGA신호를 선택적으로 출력한다. 상기 공용 콘트롤 보드는 출력 보드에 따른 각각의 해당 출력신호를 제어하기 위한 소정의 데이터를 저장하는 플레쉬 메모리를 더 포함하는 것이 바람직하다. 따라서, 플라즈마 디스플레이 장치에 하나의 VGA/XGA 공용 콘트롤 보드를 구현하여 필요에 따라 VGA 또는 XGA를 선택적으로 사용할 수 있도록 함으로써, 회로를 간단하게 구성할 수 있고, 부품 및 제조 비용을 절감시킬 수 있다.The present invention relates to a plasma display device that can implement a VGA / XGA common control board in the plasma display device to selectively use VGA or XGA as needed. According to an aspect of the present invention, there is provided a driving apparatus of a plasma display panel, comprising: a control unit which outputs a control signal for driving the panel; And a common control board having a select array register for receiving a control signal of the controller and selectively outputting each corresponding output signal according to an output board. The select array register receives a control signal of the controller and selectively outputs a VGA signal and an XGA signal. The common control board preferably further comprises a flash memory for storing predetermined data for controlling each corresponding output signal according to the output board. Accordingly, by implementing one VGA / XGA common control board in the plasma display device to selectively use VGA or XGA as necessary, the circuit can be easily configured, and components and manufacturing costs can be reduced.

플라즈마, 패널, VGA, XGA, 공용, 콘트롤 보드, 셀렉트 어레이 레지스터 Plasma, Panel, VGA, XGA, Common, Control Board, Select Array Register

Description

플라즈마 디스플레이 장치{APPARATUS OF PLASMA DISPLAY PANEL}Plasma display device {APPARATUS OF PLASMA DISPLAY PANEL}

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 사시도.1 is a perspective view showing the structure of a typical plasma display panel.

도 2는 종래의 플라즈마 디스플레이 장치의 구동부를 개략적으로 나타낸 배면도.2 is a rear view schematically showing a driving unit of a conventional plasma display device.

도 3은 종래 VGA 콘트롤 보드의 구성을 나타낸 블록도.Figure 3 is a block diagram showing the configuration of a conventional VGA control board.

도 4는 종래 XGA 콘트롤 보드의 구성을 나타낸 블록도.Figure 4 is a block diagram showing the configuration of a conventional XGA control board.

도 5 및 도 6은 본 발명에 따른 플라즈마 디스플레이 장치의 VGA/XGA 공용 콘트롤 보드의 구성을 나타낸 블록도로서, 도 5는 VGA용으로 적용된 실시예이고, 도 6은 XGA용으로 적용된 실시예이다.5 and 6 are block diagrams showing the configuration of the VGA / XGA common control board of the plasma display device according to the present invention. FIG. 5 is an embodiment applied for VGA, and FIG. 6 is an embodiment applied for XGA.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

400 : 공용 콘트롤 보드400: common control board

401 : 제어부401: control unit

402 : 셀렉트 어레이 레지스터402: Select Array Register

303, 304 : VGA용 외부 보드303, 304: external board for VGA

313, 314 : XGA용 외부 보드313, 314: External board for XGA

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 플라즈마 디스플레이 장치의 VGA/XGA 공용 콘트롤 보드를 구현한 플라즈마 디스플레이 장치에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to a plasma display device implementing a VGA / XGA common control board of a plasma display device.

일반적으로 플라즈마 디스플레이 패널은 전면기판과 후면기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.In general, a plasma display panel is a partition wall formed between a front substrate and a rear substrate to form a unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and An inert gas containing the same main discharge gas and a small amount of xenon is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because of its thin and light configuration.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.1 illustrates a structure of a general plasma display panel.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면기판(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면기판(110)이 일정거리를 사이에 두고 평행하게 결합된다.As shown in FIG. 1, a plasma display panel includes a front substrate in which a plurality of sustain electrode pairs are formed by pairing a scan electrode 102 and a sustain electrode 103 on a front glass 101, which is a display surface on which an image is displayed. The rear substrate 110 having the plurality of address electrodes 113 arranged to intersect the plurality of sustain electrode pairs on the back glass 111 forming the back surface 100 and the rear surface is coupled in parallel with a predetermined distance therebetween. .

전면기판(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테 인 전극(103)이 쌍을 이뤄 포함된다.The front substrate 100 is made of a scan electrode 102 and a sustain electrode 103, that is, a transparent electrode (a) formed of a transparent ITO material and a metal material to mutually discharge and maintain light emission of the cells in one discharge cell. The scan electrode 102 and the sustain electrode 103 provided as the bus electrode b are included in pairs.

스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The scan electrode 102 and the sustain electrode 103 are covered by one or more upper dielectric layers 104 that limit the discharge current and insulate the electrode pairs, and to facilitate the discharge conditions on the upper dielectric layer 104 top surface. A protective layer 105 on which magnesium oxide (MgO) is deposited is formed.

후면기판(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프(stripe) 타입 또는 웰(well) 타입의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. The rear substrate 110 is arranged in such a manner that a plurality of discharge spaces, that is, stripe type 112 or well type partition walls 112 for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 113 which perform address discharge to generate vacuum ultraviolet rays are arranged in parallel with the partition wall 112.

후면기판(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 RGB 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.An upper surface of the rear substrate 110 is coated with an RGB phosphor 114 that emits visible light for image display during address discharge. A lower dielectric layer 115 is formed between the address electrode 113 and the phosphor 114 to protect the address electrode 113.

여기서, 전술한 격벽(112) 상측면에는 전면 글라스(101) 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광 차단의 기능과 전면 글라스(101)의 색순도(Purity) 및 콘트라스트를 향상시키는 블랙층(116)이 배열되어 구성된다.Here, the above-described partition 112, the upper side of the black glass to improve the color purity (purity) and contrast of the front glass 101 and the function of light blocking to absorb the external light generated outside the front glass 101 to reduce reflection Layer 116 is arranged and configured.

이와 같은, 구조를 갖는 플라즈마 디스플레이 패널은 미소 방전을 이용한 것으로 방전이 발생한 셀에서 가시광선이 발생하게 되는데, 특히 격벽(barrier rib)(112)은 이웃한 셀을 공간적으로 분리하기 위해 셀과 셀 사이를 구획하여 각각의 방전셀을 구성하는 기능을 수행한다.As such, the plasma display panel having the structure uses micro discharges to generate visible light in the cells in which the discharges occur. In particular, the barrier ribs 112 are formed between the cells and the cells to spatially separate neighboring cells. Partitioning to perform the function of configuring each discharge cell.

도 2는 종래의 플라즈마 디스플레이 장치의 구동부를 개략적으로 나타낸 배 면도이다.2 is a schematic view showing a driving part of a conventional plasma display apparatus.

도시된 바와 같이, 플라즈마 디스플레이 장치의 프레임(200) 상에는 Y 드라이버 보드(210), Z 서스테인 보드(220), 데이터 드라이버 보드(230), 컨트롤 보드(240) 및 전원 보드(도시하지 않음)가 형성되어 있다.As shown, the Y driver board 210, the Z sustain board 220, the data driver board 230, the control board 240, and a power board (not shown) are formed on the frame 200 of the plasma display device. It is.

Y 드라이버 보드(210)는 전면기판(251)과 후면기판(252)으로 이루어진 플라즈마 표시 패널(250)의 스캔 전극 라인들(Y1 내지 Ym)을 구동한다. Y 드라이버 보드(210)는 2개의 스캔 드라이버 보드(211)(214)와 Y 보드(212)를 구비한다. The Y driver board 210 drives the scan electrode lines Y1 to Ym of the plasma display panel 250 including the front substrate 251 and the rear substrate 252. The Y driver board 210 includes two scan driver boards 211 and 214 and a Y board 212.

스캔 드라이버 보드(211)(214)는 FPC(Flexible Printed Circuit; 213)를 경유하여 스캔 펄스 및 리셋 펄스를 플라즈마 디스플레이 패널(250)의 스캔 전극 라인들(Y1 내지 Ym)에 공급한다. Y 보드(212)는 스캔 드라이버 보드(211)(214) 및 FPC(213)를 경유하여 Y 서스테인 펄스를 스캔 전극 라인들(Y1 내지 Ym)에 공급한다.The scan driver boards 211 and 214 supply the scan pulses and the reset pulses to the scan electrode lines Y1 to Ym of the plasma display panel 250 via the FPC (Flexible Printed Circuit) 213. The Y board 212 supplies the Y sustain pulse to the scan electrode lines Y1 to Ym via the scan driver boards 211 and 214 and the FPC 213.

Z 서스테인 보드(220)는 서스테인 전극 라인들(Z1 내지 Zm)을 구동한다. Z 서스테인 보드(220)는 바이어스 펄스 및 Z 서스테인 펄스를 발생하고 FPC(221)를 경유하여 플라즈마 디스플레이 패널(250)의 서스테인 전극 라인들(Z1 내지 Zm)에 공급한다.The Z sustain board 220 drives the sustain electrode lines Z1 to Zm. The Z sustain board 220 generates a bias pulse and a Z sustain pulse and supplies them to the sustain electrode lines Z1 to Zm of the plasma display panel 250 via the FPC 221.

데이터 드라이버 보드(230)는 데이터 전극 라인들(X1 내지 Xm)을 구동한다. 데이터 드라이버 보드(230)는 데이터 펄스를 발생하고 필름형 소자(231)를 경유하여 플라즈마 디스플레이 패널(250)의 데이터 전극 라인들(X1 내지 Xn)에 공급한다. 여기서, 필름형 소자(231)는 연결을 위한 배선을 갖는 COF(Chip on Film) 또는 TCP(Tape Carrier Package)로 이루어진다.The data driver board 230 drives the data electrode lines X1 to Xm. The data driver board 230 generates a data pulse and supplies the data pulses to the data electrode lines X1 to Xn of the plasma display panel 250 via the film type device 231. Here, the film element 231 is made of a Chip on Film (COF) or a Tape Carrier Package (TCP) having wiring for connection.

컨트롤 보드(240)는 Y 드라이버 보드(210)와 Z 서스테인 보드(220) 및 데이터 드라이버 보드(230)를 제어한다. 컨트롤 보드(240)는 X, Y, Z 타이밍 제어 신호들 각각을 발생한다. 그리고, 컨트롤 보드(240)는 FPC(241)를 경유하여 Y 타이밍 제어 신호를 Y 드라이버 보드(210)로, FPC(242)를 경유하여 Z 타이밍 제어 신호를 Z 서스테인 보드(220)로, FPC(243)를 경유하여 X 타이밍 제어신호를 데이터 드라이버 보드(230)로 공급한다.The control board 240 controls the Y driver board 210, the Z sustain board 220, and the data driver board 230. The control board 240 generates each of the X, Y, and Z timing control signals. The control board 240 transmits the Y timing control signal to the Y driver board 210 via the FPC 241, the Z timing control signal to the Z sustain board 220 via the FPC 242, and the FPC ( The X timing control signal is supplied to the data driver board 230 via 243.

전원 보드는 각각의 보드(210, 220, 230, 240)에 전원을 공급한다.The power board supplies power to each of the boards 210, 220, 230, and 240.

한편, 도시된 바와 같은 콘트롤 보드는 VGA와 XGA 에 따라 서로 다른 구성을 갖는다.On the other hand, the control board as shown has a different configuration depending on the VGA and XGA.

도 3은 종래 VGA 콘트롤 보드의 구성을 나타낸 블록도로서, 도시된 바와 같이 VGA 콘트롤 보드(300)는 제어부(MCM)(301)와, VGA용 외부 보드로서, 7핀 XL 보드(303) 및 XR 보드(304)에 출력하기 위한 7개의 VGA용 어레이 저항(302)이 배치된다.3 is a block diagram showing the configuration of a conventional VGA control board. As shown, the VGA control board 300 includes a control unit (MCM) 301, an external board for VGA, and a 7-pin XL board 303 and an XR. Seven array resistors 302 for VGA are disposed for output to the board 304.

또한, 도 4는 종래 XGA 콘트롤 보드의 구성을 나타낸 블록도로서, 도시된 바와 같이 XGA 콘트롤 보드(310)는 제어부(MCM)(311)와, XGA용 외부 보드로서, 8핀 XL 보드(313) 및 XR 보드(314)에 출력하기 위한 8개의 XGA용 어레이 저항(312)이 배치된다.4 is a block diagram showing the structure of a conventional XGA control board. As shown, the XGA control board 310 is a control unit (MCM) 311 and an external board for XGA, and the 8-pin XL board 313. And eight XGA array resistors 312 for outputting to the XR board 314.

그러나, 이와 같은 종래의 플라즈마 디스플레이 장치는, 상기 VGA 콘트롤 보드와 XGA 콘트롤 보드를 각각 구성하여야 하기 때문에, 회로 구현 및 구성이 복잡 하고 제조 비용이 상승하는 문제점이 있었다.However, such a conventional plasma display apparatus has a problem in that circuit implementation and configuration are complicated and manufacturing costs are increased because the VGA control board and the XGA control board must be configured respectively.

따라서, 본 발명은 상기한 종래의 제반 문제점을 해결하기 위한 것으로, 플라즈마 디스플레이 장치에 하나의 VGA/XGA 공용 콘트롤 보드를 구현하여 필요에 따라 VGA 또는 XGA를 선택적으로 사용할 수 있도록 하는 플라즈마 디스플레이 장치를 제공함에 그 목적이 있다.Accordingly, the present invention is to solve the above-mentioned conventional problems, and to provide a plasma display device that can selectively use VGA or XGA as needed by implementing one VGA / XGA common control board in the plasma display device Has its purpose.

상술한 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 장치는, 플라즈마 디스플레이 패널의 구동 장치에 있어서, 상기 패널을 구동시키기 위한 제어신호를 출력하는 제어부와; 상기 제어부의 제어신호를 입력받아 출력 보드에 따른 각각의 해당 출력신호를 선택적으로 출력하는 셀렉트 어레이 레지스터를 갖는 공용 콘트롤 보드를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a plasma display apparatus, comprising: a control unit configured to output a control signal for driving the panel; And a common control board having a select array register for receiving a control signal of the controller and selectively outputting each corresponding output signal according to an output board.

상기 셀렉트 어레이 레지스터는 상기 제어부의 제어신호를 입력받아 VGA신호와 XGA신호를 선택적으로 출력한다.The select array register receives a control signal of the controller and selectively outputs a VGA signal and an XGA signal.

상기 VGA신호는 7라인의 신호를 갖으며, 상기 셀렉트 어레이 레지스터는 상기 7라인의 신호를 선택하여 외부 보드에 출력한다.The VGA signal has a signal of seven lines, and the select array register selects the signals of the seven lines and outputs them to an external board.

상기 XGA신호는 8라인의 신호를 갖으며, 상기 셀렉트 어레이 레지스터는 상기 8라인의 신호를 선택하여 외부 보드에 출력한다.The XGA signal has a signal of eight lines, and the select array register selects the signals of the eight lines and outputs them to an external board.

상기 공용 콘트롤 보드는 출력 보드에 따른 각각의 해당 출력신호를 제어하기 위한 소정의 데이터를 저장하는 플레쉬 메모리를 더 포함하는 것이 바람직하다.The common control board preferably further comprises a flash memory for storing predetermined data for controlling each corresponding output signal according to the output board.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 5 및 도 6은 본 발명에 따른 플라즈마 디스플레이 장치의 VGA/XGA 공용 콘트롤 보드의 구성을 나타낸 블록도로서, 도 5는 VGA용으로 적용된 실시예이고, 도 6은 XGA용으로 적용된 실시예이다.5 and 6 are block diagrams showing the configuration of the VGA / XGA common control board of the plasma display device according to the present invention. FIG. 5 is an embodiment applied for VGA, and FIG. 6 is an embodiment applied for XGA.

도시된 바와 같이, 본 발명에 따른 VGA/XGA 공용 콘트롤 보드(400)는 제어부(401), 셀렉트 어레이 레지스터(402), 메모리(403)로 구성된다.As illustrated, the VGA / XGA common control board 400 according to the present invention includes a control unit 401, a select array register 402, and a memory 403.

제어부(401)는 패널을 구동시키기 위한 제어신호를 출력한다.The controller 401 outputs a control signal for driving the panel.

셀렉트 어레이 레지스터(402)는 상기 제어부(401)의 제어신호를 입력받아 출력 보드에 따른 각각의 해당 출력신호를 선택적으로 출력한다.The select array register 402 receives the control signal of the controller 401 and selectively outputs each corresponding output signal according to the output board.

상기 셀렉트 어레이 레지스터(402)는 상기 제어부(401)의 제어신호를 입력받아 VGA신호와 XGA신호를 선택적으로 출력한다.The select array register 402 receives a control signal of the controller 401 and selectively outputs a VGA signal and an XGA signal.

이때, 상기 VGA신호는 7라인의 신호를 갖으며, 상기 셀렉트 어레이 레지스터(402)는 상기 7라인의 신호를 선택하여 VGA용 외부 보드(303)(304)에 출력한다.At this time, the VGA signal has a signal of seven lines, and the select array register 402 selects the signals of the seven lines and outputs them to the external VGA boards 303 and 304.

또한, 상기 XGA신호는 8라인의 신호를 갖으며, 상기 셀렉트 어레이 레지스터(402)는 상기 8라인의 신호를 선택하여 XGA용 외부 보드(313)(314)에 출력한다.In addition, the XGA signal has 8 lines of signals, and the select array register 402 selects the 8 lines of signals and outputs the signals to the external boards 313 and 314 for XGA.

메모리(403)는 출력 보드(303)(304)(313)(314)에 따른 각각의 해당 출력신호를 제어하기 위한 소정의 데이터를 저장한다.The memory 403 stores predetermined data for controlling each corresponding output signal according to the output boards 303, 304, 313, 314.

이와 같이 구성된 본 발명의 작용을 설명하면 다음과 같다.Referring to the operation of the present invention configured as described above is as follows.

도시된 바와 같이, 플라즈마 디스플레이 장치에 하나의 VGA/XGA 공용 콘트롤 보드(400)를 구현하여 필요에 따라 VGA 또는 XGA를 선택적으로 사용할 수 있도록 한다.As illustrated, one VGA / XGA common control board 400 is implemented in the plasma display device to selectively use VGA or XGA as necessary.

이를 위하여, 본 발명의 VGA/XGA 공용 콘트롤 보드(400)는 제어부(401), 셀렉트 어레이 레지스터(402), 메모리(403)를 포함한다.To this end, the VGA / XGA common control board 400 of the present invention includes a control unit 401, a select array register 402, a memory 403.

먼저, 상기 제어부(401)는 패널을 구동시키기 위한 제어신호를 출력하고, 이 제어신호는 셀렉트 어레이 레지스터(402)에 입력된다.First, the control unit 401 outputs a control signal for driving the panel, which is input to the select array register 402.

셀렉트 어레이 레지스터(402)는 상기 제어부(401)의 제어신호를 입력받아 출력 보드에 따른 각각의 해당 출력신호를 선택적으로 출력한다.The select array register 402 receives the control signal of the controller 401 and selectively outputs each corresponding output signal according to the output board.

이때, 상기 셀렉트 어레이 레지스터(402)는 상기 제어부(401)의 제어신호를 입력받아 VGA신호와 XGA신호를 선택적으로 출력한다.At this time, the select array register 402 receives the control signal of the controller 401 and selectively outputs the VGA signal and the XGA signal.

더욱 자세하게는, VGA신호용으로 사용할 경우, 상기 VGA신호는 7라인의 신호를 갖으며, 상기 셀렉트 어레이 레지스터(402)는 상기 7라인의 신호를 선택하여 VGA용 외부 보드(303)(304)에 출력한다.More specifically, when used for a VGA signal, the VGA signal has a signal of seven lines, the select array register 402 selects the signal of the seven lines to output to the VGA external board 303 (304) do.

상기 셀렉트 어레이 레지스터(402)는 적어도 7개 이상의 레지스터를 갖으며, 이 중에 7개만의 레지스터를 선택적으로 사용한다.The select array register 402 has at least seven or more registers, of which only seven registers are selectively used.

또한, XGA신호용으로 사용할 경우, 상기 XGA신호는 8라인의 신호를 갖으며, 상기 셀렉트 어레이 레지스터(402)는 상기 8라인의 신호를 선택하여 XGA용 외부 보드(313)(314)에 출력한다.In addition, when used for the XGA signal, the XGA signal has 8 lines of signals, and the select array register 402 selects the 8 lines of signals and outputs them to the external boards 313 and 314 for XGA.

한편, 상기 메모리(403)는 상기 각각의 VGA 또는 XGA 출력 보드(303)(304)(313)(314)에 따른 각각의 해당 출력신호를 제어하기 위한 소정의 데이터를 저장하여 상기 제어부(401)에 제공한다.The memory 403 stores predetermined data for controlling respective corresponding output signals according to the respective VGA or XGA output boards 303, 304, 313, 314. To provide.

상술한 바와 같이, 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. As described above, it will be understood by those skilled in the art that the technical configuration of the present invention may be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the following claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이와 같이 본 발명에 의한 플라즈마 디스플레이 장치는, 플라즈마 디스플레이 장치에 하나의 VGA/XGA 공용 콘트롤 보드를 구현하여 필요에 따라 VGA 또는 XGA를 선택적으로 사용할 수 있도록 함으로써, 회로를 간단하게 구성할 수 있고, 부품 및 제조 비용을 절감시키는 효과가 있다.As described above, the plasma display apparatus according to the present invention implements a single VGA / XGA common control board in the plasma display apparatus so that VGA or XGA can be selectively used as needed, so that the circuit can be easily configured. And it is effective to reduce the manufacturing cost.

Claims (5)

플라즈마 디스플레이 장치에 있어서,In the plasma display device, 플라즈마 디스플레이 패널을 구동시키기 위한 VGA신호와 XGA신호를 제어하기 위한 제어신호를 출력하는 제어부와;A control unit for outputting a control signal for controlling the VGA signal and the XGA signal for driving the plasma display panel; 상기 제어부의 제어신호를 입력받아 출력 보드에 따른 상기 VGA신호와 상기 XGA신호를 선택적으로 출력하는 셀렉트 어레이 레지스터를 갖는 공용 콘트롤 보드를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a common control board having a select array register for receiving the control signal of the controller and selectively outputting the VGA signal and the XGA signal according to an output board. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 VGA신호는 7라인의 신호를 갖으며, 상기 셀렉트 어레이 레지스터는 상기 7라인의 신호를 선택하여 외부 보드에 출력하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And the VGA signal has 7 lines of signals, and the select array register selects and outputs the 7 lines of signals to an external board. 제 1항에 있어서, The method of claim 1, 상기 XGA신호는 8라인의 신호를 갖으며, 상기 셀렉트 어레이 레지스터는 상 기 8라인의 신호를 선택하여 외부 보드에 출력하는 것을 특징으로 하는 플라즈마 디스플레이 장치.The XGA signal has a signal of eight lines, and the select array register selects the signals of the eight lines and outputs them to an external board. 제 1항에 있어서,The method of claim 1, 상기 공용 콘트롤 보드는The common control board 출력 보드에 따른 상기 VGA신호와 상기 XGA신호를 제어하기 위한 소정의 데이터를 저장하는 플레쉬 메모리를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And a flash memory for storing predetermined data for controlling the VGA signal and the XGA signal according to an output board.
KR1020050096760A 2005-10-13 2005-10-13 Apparatus of plasma display panel KR100765512B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050096760A KR100765512B1 (en) 2005-10-13 2005-10-13 Apparatus of plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050096760A KR100765512B1 (en) 2005-10-13 2005-10-13 Apparatus of plasma display panel

Publications (2)

Publication Number Publication Date
KR20070041052A KR20070041052A (en) 2007-04-18
KR100765512B1 true KR100765512B1 (en) 2007-10-10

Family

ID=38176581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096760A KR100765512B1 (en) 2005-10-13 2005-10-13 Apparatus of plasma display panel

Country Status (1)

Country Link
KR (1) KR100765512B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950016214A (en) * 1993-11-25 1995-06-17 이헌조 Shared address control device of VGA and VTR

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950016214A (en) * 1993-11-25 1995-06-17 이헌조 Shared address control device of VGA and VTR

Also Published As

Publication number Publication date
KR20070041052A (en) 2007-04-18

Similar Documents

Publication Publication Date Title
KR100765512B1 (en) Apparatus of plasma display panel
KR100811553B1 (en) Plasma Display Apparatus
US20080024395A1 (en) Plasma display apparatus
KR20070009018A (en) Apparatus of plasma display panel
US20060049769A1 (en) Plasma display apparatus
JP2007156472A (en) Plasma display apparatus
US20080297447A1 (en) Display device
KR20070009017A (en) Plasma display apparatus
KR100660247B1 (en) Plasma display panel set
US20080122817A1 (en) Plasma display apparatus
KR100784517B1 (en) Plasma Display Panel
KR100705275B1 (en) Flat Display Apparatus and Data IC The Same
KR100727297B1 (en) Driving Apparatus of Plasma Display Panel
KR100813837B1 (en) Plasma display panel
KR100726997B1 (en) Driving control apparatus of Plasma Display Panel
KR100701947B1 (en) Plasma Display Panel
KR20100005092A (en) Plasma display panel
JPWO2007088607A1 (en) Plasma display panel driving method and plasma display apparatus
KR20080092477A (en) Display apparatus
KR20060122625A (en) Plasma display apparatus
KR20060128216A (en) Plasma display apparatus
KR20070005270A (en) Plasma display apparatus
WO2009104220A1 (en) Plasma display unit
KR20060082746A (en) Plasma display panel module
KR20060085059A (en) Plasma display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee